专利名称：相变存储器的制作方法
技术领域：
本发明涉及半导体技术领域，特别涉及相变存储器制作方法。
背景技术：
相变存储器(Phase Change Random Access Memory, PCRAM)技术是基于 S. R. Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非易失性存储器技术研究的焦点。在相变存储器中，可以通过对记录了数据的相变层进行热处理，来改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。因此，PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。现有的相变存储器的制作方法请参考图1 图6。首先，参考图1，提供半导体衬底100，所述半导体衬底100内形成有晶体管，用于驱动后续形成的相变层。所述半导体衬底100上依次形成有第一金属层101和第一介质层102。所述第一金属层101用于形成环形的底部电极，将所述第一金属层101与晶体管电连接。然后，参考图2，对所述第二介质层102进行刻蚀，在所述第二介质层102内形成沟
槽开口。然后，参考图3，利用化学沉积方法，在所述沟槽开口的侧壁形成侧墙103。所述侧墙103环绕所述沟槽开口的侧壁。接着，请参考图4，去除所述第一介质层102。接着，请参考图5，以所述侧墙103为掩膜，进行刻蚀工艺，去除未被所述侧墙103 覆盖的第一金属层101，形成形成底部电极104，所述底部电极104为环形。所述底部电极 104用于将后续形成的相变层与晶体管电连接。最后，请参考图6，去除所述侧墙103，在所述半导体衬底100上形成与所述底部电极104高度齐平的第二介质层105 ；在所述第二介质层105上形成第三介质层107，在所述第三介质层107内形成相变层107。所述相变层107与所述底部电极104电连接。在公开号为CN 101728492A的中国专利申请中可以发现更多关于现有的相变存储器的信息。在实际中发现，现有技术的制作的相变存储器的良率低，工作的可靠性低。
发明内容
本发明解决的问题是提供了一种相变存储器的制作方法，所述方法防止了底部电极与半导体衬底剥离(peeing)的问题，提高了相变存储器良率和可靠性。
3
为解决上述问题，本发明提供一种相变存储器制作方法，包括提供半导体衬底，所述半导体衬底上形成有层间介质层，所述层间介质层内形成有沟槽开口，所述沟槽开口露出下方的半导体衬底；在所述沟槽开口内形成底部电极，所述底部电极的深度小于所述层间介质层的厚度；在所述底部电极上形成绝缘介质层，所述绝缘介质层与层间介质层具有刻蚀选择比，所述绝缘介质层与所述层间介质层之间具有间隙，所述间隙形成接触孔；在所述绝缘介质层上形成相变层，所述相变层填充满所述接触孔。可选地，所述在所述底部电极上形成绝缘介质层包括在所述半导体衬底上形成绝缘介质层，所述绝缘介质层的厚度小于所述沟槽开口的1/2，所述绝缘介质层至少覆盖所述沟槽开口的侧壁和底部电极；在所述半导体衬底上形成掩膜介质层，所述掩膜介质层至少填充满剩余的沟槽开口，所述绝缘介质层对掩膜介质层的刻蚀选择比大于2 ；去除位于沟槽开口以外的绝缘介质层和掩膜介质层；以所述掩膜介质层为掩膜，沿所述沟槽开口的侧壁进行刻蚀，去除位于所述沟槽侧壁的绝缘介质层，在剩余的绝缘介质层与层间介质层之间具有间隙，所述间隙形成接触孔；去除所述掩膜介质层。可选地，所述接触孔为环形接触孔，所述接触孔环绕所述沟槽开口的侧壁。可选地，所述层间介质层的材质为氧化硅，所述绝缘介质层的材质为氮化硅、含碳氮化硅；所述掩膜介质层的材质为多晶硅或非晶碳。可选地，所述去除位于沟槽开口以外的绝缘介质层和掩膜介质层的方法为化学机械研磨的方法。可选地，所述掩膜介质层利用湿法刻蚀或灰化工艺去除。可选地，所述底部电极的材质为金属或多晶硅。可选地，所述相变层的材质为硫族化合物合金。可选地，所述硫族化合物合金为Ge-Sb-Te、AgHn-Te或Ge-BiTe。可选地，所述在所述绝缘介质层上形成相变层，所述相变层填充满所述接触孔包括在所述绝缘介质层上沉积相变材料，所述相变材料至少填充满所述接触孔；对所述半导体衬底进行退火处理，使得所述相变材料在收缩的状态下填满所述接触孔；对所述退火后的相变材料进行刻蚀，形成相变层，所述相变层通过所述接触孔与下方的底部电极电连接。与现有技术相比，本发明具有以下优点在半导体衬底上形成具有沟槽开口的层间介质层，在所述沟槽开口内形成底部电极，与现有技术利用对金属层进行刻蚀形成环形的底部电极相比，现有技术的刻蚀后形成的底部电极暴露于半导体衬底上，所述底部电极由于缺乏必要的保护和支撑物，在后续的清洗工艺中容易与半导体衬底剥离、造成产品报废、工艺中断等一系列问题，本发明的底部电极由于是形成在层间介质层内的，所述层间介质层支撑和保护了所述底部电极，避免了所述底部电极避免受到清洗工艺的损伤，避免所述底部电极与半导体衬底剥离，使得其他后续的工艺步骤可以顺利进行，减少了产品报废，提高了相变存储器的良率和工作可靠性；并且本发明通过在底部电极上形成绝缘介质层，所述绝缘介质层与层间介质层之间具有间隙，所述间隙形成接触孔，在所述接触孔内形成相变层，位于绝缘介质层上的相变层通过接触孔内的相变层与下方的底部电极电连接，接收来自底部电极的电流信号，减小了相变层与底部电极的接触面积，即相当于增大了相变层与底部电极的接触电阻，使得相变层在同样的相变电流下更容易发生相变，或者所述相变层需要较小的相变电流就可以发生相变，减小了相变存储器的功耗，提高了相变存储器的性能。
图1 图6是现有技术的相变存储器制作方法剖面结构示意图。图7是本发明的相变存储器制作方法流程示意图。图8 图14是本发明的相变存储器制作方法剖面结构示意图。
具体实施例方式
现有技术制作相变存储器的良率低，并且工作可靠性差。经过发明人研究发现，造成上述问题的原因是由于在现有的制作相变存储器的过程中底部电极与半导体衬底容易剥离。具体地，请参考图5，所述底部电极104通过对金属层进行刻蚀形成，所述底部电极104的形状通常为环形，在刻蚀后需要对半导体衬底100进行清洗工艺，以有利于进行后续沉积第二介质层105 (请参考图6)。在清洗工艺中，所述底部电极104容易受到清洗容易的刻蚀而损伤，从而与半导体衬底100之间的接触不好，影响相变存储器的工作可靠性， 严重情况还可能导致底部电极104与半导体衬底100之间发生剥离。并且，由于底部电极 104的材质通常为金属或金属化合物，半导体衬底100的材质为硅或硅的化合物，两者的材质不同，使得所述底部电极104与半导体衬底100的粘附性不好。随着底部电极104的尺寸减小，其与半导体衬底100之间的接触面积减小，当所述底部电极104与半导体衬底100 的粘附性不好时，底部电极104更加容易从半导体衬底100上脱落，造成相变存储器的良率低和甚至相变存储器报废。为了解决上述问题，本发明的发明人提出一种相变存储器的制作方法，具体地，请参考图7，图7是本发明的相变存储器制作方法流程示意图。所述方法包括步骤Si，提供半导体衬底，所述半导体衬底上形成有层间介质层，所述层间介质层内形成有沟槽开口，所述沟槽开口露出下方的半导体衬底；步骤S2，在所述沟槽开口内形成底部电极，所述底部电极的深度小于所述层间介质层的厚度；步骤S3，在所述底部电极上形成绝缘介质层，所述绝缘介质层与层间介质层具有刻蚀选择比，所述绝缘介质层与所述层间介质层之间具有间隙，所述间隙形成接触孔；步骤S4,在所述绝缘介质层上形成相变层，所述相变层填充满所述接触孔。
下面将结合本发明的具体实施例对本发明的技术方案进行详细的说明。首先，请参考图8，提供半导体衬底200，所述半导体衬底200上形成有层间介质层 201，所述层间介质层201内形成有沟槽开口，所述沟槽开口露出下方的半导体衬底200。所述半导体衬底200的材质可以为硅、绝缘体上硅等。所述半导体衬底200内还形成有晶体管(未示出)，所述晶体管驱动后续形成的相变层。作为一个实施例，所述层间介质层201的厚度范围为1000 8000埃。所述层间介质层201的材质为电学绝缘物质。本实施例中，所述层间介质层201的材质为氧化硅，其可以利用化学气相沉积或氧化的方法制作。在其他的实施例中，所述层间介质层201的材质还可以为氮氧化硅、碳化硅等。所述沟槽开口用于形成底部电极、相变层和位于底部电极与相变层之间的绝缘介质层。然后，仍然参考图8，在所述沟槽开口内形成导电层。本实施例中，所述导电层的材质可以为金属或多晶硅。所述金属可以为铜、铝、钨等金属。若所述导电层的材质为金属，可以通过物理气相沉积的方法填充满所述沟槽开口，并且通过平坦化的方法去除所述沟槽开口以外以及层间介质层201上的金属。所述平坦化方法可以为化学机械研磨的方法。若所述导电层的材质为多晶硅，可以通过化学气相沉积的方法填充满所述沟槽开口，并且通过平坦化的方法去除所述沟槽开口以外以及层间介质层201上的多晶硅。所述平坦化方法可以为化学机械研磨的方法。然后，请参考图9，沿所述沟槽开口的深度方向进行刻蚀，在所述沟槽开口的底部形成底部电极202。所述刻蚀工艺去除部分导电层，剩余的导电层即为底部电极202。其中， 所述沟槽开口的深度方向为所述沟槽开口垂直于半导体衬底200的表面的方向。作为一个实施例，所述底部电极202的深度范围为500 7500埃。所述底部电极 202上方的沟槽开口用于依次形成绝缘介质层和相变层。由于所述底部电极202通过沉积工艺形成于层间介质层201的沟槽开口内。所述沟槽开口的形状决定了底部电极202的形状。作为一个实施例，所述沟槽开口的形状为圆柱状，从而所述底部电极202的形状为圆柱状，从而底部电极202与半导体衬底200之间的接触面为圆形，增大了底部电极与半导体衬底200之间的接触面积，并且由于所述底部电极202是通过沉积工艺填充于层间介质层201内的，所述层间介质层201可以支撑和保护所述底部电极202，防止底部电极202受到外部的作用从半导体衬底200上，提高了底部电极202与半导体衬底200之间的粘附性，使得后续工艺可以顺利进行，提高了相变存储器的良率和工作可靠性，防止了产品报废。接着，请参考图10，在所述底部电极202上形成绝缘介质层204，所述绝缘介质层 204至少覆盖所述沟槽开口的侧壁和底部电极202。本实施例中，所述绝缘介质层204通过沉积工艺形成，因此，所述绝缘介质层204 还覆盖于所述层间介质层201表面。其中，位于所述沟槽开口的侧壁的绝缘介质层204将通过刻蚀工艺去除，仅保留位于所述底部电极202上方的绝缘介质层204，从而在剩余的绝缘介质层204与层间介质层 201之间形成接触孔。所述接触孔内和剩余的绝缘介质层204上将形成相变层，位于接触孔内的相变层将作为下方的底部电极202与绝缘层204上的相变层的电连接的通道。由于接触孔的孔径越小，相变层与底部电极202的接触面积越小，相变存储器的相变电流越小， 因此，为了使得减小相变存储器的相变电流，减小相变存储器的功耗，改善相变存储器的性能，应减小所述接触孔的孔径。由于所述接触孔的孔径取决于所述位于沟槽开口的侧壁的绝缘介质层204的厚度，因此，所述绝缘介质层204的厚度不宜过大，所述绝缘介质层204 的厚度小于所述沟槽开口的宽度的1/2，优选地，所述绝缘介质层204的厚度等于为20至 100纳米。为了防止去除沟槽开口的侧壁上的绝缘介质层204时对所述层间介质层201造成损伤，所述绝缘介质层204与所述层间介质层201应具有刻蚀选择比，所述刻蚀选择比应大于2。所述绝缘介质层204的材质可以为氮化硅或含碳氮化硅。请继续参考图10，在所述半导体衬底200上形成掩膜绝缘介质层205。所述掩膜介质层205至少填充满所述绝缘介质层204上方的沟槽开口。作为一个实施例，所述掩膜介质层205通过沉积工艺形成，因此，所述掩膜介质层205还覆盖于所述层间层间介质层201 上的绝缘介质层204表面。所述掩膜介质层205将作为位于底部电极202上方的绝缘介质层204的保护层， 在进行刻蚀工艺去除位于沟槽开口侧壁上的绝缘介质层204时，防止位于底部电极202上的绝缘介质层204被去除。因此，所述绝缘介质层204应与所述掩膜介质层205应具有刻蚀选择比，作为一个实施例，所述刻蚀选择比大于2。作为一个实施例，所述掩膜介质层205 的材质为多晶硅或非晶碳。作为优选的实施例，在所述绝缘介质层204和掩膜介质层205形成后，还要进行平坦化工艺，去除位于层间介质层201上的多余的绝缘介质层204和掩膜介质层205。作为一个实施例，所述平坦化工艺为化学机械研磨的方法。然后，请参考图11，沿所述沟槽开口的深度方向刻蚀沟槽开口的侧壁上的绝缘介质层204，保留位于底部电极202上的绝缘介质层204，在剩余的绝缘介质层204与层间介质层201之间形成间隙，所述间隙形成接触孔206。由于所述绝缘介质层204形成于沟槽开口的侧壁上，所述沟槽开口的形状为圆形，从而最终形成的接触孔206为环形接触孔。所述间隙接触孔206将在后续填充相变层， 作为所述底部电极202与相变层之间电连接的通道。所述间隙接触孔206的孔径越小，相变层与底部电极202之间的接触面积越小，从而相变层与底部电极202之间的接触电阻越大，从而同样的电流的情况下相变电流在相变层产生的热量越大，相变层越容易发生相变； 或者相变层发生相变需要的相变电流越小，器件的功耗越小。由于所述间隙接触孔206的孔径等于绝缘介质层204的厚度，所述绝缘介质层204的厚度范围为20至100纳米，因此， 所述间隙接触孔206的孔径范围为20至100纳米。在上述孔径范围内，相变存储器的相变电流较小，相变存储器的相变电流较小。其中刻蚀所述绝缘介质层204的工艺为刻蚀工艺，所述刻蚀工艺可以为干法工艺。所述干法工艺与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。接着，请参考图12，去除位于所述底部电极202上的绝缘介质层205。所述绝缘介质层205的去除方法可以为灰化的方法或湿法刻蚀的方法，具体应结合绝缘介质层205的材质进行选择。当所述绝缘介质层205的材质为多晶硅时，其可以利用湿法刻蚀的方法去除；当所述绝缘介质层205的材质为非晶碳时，其可以利用灰化的方法去除。其中所述湿法刻蚀的方法和灰化的方法与利用现有的刻蚀工艺去除，例如是灰化工艺。所述灰化工艺和湿法刻蚀的方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。然后，参考图13，在所述层间介质层201上沉积相变材料，所述相变材料至少填充满所述接触孔206 ；对所述半导体衬底200进行退火处理，使得所述相变材料在收缩的状态下填满所述接触孔206。最后，请参考图14，对所述退火后的半导体衬底进行刻蚀，形成相变层207，所述相变层207通过所述接触孔与下方的底部电极202电连接。所述相变层207的材质为硫族化合物合金。作为一个实施例，所述硫族化合物合金为Ge-Sb-Te、Ag-In-Te或Ge_BiTe。综上，本发明提供的相变存储器的制作方法，在层间介质层的沟槽开口内形成底部电极，在底部电极上形成绝缘介质层，在绝缘介质层和层间介质层之间的接触孔内和绝缘介质层上形成相变层，提高了底部电极与半导体衬底的粘附性，防止了底部电极的剥离， 提高了相变存储器的良率和工作的可靠性；所述接触孔为环形，减小了相变层与底部电极之间的接触面积，提高了相变存储器的性能。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种相变存储器的制作方法，其特征在于，包括提供半导体衬底，所述半导体衬底上形成有层间介质层，所述层间介质层内形成有沟槽开口，所述沟槽开口露出下方的半导体衬底；在所述沟槽开口内形成底部电极，所述底部电极的深度小于所述层间介质层的厚度； 在所述底部电极上形成绝缘介质层，所述绝缘介质层与层间介质层具有刻蚀选择比， 所述绝缘介质层与所述层间介质层之间具有间隙，所述间隙形成接触孔； 在所述绝缘介质层上形成相变层，所述相变层填充满所述接触孔。
2.如权利要求1所述的相变存储器的制作方法，其特征在于，所述在所述底部电极上形成绝缘介质层包括在所述半导体衬底上形成绝缘介质层，所述绝缘介质层的厚度小于所述沟槽开口的 1/2，所述绝缘介质层至少覆盖所述沟槽开口的侧壁和底部电极；在所述半导体衬底上形成掩膜介质层，所述掩膜介质层至少填充满剩余的沟槽开口， 所述绝缘介质层对掩膜介质层的刻蚀选择比大于2 ；去除位于沟槽开口以外的绝缘介质层和掩膜介质层；以所述掩膜介质层为掩膜，沿所述沟槽开口的侧壁进行刻蚀，去除位于所述沟槽侧壁的绝缘介质层，在剩余的绝缘介质层与层间介质层之间具有间隙，所述间隙形成接触孔； 去除所述掩膜介质层。
3.如权利要求2所述的相变存储器的制作方法，其特征在于，所述接触孔为环形接触孔，所述接触孔环绕所述沟槽开口的侧壁。
4.如权利要求2所述的相变存储器的制作方法，其特征在于，所述层间介质层的材质为氧化硅，所述绝缘介质层的材质为氮化硅、含碳氮化硅；所述掩膜介质层的材质为多晶硅或非晶碳。
5.如权利要求2所述的相变存储器的制作方法，其特征在于，所述去除位于沟槽开口以外的绝缘介质层和掩膜介质层的方法为化学机械研磨的方法。
6.如权利要求2所述的相变存储器制作方法，其特征在于，所述掩膜介质层利用湿法刻蚀或灰化工艺去除。
7.如权利要求1所述的相变存储器制作方法，其特征在于，所述底部电极的材质为金属或多晶硅。
8.如权利要求1所述的相变存储器制作方法，其特征在于，所述相变层的材质为硫族化合物合金。
9.如权利要求7所述的相变存储器制作方法，其特征在于，所述硫族化合物合金为 Ge-Sb-Te, Ag-In-Te 或 Ge-BiTe。
10.如权利要求1所述的相变存储器的制作方法，其特征在于，所述在所述绝缘介质层上形成相变层，所述相变层填充满所述接触孔包括在所述绝缘介质层上沉积相变材料，所述相变材料至少填充满所述接触孔； 对所述半导体衬底进行退火处理，使得所述相变材料在收缩的状态下填满所述接触孔；对所述退火后的相变材料进行刻蚀，形成相变层，所述相变层通过所述接触孔与下方的底部电极电连接。
全文摘要
本发明提供一种相变存储器的制作方法，包括提供半导体衬底，所述半导体衬底上形成有层间介质层，所述层间介质层内形成有沟槽开口，所述沟槽开口露出下方的半导体衬底；在所述沟槽开口内形成底部电极，所述底部电极的深度小于所述层间介质层的厚度；在所述底部电极上形成绝缘介质层，所述绝缘介质层与层间介质层具有刻蚀选择比，所述绝缘介质层与所述层间介质层之间具有间隙，所述间隙形成接触孔；在所述绝缘介质层上形成相变层，所述相变层填充满所述接触孔。本发明解决了底部电极与半导体衬底剥离的问题，提高了相变存储器的良率和工作可靠性。
文档编号H01L45/00GK102468427SQ201010532648
公开日2012年5月23日 申请日期2010年11月1日 优先权日2010年11月1日
发明者何其旸, 张翼英 申请人:中芯国际集成电路制造(上海)有限公司