专利名称：Mos晶体管及其制作方法
技术领域：
本发明涉及半导体领域，特别涉及MOS晶体管及其制作方法。
背景技术：
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子的导电类型不同，分为NMOS和PMOS晶体管。以NMOS晶体管为例，请参考图1至图3，为现有的NMOS晶体管的制作方法剖面结构示意图。请参考图1，提供具有半导体衬底100，所述半导体衬底100内形成有隔离结构 102，相邻的隔离结构102之间的半导体衬底为有源区，所述有源区内形成有掺杂阱101，所述掺杂阱101的导电类型为P型。然后，对所述掺杂阱101进行沟道离子注入(Channel Implant)，在掺杂阱101内形成沟道区103，所述沟道区103的导电类型为P型。接着，在所述沟道区103上方进行调整阈值电压注入(Vt Implant)，形成阈值电压注入区104，以调节晶体管的阈值电压。所述阈值电压注入区104的导电类型为P型。然后，在阈值电压调节区103上方的半导体衬底表面上依次形成栅介质层105、多晶硅栅极106。接着，进行栅极氧化工艺，形成覆盖所述多晶硅栅极106的间隙氧化层 107 (offset spacer)ο然后，请参考图2，以所述多晶硅栅极106和间隙氧化层107为掩膜，进行轻掺杂离子注入(LDD Implant)，在多晶硅栅极106两侧的半导体衬底内形成轻掺杂区(LDD) 108。 所述轻掺杂区108的导电类型为N型。接着，请参考图3，进行源/漏离子注入，在多晶硅栅极106两侧的半导体衬底内形成源/漏区109，所述源/漏区109的导电类型为N型。在公开号为CN 101789447A的中国专利申请中可以发现更多关于现有技术的信
肩、ο在实际中，发现现有技术的MOS晶体管的结电容较大，器件的响应速度较慢，并且现有的MOS晶体管的漏电流较大。
发明内容
本发明解决的问题是提供了一种MOS晶体管的制作方法，减小了瞬态增强效应， 改善了器件的短沟道效应和反短沟道效应。为解决上述问题，本发明提供了一种MOS晶体管的制作方法，包括提供半导体衬底；对所述半导体衬底进行非晶化离子注入，在所述半导体衬底内形成非晶化区；对所述半导体衬底进行阈值电压注入，在所述非晶化区上方形成阈值电压注入区；在所述阈值电压注入区上方的半导体衬底表面形成栅极结构；在所述栅极结构两侧的半导体衬底内形成源/漏区。可选地，所述半导体衬底的材质为硅，所述非晶化离子注入的掺杂离子的原子量大于等于硅的原子量。可选地，所述非晶化注入的离子为锑离子，其能量范围为30 70KeV，剂量范围为 1E13 5E14/cm2，倾斜角度为0 30度。可选地，所述非晶化注入的离子为锗离子，其能量范围为10 30KeV，剂量范围为 2E14 2E15/cm2，倾斜角度为0 30度。可选地，所述非晶化注入的离子为硅离子，其能量范围为3 20KeV，剂量范围为 3E14 5E15/cm2，倾斜角度为0 30度。可选地，还包括在所述非晶化区离子注入和阈值电压注入后，对所述半导体衬底进行退火的步骤。可选地，所述退火的温度范围为800 1100摄氏度，所述退火的时间为5 100 秒，所述退火利用的气体为氮气，所述氮气的流量范围为10 lOOOsccm。可选地，所述MOS晶体管为NMOS晶体管，所述阈值电压注入的元素为硼，能量范围为2 15KeV，剂量范围为3E12 6E13/cm2，倾斜角度为O 9度。可选地，所述MOS晶体管为PMOS晶体管，所述阈值电压注入的元素为磷，能量范围为8 27KeV，剂量范围为3E12 6E13/cm2，倾斜角度为O 9度。相应地，本发明还提供一种MOS晶体管，包括半导体衬底；非晶化区，位于所述半导体衬底内；阈值电压注入区，位于所述非晶化区上方；栅极结构，位于所述阈值电压注入区的半导体衬底表面；源/漏区，位于栅极结构两侧的半导体衬底内。可选地，所述半导体衬底的材质为硅，所述非晶化区的掺杂离子的原子量大于等于硅的原子量。与现有技术相比，本发明具有以下优点通过对半导体衬底进行非晶化注入，在半导体衬底内形成非晶化区，在非晶化区上方形成阈值电压注入区，由于非晶化注入破坏了半导体衬底的晶格结构，使得所述半导体衬底的晶格结构由规则排布的结构变为不规则的结构，在阈值电压注入时，掺杂离子受到的阻力变大，可以使得所述掺杂离子在半导体衬底内受到的阻力变大，防止所述掺杂离子的沟道效应(charmeleffect)，避免由所述沟道效应引起所述阈值电压注入的掺杂离子的深度不均勻和最终形成的阈值电压注入区的深度不均勻的情况，本发明有效地避免了阈值电压注入区的掺杂离子过多的向衬底下方和源/漏区扩散，减小了晶体管的结电容，从而可以提高晶体管的响应速度，减小结漏电流，由于采用本发明的方法，可以减小阈值电压注入区的深度，从而有利于利用超浅结制作技术来形成更浅的源/漏区，更有利于缩小器件的尺寸。
图1至图3是现有技术的MOS晶体管的制作方法剖面结构示意图。图4是本发明的MOS晶体管制作方法流程示意图。图5 图9是本发明一个实施例的MOS晶体管制作方法剖面结构示意图。
具体实施例方式发明人发现，为了缩小器件的尺寸，并且抑制器件的短沟道效应，现有技术利用超浅结工艺制作MOS晶体管的源/漏区。由于源/漏区的深度减小，相对应地现有技术的阈值电压注入区的深度也应当相应地减小。但是阈值电压注入区的深度减小，使得阈值电压注入的剂量的激活率下降，阈值电压注入对晶体管的阈值电压调节效果变差。为了获得同样的调节效果，现有技术加大阈值电压注入的剂量，但是由于阈值电压注入的元素通常为硼(对于NMOS晶体管)或磷(对于PMOS晶体管)，大剂量的硼和磷在半导体衬底内的扩散严重，可能扩散至源/漏区附近，与源/漏区构成PN结，增大了 MOS晶体管的结电容，或者硼和磷可能向半导体衬底下方扩散，产生沟道效应，所述沟道效应使得同样的阈值电压注入步骤形成的阈值电压注入区的深度不均勻，同样会增大晶体管的结电容，最终使得晶体管的响应速度下降。并且，由于硼和磷的扩散使得阈值电压注入区的深度不确定，不利于器件性能的稳定，不利于应用超浅结工艺制作MOS晶体管的源/漏区。对应地，本发明的发明人经过创造性劳动，提出一种MOS晶体管的制作方法，请参考图4，所述方法包括步骤Si，提供半导体衬底；步骤S2，对所述半导体衬底进行非晶化离子注入，在所述半导体衬底内形成非晶化区；步骤S3，对所述半导体衬底进行阈值电压注入，在所述非晶化区上方形成阈值电压注入区；步骤S4，在所述阈值电压注入区上方的半导体衬底表面形成栅极结构；步骤S5，在所述栅极结构两侧的半导体衬底内形成源/漏区。下面结合具体的实施例对本发明的技术方案进行详细的说明。请结合图5 图9， 为本发明的MOS晶体管制作方法剖面结构示意图。首先，请参考图5，提供半导体衬底200，所述半导体衬底200内形成有隔离结构 202，位于相邻的隔离结构202之间的半导体衬底200内形成有掺杂阱201。具体地，作为一个实施例，所述半导体衬底200的材质为硅。在其他的实施例中， 所述半导体衬底200的材质还可以为锗硅、外延硅、绝缘体上硅等。所述隔离结构202可以为浅沟槽隔离结构，也可以为局部氧化结构。所述掺杂阱201通过阱注入的方法形成。所述掺杂阱201内的掺杂离子的导电类型与将要形成的MOS晶体管的导电沟道的类型有关。当要形成的晶体管的导电沟道为N型时，所述掺杂阱201的导电类型为P型，其掺杂离子可以为二氟化硼离子或铟离子；当要形成的晶体管的导电类型为P型时，所述掺杂阱202的导电类型为N型，其掺杂离子可以为砷离子或锑离子。其中当掺杂离子为二氟化硼离子时，其注入能量范围为65 135KeV，注入剂量范围为5E12 2E13/cm2 ；当掺杂离子为铟离子时，其注入能量范围为120 220KeV，注入剂量范围为1. 1E13 3E13/cm2 ；当掺杂离子为砷离子时，其注入能量范围为90 180KeV，注入剂量范围为8E12 3E13/cm2 ；当掺杂离子为锑离子时，其注入能量范围为120 ^OKeV, 注入剂量范围为8E12 2. 5E13/cm2。作为本发明的一个实施例，所述掺杂阱201的掺杂离子为二氟化硼离子，其注入能量为250KeV。然后，仍然参考图5，对所述掺杂阱201进行非晶化离子注入，在所述掺杂阱201内形成非晶化区205。经过非晶化离子注入，掺杂阱201内部分半导体衬底的晶格结构被破坏，半导体衬底200的硅原子由规则排布变为不规则排布。为了保证非离子注入的效果，所述非晶化离子注入的掺杂离子的原子量应大于等于所述半导体衬200底200的硅的原子量，这样经过非晶化离子注入可以有效地破坏半导体衬底的晶格结构。本实施例中，所述非晶化离子注入的掺杂离子为锗离子。在其他的实施例中，所述非晶化离子注入的掺杂离子还可以为锗离子或硅原子。所述非晶化离子注入的参数对所述非晶化区205的深度以及对半导体衬底200的产生的非晶化效果不同。根据非晶化离子的类型不同，所述非晶化离子注入的参数不同，以获得最佳的非晶化离子注入的效果。具体地，当所述非晶化注入的离子为锑离子时，其能量范围为30 70KeV，剂量范围为1E13 5E14/cm2，倾斜角度为0 30度；当所述非晶化注入的离子为锗离子时，其能量范围为10 30KeV，剂量范围为2E14 2E15/cm2，倾斜角度为0 30度；当所述非晶化注入的离子为硅离子时，其能量范围为3 20KeV，剂量范围为 3E14 5E15/cm2，倾斜角度为0 30度接着，仍然参考图5，对所述半导体衬底200进行阈值电压注入，在所述非晶化区 205上方形成阈值电压注入区204。若要形成的晶体管为NMOS晶体管，所述阈值电压注入的元素为硼，能量范围为 2 15KeV，剂量范围为3E12 6E13/cm2，倾斜角度为0 9度；若要形成的晶体管为PMOS 晶体管，所述阈值电压注入的元素为磷，能量范围为8 27KeV，剂量范围为3E12 6E13/ cm2，倾斜角度为0 9度。然后，对所述半导体衬底200进行退火，以激活所述非晶化区205、缺陷吸附区 205、阈值电压调节区204内注入的离子，修复离子注入工艺对半导体衬底造成的损伤。所述退火可以为快速热退火或炉管退火。作为优选的实施例，所述退火为快速热退火。所述退火的温度范围为800 1100摄氏度，所述退火的时间为5 100秒，所述退火利用的气体为氮气，所述氮气的流量范围为10 lOOOsccm。接着，请参考图6，在退火后的半导体衬底200上形成栅极结构，所述栅极结构位于所述阈值电压注入区204上方。作为一个实施例，所述栅极结构包括位于半导体衬底上的栅介质层207、位于所述栅介质层207上方的多晶硅栅极208、覆盖所述栅极结构的侧壁氧化层209。形成所述栅极结构的方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。请参考7，在所述栅极结构两侧的掺杂阱内形成晶体管的轻掺杂源/漏区210。
当要形成的晶体管为NMOS晶体管时，轻掺杂源/漏区210的掺杂离子可以为磷离子或砷离子；当要形成的晶体管为PMOS晶体管时，轻掺杂源/漏区210的掺杂离子可以为硼离子或二氟化硼离子。作为一个实施例，所述轻掺杂源/漏区210的掺杂离子为磷离子，其能量范围为 1 20KeV，剂量范围为1E14 lE15/cm2 ；作为又一实施例，所述轻掺杂源/漏区210的掺杂离子为砷离子，其注入能量范围为2 35KeV，剂量范围为1E14 lE15/cm2。作为其他的实施例，在形成轻掺杂源/漏区210后，还可以进行袋状离子注入 (pocket Implant)，在栅极结构两侧的半导体衬底内形成袋状注入区(未示出)，所述袋状注入区的深度略大于所述轻掺杂源/漏区的深度。所述袋状注入区的掺杂离子的导电类型与轻掺杂源/漏区的掺杂离子的导电相反。所述袋状离子注入的方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。请参考图8在形成轻掺杂源/漏区210后，还在栅极结构两侧的半导体衬底上形成晶体管的侧墙211。然后，参考图9，以所述栅极结构和侧墙211为掩膜，进行源/漏离子注入，在所述掺杂阱201内形成所述源/漏区212。若要形成NMOS晶体管，所述源/漏区212的掺杂离子的导电类型为N型，具体可以为磷离子或砷离子；当要形成的晶体管为PMOS晶体管时，轻掺杂源/漏区212的掺杂离子为P型，具体可以为硼离子或二氟化硼离子。其中，形成侧墙的方法和所述源/漏离子注入的方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。相应地，本发明还提供一种MOS晶体管，如图9所示，包括半导体衬底200，所述半导体衬底200内具有至少两个隔离结构202，相邻的隔离结构202之间具有掺杂阱201 ；非晶化区204，位于所述掺杂阱201上方；
阈值电压注入区204，位于所述非晶化区204上方；栅极结构，位于所述阈值电压注入区204的半导体衬底表面；轻掺杂源/漏区210，位于栅极结构两侧的掺杂阱203内；源/漏区212，位于栅极结构两侧的掺杂阱203内。作为一个实施例，所述半导体衬底200的材质为硅，所述非晶化区的掺杂离子的原子量大于等于硅原子的原子量。所述掺杂离子可以为硅、锗或锑。发明人进行模拟，根据现有技术的制作方法获得的MOS晶体管的结电容为 1.61PF，利用本发明的制作方法获得的MOS晶体管的结电容为1.5pF，利用本发明的方法， 将MOS晶体管的结电容减小6%，大大改善了 MOS晶体管的结漏电流。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种MOS晶体管的制作方法，其特征在于，包括 提供半导体衬底；对所述半导体衬底进行非晶化离子注入，在所述半导体衬底内形成非晶化区； 对所述半导体衬底进行阈值电压注入，在所述非晶化区上方形成阈值电压注入区； 在所述阈值电压注入区上方的半导体衬底表面形成栅极结构； 在所述栅极结构两侧的半导体衬底内形成源/漏区。
2.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述半导体衬底的材质为硅，所述非晶化离子注入的掺杂离子的原子量大于等于硅的原子量。
3.如权利要求2所述的MOS晶体管的制作方法，其特征在于，所述非晶化注入的离子为锑离子，其能量范围为30 70KeV，剂量范围为1E13 5E14/cm2，倾斜角度为0 30度。
4.如权利要求2所述的MOS晶体管的制作方法，其特征在于，所述非晶化注入的离子为锗离子，其能量范围为10 30KeV，剂量范围为2E14 2E15/cm2，倾斜角度为0 30度。
5.如权利要求2所述的MOS晶体管的制作方法，其特征在于，所述非晶化注入的离子为硅离子，其能量范围为3 20KeV，剂量范围为3E14 5E15/cm2，倾斜角度为0 30度。
6.如权利要求1所述的MOS晶体管的制作方法，其特征在于，还包括在所述非晶化区离子注入和阈值电压注入后，对所述半导体衬底进行退火的步骤。
7.如权利要求5所述的MOS晶体管的制作方法，其特征在于，所述退火的温度范围为 800 1100摄氏度，所述退火的时间为5 100秒，所述退火利用的气体为氮气，所述氮气的流量范围为10 lOOOsccm。
8.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述MOS晶体管为NMOS 晶体管，所述阈值电压注入的元素为硼，能量范围为2 15KeV，剂量范围为3E12 6E13/ cm2，倾斜角度为O 9度。
9.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述MOS晶体管为PMOS 晶体管，所述阈值电压注入的元素为磷，能量范围为8 27KeV，剂量范围为3E12 6E13/ cm2，倾斜角度为O 9度。
10.一种MOS晶体管，其特征在于，包括 半导体衬底；非晶化区，位于所述半导体衬底内； 阈值电压注入区，位于所述非晶化区上方； 栅极结构，位于所述阈值电压注入区的半导体衬底表面； 源/漏区，位于栅极结构两侧的半导体衬底内。
11.如权利要求10所述的MOS晶体管，其特征在于，所述半导体衬底的材质为硅，所述非晶化区的掺杂离子的原子量大于等于硅的原子量。
全文摘要
本发明提供了一种MOS晶体管及其制作方法，包括提供半导体衬底；对所述半导体衬底进行非晶化离子注入，在所述半导体衬底内形成非晶化区；对所述半导体衬底进行阈值电压注入，在所述非晶化区上方形成阈值电压注入区；在所述阈值电压注入区上方的半导体衬底表面形成栅极结构；在所述栅极结构两侧的半导体衬底内形成源/漏区。本发明减小MOS晶体管的结电容，提高MOS晶体管的响应速度，减小MOS晶体管的漏电流。
文档编号H01L29/06GK102468167SQ20101053257
公开日2012年5月23日 申请日期2010年11月1日 优先权日2010年11月1日
发明者赵猛 申请人:中芯国际集成电路制造(上海)有限公司