专利名称：一种半导体器件的栅极形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的栅极形成方法。
背景技术：
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、高集成度方向发展，金属氧化物半导体器件(M0Q的栅极变得越来越细且长度变得较以往更短。半导体器件的制造技术已经进入65nm乃至45nm工艺节点，栅极宽度的最小特征尺寸已经达到45nm或更小。在互补金属氧化物半导体器件(CMOS)的NMOS和PMOS晶体管中，制造栅极的优选材料是多晶硅，其具有特殊的耐热性以及较高的刻蚀成图精确性。公开号为CN1787176A的中国专利申请公开了一种可控制栅极结构长度的刻蚀工艺。该方法在图案化的光刻胶下加设硬掩膜层，先将图案化光刻胶的图案转移至硬掩膜层上，并将图案化光刻胶移除，最后再以此图案化硬掩膜为掩膜进行刻蚀。众所周知，对CMOS器件中的NMOS和PMOS的栅极进行预掺杂，能够降低器件的电阻值，改善器件的阈值电压和驱动电流特性，从而提高器件性能。具体地，通过离子注入在 NMOS的多晶硅栅极中注入η型杂质，例如磷，对栅极进行掺杂，或通过离子注入在PMOS的多晶硅栅极中注入P型杂质，例如硼，对栅极进行掺杂，从而提高器件的性能。图1至图4为现有栅极形成过程的剖面示意图。如图1所示，半导体衬底100表面的区域I为PMOS区域，区域II为NMOS区域，在半导体衬底100表面形成一层栅极氧化硅101，在栅极氧化层101上沉积多晶硅层102。如图2所示，在多晶硅层102表面涂布光刻胶并对光刻胶进行图案化，形成暴露 NMOS区域的光刻胶层103，并以所述光刻胶层103为掩膜注入η型杂质，例如磷。如图3所示，利用灰化工艺去除光刻胶层103，并在多晶硅层102表面形成硬掩膜层 104。如图4所示，以所述硬掩膜层104为掩膜刻蚀多晶硅层102，形成CMOS器件中的 NMOS的栅极和PMOS的栅极，但是NMOS的栅极105会出现瓶颈现象，从而影响CMOS器件的
工作性能。一种改善瓶颈现象的办法是，采用氮化硅硬掩膜层和光刻胶来形成刻蚀图案，并通过降低氮化硅和多晶硅干法蚀刻比来改善瓶颈现象，但是后续磷酸湿法蚀刻去除氮化硅还是会形成瓶颈现象。在公开号为CN100561673C的中国发明专利申请中，公开了一种在干法刻蚀形成带掺杂的多晶硅栅极后，通过沉积氧化硅和氮化硅保护层，然后干法刻蚀氮化硅层和氧化硅层，最后使用磷酸来去除氮化硅层方法来避免湿法蚀刻氮化硅工艺带来的瓶颈现象的方法，但该发明没有办法完全去除干法蚀刻本身带来的瓶颈，氮化硅和多晶硅干法蚀刻比过高会得到比较直的多晶硅栅图形，但会产生瓶颈。而过低的氮化硅和多晶硅干法蚀刻比会降低瓶颈，但无法得到很直的多晶硅栅图形。
发明内容
本发明解决的问题是提供一种半导体器件的栅极形成方法，能够避免栅极的瓶颈 (necking)现象的发生。为解决上述问题，本发明提供一种半导体器件的栅极形成方法，包括提供衬底，所述衬底表面包含电介质层和多晶硅层；在所述衬底表面形成栅极； 形成覆盖所述衬底和栅极的介质层，并进行平坦化处理，直至暴露所述栅极；对所述栅极进行掺杂；形成覆盖栅极侧壁的氧化层。优选地，在所述衬底表面形成栅极的步骤包括在多晶硅层表面涂布光刻胶，并图案化所涂布的光刻胶；以所形成的光刻胶图案为掩膜，刻蚀多晶硅层以及电介质层；去除多晶硅层表面的光刻胶图案。优选地，采用灰化工艺去除光刻胶图案。优选地，对所述NMOS栅极掺杂的材料是磷。优选地，对所述PMOS栅极掺杂的材料是硼。优选地，覆盖所述衬底和栅极的介质层的材料是二氧化硅或者无定形碳。优选地，覆盖所述衬底和栅极的介质层的厚度是衬底表面的电介质层和多晶硅层的厚度之和的1.1倍。优选地，对所述栅极掺杂的步骤包括在介质层表面形成光刻胶层，所述光刻胶层的开口是栅电极层宽度的的1.0 1. 1倍；以所述光刻胶层为掩膜，对所述栅电极层进行掺杂；去除光刻胶层。优选地，采用离子注入的方法对所述栅电极层进行掺杂。优选地，形成覆盖栅极侧壁的氧化层的步骤包括去除覆盖所述衬底和栅极的介质层。与现有技术相比，利用本发明所提供的半导体器件的栅极形成方法，先刻蚀多晶硅，形成栅极，然后再进行掺杂，有效避免了由于掺杂离子分布不均勻而导致刻蚀选择比不同，从而避免了瓶颈现象，此外，本发明所提供的方法，可以避免掺杂过程对栅极表面的氧化层的破坏。
图1至图4为现有栅极形成过程的剖面示意图；图5是采用离子注入法在多晶硅层中掺磷掺杂浓度分布示意图；图6为本发明所提供的半导体器件的栅极形成方法的示意性流程图；图7至图11是本发明的实施例中栅极形成过程的剖面示意图。
具体实施例方式由背景技术可知，利用现有的栅极形成方法形成栅极会产生瓶颈现象。本发明的发明人经过研究发现，利用现有的栅极形成方法形成栅极会产生瓶颈现象的原因是，现有技术先对位于MOS区域的多晶硅层进行掺杂，然后刻蚀所述多晶硅层形成栅极。图5是采用离子注入法在多晶硅层中掺磷掺杂浓度分布示意图。如图5所示，区域A为多晶硅层，区域B为电介质层和衬底。本发明的发明人经过研究发现，不管是干法刻蚀还是湿法刻蚀形成瓶颈现象，都是因为有离子掺杂后的多晶硅与没有离子掺杂的多晶硅刻蚀率的不同造成的，而且离子植入浓度越高，刻蚀率也越高。本发明的发明人还发现，如果形成栅极后，先对栅极侧壁和表面的多晶硅进行氧化形成氧化层，所形成的氧化层会在后续的磷酸去除工艺中被破坏。为此，本发明的发明人在本发明中提供一种半导体器件的栅极形成方法。图6为本发明所提供的半导体器件的栅极形成方法的示意性流程图，本发明所提供的半导体器件的栅极形成方法包括以下步骤步骤S101，提供衬底，所述衬底表面包含电介质层和多晶硅层。步骤S102，在所述衬底表面形成栅极。步骤S103，形成覆盖所述衬底和栅极的介质层，并进行平坦化处理，直至暴露所述栅极。步骤S104，对所述栅极进行掺杂。步骤S105，形成覆盖所述栅极侧壁的氧化层。本发明所提供的半导体器件的栅极形成方法，先刻蚀多晶硅，形成栅极，然后再进行掺杂，有效避免了由于掺杂离子分布不均勻而导致干法和湿法刻蚀选择比不同，从而避免了瓶颈现象，此外，本发明所提供的方法，可以避免后续湿法去除工艺掺杂过程对栅极表面的氧化层的破坏。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施例的限制。本发明所提供的半导体器件的栅极形成方法既适用于PMOS的栅极形成方法，也适用于NMOS的栅极形成方法，为了表述方便，在本发明的实施例和附图中，仅以NMOS的栅极形成方法为例，示意性地说明本发明所提供的半导体器件的栅极形成方法，本领域的技术人员可以以同样的方法形成PMOS的栅极。参考图7，提供衬底200，所述衬底200表面形成有电介质层201和多晶硅层202。半导体衬底200的材料可以是单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底200的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。本发明的栅极特征尺寸在65nm乃至45nm及其下，电介质层201作为栅极电介质层，其材料可以是氧化硅，氮氧化硅，优选为高介电常数(high k)材料。High k材料能够减小栅极与衬底之间的漏电流。本发明实施例中的highk材料是指介电常数在4以上的材料。 可以作为形成high k栅极电介质层的材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成电介质层201的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。电介质层201的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、 等离子体增强型化学气相淀积(PECVD)工艺，优选为原子层沉积工艺。在这样的工艺中，衬底200和电介质层201之间会形成光滑的原子界面，可以形成理想厚度的电介质层。本发明方法中，电介质层201优选的厚度在10-100 A之间。然后，在电介质层201上形成多晶硅层202。多晶硅层202的材料为多晶硅或掺杂金属杂质的多晶硅，金属杂质至少包括一种金属(例如钛、钽、钨等)以及金属硅化物。形成多晶硅层202的方法包括原子层沉积(ALD)、化学气相淀积(CVD)、物理气相淀积(PVD)、 等离子体增强型化学气相淀积(PECVD)工艺。接着，执行在所述衬底表面形成栅极的步骤。如图8所示，形成所述栅极的步骤包括在多晶硅层202表面涂布光刻胶，并图案化所涂布的光刻胶，形成如图8所示光刻胶图案205 ；以所形成的光刻胶图案205为掩膜， 所形成的光刻胶图案205定义了后续形成的栅极的位置和宽度，刻蚀暴露的多晶硅层202 以及电介质层201，比如采用干法刻蚀工艺刻蚀多晶硅层202以及电介质层201，形成栅极。在其它的实施例中，还可以在多晶硅层表面同时使用氮化硅硬掩膜层和光刻胶来形成刻蚀图案，并以所形成的刻蚀图案为掩膜刻蚀暴露的多晶硅层202以及电介质层201， 形成栅极。在形成栅极并去除光刻胶后，使用磷酸去除硬掩膜层。在本发明的一个实施例中，刻蚀刻蚀多晶硅层202的工艺在等离子体刻蚀反应室内进行，刻蚀的方向性可以通过控制离子源的偏置功率和阴极(也就是衬底)的偏压功率实现，在本实施例中，反应室内通入刻蚀气体的流量为50 400SCCm，衬底温度控制在 20°C 90°C之间，腔体压强为4 80mtorr，等离子源输出功率为500 2000W，刻蚀剂采用气体混合物，包括含氟气体和氧气、氮气等；去除多晶硅层202表面的光刻胶图案205，去除光刻胶图案205可以利用灰化工艺或者湿法刻蚀工艺，因为利用湿法刻蚀工艺去除光刻胶图案205的腐蚀液可能损伤栅电极层，所以优选采用灰化工艺去除光刻胶图案205。通过上述刻蚀步骤中，所刻蚀的是未掺杂的多晶硅，所以在不同位置刻蚀选择比相同，刻蚀后所形成的栅极没有瓶颈现象发生。参考图9，在所述衬底200和栅极表面形成覆盖所述衬底200和栅极的介质层 206，并进行平坦化处理，直至暴露所述栅极表面。形成所述介质层206的工艺可以选择现有的沉积工艺，比如，原子层沉积(ALD)、 化学气相淀积(CVD)、物理气相淀积(PVD)、等离子体增强型化学气相淀积(PECVD)工艺，所述介质层206的材料可以选择与多晶硅有很高刻蚀选择比的任意介质材料，比如，二氧化硅或者无定形碳。所述介质层206覆盖所述栅电极层204，所述介质层206的厚度等于所述多晶硅层202和电介质层201的厚度之和的1. 1倍到5倍左右，从而确保后续化学机械研磨工艺可以得到比较平坦的效果，所形成的介质层206可以在后续掺杂过程中避免离子植入到衬底200和其他不需要掺杂的栅极表面，从而形成保护和避免阈值电压的改变。优选地，介质层206的厚度等于所述多晶硅层202和电介质层201的厚度之和的1. 1倍。之后，对所形成的介质层206进行平坦化处理，直至暴露栅极，以与外部器件(未示出)形成良好电接触。平坦化处理可以采用化学机械研磨法。参考图10，对所述栅极进行掺杂。对所述栅极掺杂的步骤包括在介质层206表面形成暴露栅电极层204的光刻胶层207，为了在后续掺杂步骤中，光刻胶层207不影响栅电极层204侧壁部分的掺杂浓度， 光刻胶层207的开口是栅电极层204的宽度d的1. 0 1. 1倍；以所述光刻胶层207为掩膜，采用离子注入法对所述栅电极层204进行掺杂，以注入磷离子为例，磷离子的注入剂量为5. 0E+14 5. 0E+15原子/平方厘米，磷离子的注入能量为3 15KeV，可以通过控制注入剂量和注入能量以及注入时间控制掺杂浓度；去除光刻胶层207，去除光刻胶层207可以利用灰化工艺或者湿法刻蚀工艺，因为利用湿法刻蚀工艺去除光刻胶层207的腐蚀液可能损伤栅电极层，所以优选采用灰化工艺去除光刻胶层207。参考图11，形成覆盖所述栅极侧壁的氧化层208。形成覆盖所述栅极侧壁的氧化层208的步骤还包括去除介质层206，因为介质层 206与多晶硅栅有很高的刻蚀选择比，所以可以利用干法刻蚀去除所述介质层206，如果所述介质层206的材料选择的是无定形碳还可以选择灰化工艺去除所述介质层206。形成所述氧化层208的工艺可以选择热氧化工艺，在热氧化炉或者炉管中进行， 所形成的氧化层208可以对栅电极层204进行修复刻蚀带来的损伤，从而形成保护。因为所述氧化层208在掺杂和湿法去除工艺之后形成，所以可以避免掺杂工艺和湿法去除工艺对氧化层208造成影响，从而可以对栅极形成良好的保护。综上，利用本发明所提供的半导体器件的栅极形成方法，先刻蚀多晶硅，形成栅极，然后再进行掺杂，有效避免了由于掺杂离子分布不均勻而导致刻蚀选择比不同，从而避免引起瓶颈现象，此外，本发明所提供的方法，可以避免掺杂过程对栅极表面的氧化层的破坏。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种半导体器件的栅极形成方法，其特征在于，包含 提供衬底，所述衬底表面包含电介质层和多晶硅层； 在所述衬底表面形成栅极；形成覆盖所述衬底和栅极的介质层，并进行平坦化处理，直至暴露所述栅极； 对所述栅极进行掺杂； 形成覆盖栅极侧壁的氧化层。
2.依据权利要求1的栅极形成方法，其特征在于，在所述衬底表面形成栅极的步骤包括在多晶硅层表面涂布光刻胶，并图案化所涂布的光刻胶； 以所形成的光刻胶图案为掩膜，刻蚀多晶硅层以及电介质层； 去除多晶硅层表面的光刻胶图案。
3.依据权利要求1的栅极形成方法，其特征在于，采用灰化工艺去除光刻胶图案。
4.依据权利要求1的栅极形成方法，其特征在于，对所述NMOS栅极掺杂的材料是磷。
5.依据权利要求1的栅极形成方法，其特征在于，对所述PMOS栅极掺杂的材料是硼。
6.依据权利要求1的栅极形成方法，其特征在于，覆盖所述衬底和栅极的介质层的材料是二氧化硅或者无定形碳。
7.依据权利要求1的栅极形成方法，其特征在于，覆盖所述衬底和栅极的介质层的厚度是衬底表面的电介质层和多晶硅层的厚度之和的1.1倍。
8.依据权利要求1的栅极形成方法，其特征在于，对所述栅极掺杂的步骤包括在介质层表面形成光刻胶层，所述光刻胶层的开口是栅电极层的宽度的1.0 1. 1倍；以所述光刻胶层为掩膜，对所述栅电极层进行掺杂； 去除光刻胶层。
9.依据权利要求1的栅极形成方法，其特征在于，采用离子注入的方法对所述栅电极层进行掺杂。
10.据权利要求1的栅极形成方法，其特征在于，形成覆盖栅极侧壁的氧化层的步骤包括去除覆盖所述衬底和栅极的介质层。
全文摘要
一种半导体器件的栅极形成方法，包含提供衬底，所述衬底表面包含电介质层和多晶硅层；在所述衬底表面形成栅极；形成覆盖所述衬底和栅极的介质层，并进行平坦化处理，直至暴露所述栅极表面；对所述栅极进行掺杂；形成覆盖栅极侧壁的氧化层。利用本发明所提供的半导体器件的栅极形成方法，先刻蚀多晶硅，形成栅极，然后再进行掺杂，有效避免了由于掺杂离子分布不均匀而导致刻蚀和酸洗选择比不同，从而避免了瓶颈现象，此外，本发明所提供的方法，可以避免掺杂过程对栅极表面的氧化层的破坏。
文档编号H01L21/28GK102468147SQ20101053265
公开日2012年5月23日 申请日期2010年11月1日 优先权日2010年11月1日
发明者何有丰, 何永根 申请人:中芯国际集成电路制造(上海)有限公司