专利名称：集成电路、信号传输方法以及集成电路制造方法
技术领域：
本发明涉及集成电路领域，尤其涉及ー种集成电路、信号传输方法以及集成电路制造方法。
背景技术：
集成电路antegrated circuit，简称为IC)通常包括半导体制成的衬底。集成电路可基于半导体衬底通过光掩模、扩散、氧化、外延生长、沉积等步骤制造而成。图IA为ー 种现有技术中的集成电路晶片100的部分截面图。图IB为基于晶片100制造的集成电路的部分等效电路图100’。如图IB所示，金属焊垫102与电路120连接，且用于为电路120 传输信号。然而，如图IA所示，绝缘层106(例如ニ氧化硅(SiO2)层)将金属焊垫102和半导体衬底104绝缘，从而形成了图IB所示的等效电容110。結果，干扰信号可能从半导体衬底104经由等效电容110传输到金属焊垫102，因而干扰金属焊垫102上的信号。
发明内容
本发明要解决的技术问题在于提供ー种集成电路、信号传输方法以及集成电路制造方法，其能够阻碍衬底中可能存在的噪声传输到集成电路的焊垫上，从而防止所述焊垫上的信号受到干扰。为解决上述技术问题，本发明提供ー种集成电路，其包括导电焊垫，用于传输第一信号；以及衬底，用于阻隔从所述衬底的第一区到所述导电焊垫的第二信号，其中，所述衬底的第二区将所述衬底的第三区和所述第一区隔离，所述第一区和所述第三区包含第一型半导体，所述第二区包含第二型半导体，将所述第三区垂直投影到所述衬底的一面所得的第一投影和将所述导电焊垫垂直投影到所述面所得的第二投影重叠。本发明还提供了ー种信号传输方法，包括经由导电焊垫传输第一信号；阻隔从衬底的第一区到所述导电焊垫的第二信号；以及所述衬底的第二区将所述衬底的第三区和所述第一区隔离，其中，所述第一区和所述第三区包含第一型半导体，所述第二区包含第二型半导体，将所述第三区垂直投影到所述衬底的一面所得的第一投影和将所述导电焊垫垂直投影到所述面所得的第二投影重叠。本发明还提供了ー种集成电路制造方法，其包括在衬底的第一区的顶部形成埋藏层；在在所述第一区的顶部增长的外延层(印itaxial layer，简称为印i层)的顶部形成阱，使得包括了所述埋藏层和所述阱的第二区将第三区和所述第一区隔离；以及在在所述印i层的顶部增长的印i区沉积导电焊垫，其中，所述第一区和所述第三区包含第一型半导体，所述第二区包含第二型半导体，将所述第三区垂直投影到所述衬底的一面所得的第一投影和将所述导电焊垫垂直投影到所述面所得的第二投影重叠。与现有技术相比，本发明所述的集成电路、信号传输方法以及集成电路制造方法在衬底中形成包含了不同类型半导体的三个区从而形成等效晶体管，所述晶体管阻隔从衬底到集成电路的导电焊垫的干扰信号，使得集成电路的导电焊垫上的信号不受干扰。
以下结合附图和具体实施例对本发明的技术方案进行详细的说明，以使本发明的特性和优点更为明显。
图IA为现有技术提供的ー种集成电路晶片的部分截面图；图IB为现有技术提供的ー种集成电路的部分等效电路图；图2A为本发明一个实施例提供的集成电路晶片的示例性部分截面图；图2B为本发明一个实施例提供的由图2A中晶片形成的等效电路的示例性电路图；图3为本发明一个实施例提供的电子系统的示例性方框图；图4为本发明一个实施例提供的信号传输的示例性方法流程图；图5A为本发明一个实施例提供的集成电路制造的示例性エ艺流程图；以及图5B为本发明一个实施例提供的集成电路制造的示例性方法流程图。
具体实施例方式以下将对本发明的实施例给出详细的说明。虽然本发明将结合实施例进行阐述， 但应理解这并非意指将本发明限定于这些实施例。相反，本发明意在涵盖由所附权利要求项所界定的本发明精神和范围内所定义的各种可选项、可修改项和等同项。此外，在以下对本发明的详细描述中，为了提供一个针对本发明的完全的理解，阐明了大量的具体细节。然而，本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。在另外的一些实例中，对于大家熟知的方案、流程、元件和电路未作详细描述，以便于凸显本发明之主旨。在一个实施例中，本发明提供了一种基于半导体衬底(例如p型衬底或η型衬底)制造的集成电路以及制造所述集成电路的方法。所述集成电路包括沉积在晶片上的一个或者多个导电焊垫(例如金垫或铝垫)。所述晶片中的半导体衬底包括掺杂了 P型杂质或η型杂质的三个区，该三个区分别为第一区、第二区、第三区。有利的是，这种半导体衬底可以阻隔从半导体衬底到导电焊垫的干扰信号(例如噪声信号)。图2Α为本发明一个实施例提供的晶片200的示例性部分截面图，晶片200例如可以为用于集成电路的硅晶片。如图2Α所示，晶片200包括钝化层206、导电焊垫202、外延 (绝缘)区204和半导体衬底220。其中，本发明实施例中的顶区218具体为第一区，中区 214-216具体为第二区，底区212具体为第三区；钝化层206将晶片200的表面钝化以保护晶片200，钝化层206例如可以为氮化硅 (Si3N4)层。导电焊垫202可传输集成电路和该集成电路的外围电路之间的第一信号。举例说明，导电焊垫202通过金属线与该集成电路的外围引脚连接，经由导电焊垫202、该金属线和外围引脚传输信号，导电焊垫202具体可以是金属焊垫(例如铝垫或金垫)，外延区204(例如ニ氧化硅(SiO2)绝缘区)用于将导电层和半导体衬底220绝缘，该导电层例如可以沉积导电焊垫202。半导体衬底220包括底区212、顶区218以及包括了阱214和埋藏层216的中区 (简称为中区214-216)，中区214-216将顶区218和底区212隔离，底区212和顶区218包含第一型半导体，中区214-216包含第二型半导体。具体地说，在一个实施例中，底区212 包含的第一型半导体具体可以为P型半导体(称为P型衬底)，顶区218也包含ρ型半导体；在一个实施例中，中区214-216包括的第二型半导体具体可以为η型掺杂阱(简称为η 阱)214和η型重掺杂埋藏层(简称为η+埋藏层)216，η+埋藏层216中的η型杂质(例如五价原子)浓度大于η阱214中的η型杂质浓度。可通过在单晶硅中加入三价原子(例如硼(B)原子或铝(Al)原子)获得ρ型半导体，使得P型半导体包含自由空穴；可通过在单晶硅中加入五价原子(例如磷(P)原子或砷(As)原子)获得η型半导体，使得η型半导体包含自由电子。因此，顶区218、中区214-216和底区212形成ー个PNP双极结晶体管(Bipolar JunctionTransistor，简称为BJT管)。举例说明，图2B中显示了一个等效PNP BJT管M0， 图2B为本发明一个实施例提供的由图2A中的半导体衬底220、外延区204和导电焊垫202 形成的等效电路200’的示例性电路图，在图2A和图2B中标识相同的元件具有相似的功能。如图2B所示，由于导电焊垫202和顶区218的存在，在导电焊垫202和PNP BJT 管240之间形成了ー个等效电容M8 ；PNP BJT管240可以由顶区218、中区214-216和底区 212形成。在图2B所示实施例中，顶区218形成PNP BJT管240的发射极，中区214-216形成PNP BJT管240的基扱，底区212形成PNP BJT管240的集电极。在一个实施例中，中区 214-216接收电源电压250，使得中区214-216的电压电平趋于恒定电压电平VB，其中恒定电压电平Vb高于顶区218上的电压电平Ve并高于底区212上的电压电平Ve。在一个实施例中，电源电压250包括但不限于正直流电源电压VDD，因此，PNP BJT管240工作在截止状态。在一个实施例中，底区212可能存在干扰信号(例如噪声)。有利的是，由于PNP BJT 管240工作在截止状态，半导体衬底220阻隔了从底区212到导电焊垫202的干扰信号。返回图2A，将顶区218垂直投影到半导体衬底220的底面230 (或者晶片200的底面)所得的投影(本发明实施例中也称为第一投影)与将导电焊垫202垂直投影到半导体衬底220的底面230(或者晶片200的底面)所得的投影(本发明实施例中也称为第二投影)重叠。举例说明，如图2A所示，将导电焊垫202垂直投影到底面230可获得投影232 (例如平面阴影)；将顶区218垂直投影到底面230可获得投影234(例如平面阴影)。代表顶区218的投影234与代表导电焊垫202的投影232部分或完全重叠。在图2A所示实施例中，投影234的中心2M和投影232的中心222重合。此外， 投影234大于并且覆盖了投影232。因此，半导体衬底220提高了中区214-216对导电焊垫202的噪声隔离功能。在一个实施例中，投影234大于投影232越多，噪声隔离功能就越強。虽然在图2A中的投影234的中心2M与投影232的中心222重合，本发明不限于此。 在另ー个实施例中，中心2 和中心222之间可以有ー些偏移。投影232和投影234不限于矩形。在其他的实施例中，导电焊垫202可以有各种形状，因此导电焊垫202的投影232可以有各种形状(例如多边形、正圆形、椭圆形以及不规则图形等等)。同理，顶区218可以有各种形状，因此顶区218的投影234可以有各种形状(例如多边形、正圆形、椭圆形以及不规则图形等等)。在一个实施例中，底区212、中区214-216和顶区218分别包含ρ型半导体、η型半导体和P型半导体，并且形成ー个PNP BJT管。可替换地，底区212、中区214-216和顶区218分別包含η型半导体、ρ型半导体和η型半导体，并且形成ー个NPN BJT管。在该实施例中，所述NPN BJT管的基极(例如中区214-216)接收电源电压，使得NPN BJT管的基极的电压电平趋于恒定，且低于NPN BJT管的集电极(例如顶区218)的电压电平并低于 NPNBJT管的发射极(例如底区212)的电压电平。应用在所述NPN BJT管的基极的电源电压包括但不限于负直流电源电压。因此，所述NPN BJT管工作在截止状态以阻隔可能存在于底区212中的干扰信号。图3为本发明一个实施例提供的电子系统300的示例性方框图。在一个实施例中， 电子系统300具体为全球定位系统(GlcAal Positioning System，简称为GPS)。电子系统 300包括数字电路362(例如脉宽调制电路或内部集成电路anter-htegrated Circuit, 简称为I2C)总线电路)、模拟电路364(例如功率放大电路、混频电路或信号滤波电路)。 电子系统300还可以包括射频(Radio Frequency，简称为RF)电路366。RF电路366可以包括用于放大输入信号的低噪声放大器(Low-Noise Amplifier，简称为LNA) 370、用于跟踪输入信号的频率的锁相环(Phase-Locked Loop，简称为PLL) 372，以及用于执行其他功能的其他RF电路368。在一个实施例中，电子系统300被集成到单个芯片(例如大规模集成 (Large-ScaleIntegrated,简称为 LSI)电路芯片、超大规模集成(Ultra-Largelcale htegrated，简称为USLI)电路等等)中。具体地说，数字电路362、模拟电路364和RF电路366可以制作在图2A所示的晶片200上。RF电路366包括ー个或多个导电焊垫202，用于传输射频信号(例如频率大于或者等于900MHz的射频信号)。举例说明，低噪声放大器370经由导电焊垫202接收模拟射频信号或数字射频信号以放大所述模拟射频信号或数字射频信号；锁相环372中的压控振荡器374经由导电焊垫202提供震荡信号；RF电路368 也可以包括ー个或多个导电焊垫202以接收或者输出信号。在一个实施例中，来自数字电路362或RF电路366的第二信号可能变成存在于集成电子系统300的衬底中的第二信号， 该第二信号具体可以为噪声信号，例如，本发明实施例中的第二信号具体包括该集成电路的数字电路362引起的干扰信号、集成电路的RF电路366引起的干扰信号。有利的是，这些噪声信号被阻止传输到集成电子系统300的导电焊垫202。图4为本发明一个实施例提供的信号传输的示例性方法流程图400。以下将结合图2A、图2B和图3对图4所示实施例进行描述。在步骤402中，电路(例如低噪声放大器370、压控振荡器374等等)经由导电焊垫202传输第一信号。在步骤404中，半导体衬底220阻隔从第一区(如底区212)到导电焊垫202的第二信号(例如数字电路362或者RF电路366引起的干扰信号)。在步骤406中，第二区(如中区214-216)将第三区(如顶区218)和第一区 (如底区212)隔离。底区212和顶区218包含第一型半导体(例如p型半导体)，中区 214-216包含第二型半导体(例如η型半导体)。此外，通过将顶区218垂直投影到半导体衬底220的底面230(或者晶片200的底面)所得的投影234与通过将导电焊垫202垂直投影到半导体衬底220的底面230(或者晶片200的底面)所得的投影232重叠。图5A为本发明实施例提供的集成电路制造的示例性エ艺流程图，图5B为本发明实施例提供的集成电路制造的示例性方法流程图。在图2A和图5A中标识相同的元件具有相似的功能。以下将结合图2A描述图5A和图5B。
如图5A和图5B所示，在步骤520中，在衬底的底区212的顶部形成埋藏层216 (例如η型重掺杂埋藏层)。举例说明，可通过光掩模步骤和扩散步骤形成埋藏层216。在一个实施例中，底区212包含第一型半导体(例如ρ型半导体)；埋藏层216包含第二型半导体(例如η型半导体)。在步骤522中，在底区212的顶部增长包含所述第一型半导体的外延层 (,epitaxial layer,epi 伝)502。在步骤524中，在印i层502的顶部(例如通过光掩模步骤和扩散步骤)形成包含所述第二型半导体的阱214(例如n型掺杂阱)，使得包括了埋藏层216和阱214的中区214-216将顶区218(即印i层502的一部分)和底区212隔离。在一个实施例中，印i 层502的部分512被合并到底区212中。如图5A所示，通过执行步骤520、步骤522和步骤 524，可形成半导体衬底220。在步骤526中，在印i层502的顶部或者说在半导体衬底220的顶部增长外延层 514(例如ニ氧化硅绝缘层)。在步骤528中，在外延层514的顶面和阱214之间形成多个导电通道504(例如 填充了合金或金属的孔)。举例说明，外延层514的部分被刻蚀从而形成多个孔，并且这些孔被填充了合金或者金属。在步骤530中，在外延层514的顶部沉积多条导线506(例如合金线或金属线) 将导电通道504和电压输入端(未显示在图5A中)连接。在步骤532中，在导线506沉积所在的层的顶部增长外延层508 (例如ニ氧化硅绝缘层)。在一个实施例中，外延层508和外延层514合并成外延区204(如ニ氧化硅绝缘区)。包括了导电通道504和导线506的导电通道在外延区204中形成，从而将中区214-216 和电压输入端点连接。在一个实施例中，所述电压输入端用于接收图2B中的电源电压250。在步骤534中，在外延区204的顶部增长钝化层206 (例如氮化硅(Si3N4)层)。在步骤536中，刻蚀钝化层206的一部分以形成窗ロ 510，然后经过窗ロ 510在外延区204的顶部沉积导电焊垫202(例如金属垫)。外延区204将导电焊垫202和印i层 502或者说和半导体衬底220绝缘。此外，将顶区218垂直投影到半导体衬底220的底面所得的投影与将导电焊垫202 垂直投影到半导体衬底220的底面所得的投影重叠。在这样的实施例中，中区214-216可以阻隔从底区212到导电焊垫202的信号。本领域技术人员可以理解的是，上述本发明实施例中所述的“形成”、“增长”、“沉积”、“刻蚀”等均表示半导体集成电路在制作过程中的步骤，本发明实施例为了简明起见将其具体详细步骤省略。虽然之前的说明和附图描述了本发明的实施例，应当理解在不脱离所附权利要求书所界定的本发明原理的精神和发明范围的前提下可以有各种增补、修改和替换。本领域技术人员应该理解，本发明在实际应用中可根据具体的环境和工作要求在不背离发明准则的前提下在形式、结构、布局、比例、材料、元素、组件及其它方面有所变化。因此，在此披露之实施例仅用于说明而非限制，本发明之范围由后附权利要求及其合法等同物界定，而不限于此前之描述。
权利要求
1.ー种集成电路，其特征在干，所述集成电路包括 导电焊垫，用于传输第一信号；以及衬底，用于阻隔从所述衬底的第一区到所述导电焊垫的第二信号，其中，所述衬底的第二区将所述衬底的第三区和所述第一区隔离，所述第一区和所述第三区包含第一型半导体，所述第二区包含第二型半导体，将所述第三区垂直投影到所述衬底的一面所得的第一投影和将所述导电焊垫垂直投影到所述面所得的第二投影重叠。
2.根据权利要求1所述的集成电路，其特征在干，所述导电焊垫包括金属焊垫。
3.根据权利要求1所述的集成电路，其特征在干，所述集成电路还包括 放大器，用于经由所述导电焊垫接收所述第一信号。
4.根据权利要求1所述的集成电路，其特征在干，所述集成电路还包括 振荡器，用于经由所述导电焊垫提供所述第一信号。
5.根据权利要求1所述的集成电路，其特征在干，所述第一信号具有大于或者等于 900MHz的频率。
6.根据权利要求1所述的集成电路，其特征在干，所述第二信号包括所述集成电路的数字电路引起的干扰信号。
7.根据权利要求1所述的集成电路，其特征在干，所述第二信号包括所述集成电路的射频电路引起的干扰信号。
8.根据权利要求1所述的集成电路，其特征在干，所述第一型半导体包括P型半导体， 所述第二型半导体包括η型半导体。
9.根据权利要求8所述的集成电路，其特征在干，所述第二区的电压电平趋于恒定，且高于所述第一区的电压电平和高于所述第三区的电压电平。
10.根据权利要求1所述的集成电路，其特征在干，所述第一区、第二区和第三区形成晶体管。
11.ー种信号传输方法，其特征在干，所述信号传输方法包括 经由导电焊垫传输第一信号；阻隔从衬底的第一区到所述导电焊垫的第二信号；以及所述衬底的第二区将所述衬底的第三区和所述第一区隔离，其中，所述第一区和所述第三区包含第一型半导体，所述第二区包含第二型半导体，将所述第三区垂直投影到所述衬底的一面所得的第一投影和将所述导电焊垫垂直投影到所述面所得的第二投影重叠。
12.根据权利要求11所述的信号传输方法，其特征在干，所述第一信号具有大于或者等于900MHz的频率。
13.根据权利要求11所述的信号传输方法，其特征在干，所述第一型半导体包括ρ型半导体，所述第二型半导体包括η型半导体。
14.根据权利要求11所述的信号传输方法，其特征在干，所述信号传输方法还包括 控制所述第二区的电压电平趋于恒定，且高于所述第一区的电压电平和高于所述第三区的电压电平。
15.ー种集成电路制造方法，其特征在干，所述集成电路制造方法包括 在衬底的第一区的顶部形成埋藏层；在所述第一区的顶部增长的外延层的顶部形成阱，使得包括了所述埋藏层和所述阱的第二区将第三区和所述第一区隔离；以及在所述外延层的顶部增长的外延区沉积导电焊垫，其中，所述第一区和所述第三区包含第一型半导体，所述第二区包含第二型半导体，将所述第三区垂直投影到所述衬底的一面所得的第一投影和将所述导电焊垫垂直投影到所述面所得的第二投影重叠。
16.根据权利要求15所述的集成电路制造方法，其特征在干，所述集成电路制造方法还包括在所述外延区中形成导电通道将所述第二区和电压输入端连接。
17.根据权利要求15所述的集成电路制造方法，其特征在干，所述第三区是所述外延层的一部分。
18.根据权利要求15所述的集成电路制造方法，其特征在干，所述外延区包含用于将所述导电焊垫和所述衬底隔离的氧化物。
19.根据权利要求15所述的集成电路制造方法，其特征在干，所述第一型半导体包括ρ 型半导体，所述第二型半导体包括η型半导体。
全文摘要
本发明公开了一种集成电路、信号传输方法以及集成电路制造方法。其中，本发明提供的集成电路包括导电焊垫，用于传输第一信号；以及衬底，用于阻隔从所述衬底的第一区到所述导电焊垫的第二信号，其中，所述衬底的第二区将所述衬底的第三区和所述第一区隔离，所述第一区和所述第三区包含第一型半导体，所述第二区包含第二型半导体，将所述第三区垂直投影到所述衬底的一面所得的第一投影和将所述导电焊垫垂直投影到所述面所得的第二投影重叠。采用本发明的集成电路，能够阻碍衬底中可能存在的噪声传输到集成电路的导电焊垫上，从而防止所述导电焊垫上的信号受到干扰。
文档编号H01L23/64GK102569267SQ201010578299
公开日2012年7月11日 申请日期2010年12月8日 优先权日2010年12月8日
发明者杨海斌, 袁永斌 申请人:凹凸电子(武汉)有限公司