专利名称：垂直式晶体管结构的制作方法
技术领域：
本发明涉及一种晶体管结构，特别是一种垂直式晶体管结构。
背景技术：
为了提高集成电路的操作速度，以及符合消费者对于小型化电子装置的需求，半 导体装置中的晶体管尺寸有持续缩小的趋势。然而，随着晶体管尺寸的缩小，晶体管的通道 区长度亦随之缩短，如此造成晶体管遭受严重的短通道效应(short channel effect)以及 导通电流(on current)下降等问题。针对此问题，习知的一种解决方法是提高通道区中的 掺质浓度，但是此种作法反而会造成漏电流(leakage current)的增加，而影响组件的可靠 度。因此，为了克服上述问题，近年来业界提出将水平方向的晶体管结构改为垂直方 向的晶体管结构。如此一来，可以提升集成电路的操作速度与积集度，且能避免短通道效应 等问题。举例来说，以Fujimoto Kiyoshi等人于2007年在Advanced Materials发表的 垂直式有机薄膜晶体管来说，其是利用聚苯乙烯(polystrene)本身所带来的静电会产生 互相排斥的特性来作为档版，以此方式来制作垂直式的有机薄膜晶体管。然而，由于此种垂 直式有机薄膜晶体管主要是利用铝与半导体层的接触接口会形成空乏层来当作绝缘层，所 以其所能使用的电压不能太大。再者，此结构的开关电流比(on-off current ratio)也不 大，且漏电流(off current)也偏高。因此，目前的垂直式晶体管在结构设计与信道控制上 仍有很大的改良空间，为此领域所积极研究的目标。
发明内容
为了克服上述问题，本发明的目的在于提供一种垂直式晶体管结构，其具有较高 的导通电流，且可有效降低漏电流(off current)的情况产生。为了实现上述目的，本发明的技术方案是一种垂直式晶体管结构，其包括一基 板、一源极、一第一间极、一第一绝缘层、一第二间极、一间绝缘层、一汲极、一第二绝缘层以 及一半导体通道层。源极配置于基板上。第一闸极配置于源极上，且具有至少一第一贯孔， 其中第一贯孔贯穿第一闸极。第一绝缘层配置于第一闸极与源极之间。第二闸极配置于第 一闸极上，且具有至少一第二贯孔，其中第二贯孔贯穿第二闸极。闸绝缘层配置于第一闸极 与第二闸极之间，且具有至少一第三贯孔，其中第三贯孔贯穿闸绝缘层，且第一贯孔、第二 贯孔以及第三贯孔相互连通。汲极配置于第二闸极上。第二绝缘层配置于第二闸极与汲极 之间。半导体通道层填充于第一贯孔、第二贯孔与第三贯孔内。在本发明的一实施例中，上述的第一绝绝缘层具有至少一第四贯孔，部分半导体 通道层更延伸至第四贯孔内。在本发明的一实施例中，上述的第二绝缘层具有至少一第五贯孔，部分半导体通 道层更延伸至第五贯孔内，且部分汲极与第五贯孔内的部分半导体通道层相连接。在本发明的一实施例中，上述的垂直式晶体管结构更包括一第一保护层，配置于第一贯孔的内壁上。在本发明的一实施例中，上述的第一保护层的材质包括氧化铝。在本发明的一实施例中，上述的垂直式晶体管结构更包括一第二保护层，配置于
第二贯孔的内壁上。 在本发明的一实施例中，上述的第二保护层的材质包括氧化铝。在本发明的一实施例中，上述的闸绝缘层更具有至少一接触窗，第一闸极与第二
闸极透过接触窗而相连接。在本发明的一实施例中，上述的半导体通道层的形状为环形。在本发明的一实施例中，上述的源极的形状为环形。基于上述，在本发明的垂直式晶体管结构中，半导体信道层填充于第一闸极、第二
闸极以与门绝缘层的贯孔内(意即相互连通的第一贯孔、第二贯孔以及第三贯孔中)，因此
垂直式晶体管结构可具有较高的导通电流，且有效降低漏电流(off current)的情况产生。
图1为本发明的一实施例的一种垂直式晶体管结构的俯视示意图。图2为沿图1的垂直式晶体管结构的线I-I的剖面示意图。主要组件符号说明
100 垂直式晶体管结构 110 基板
120 源极 130 第一闸极 132 第一贯孔 140 第一绝缘层 142 第四贯孔150 第二闸极 152 第二贯孔 160 闸绝缘层 162 第三贯孔 164 接触窗 170 汲极 180 第二绝缘层 182 第五贯孔 190 半导体通道层 195 第一保护层 197 第二保护层。
具体实施例方式为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式
作详细说明如下。
图1为本发明的一实施例的一种垂直式晶体管结构的俯视示意图。图2为沿图1 的垂直式晶体管结构的线I-I的剖面示意图。请同时参考图1与图2，在本实施例中，垂直 式晶体管结构100包括一基板110、一源极120、一第一闸极130、一第一绝缘层140、一第 二闸极150、一闸绝缘层160、一汲极170、一第二绝缘层180以及一半导体通道层190。本 实施例的基板110例如是一软性基板或一刚性基板，其中软性基板的材质例如聚酯聚合物 (PET)或聚酰亚胺(polyimide)，而刚性基板的材质例如是玻璃。详细来说，源极120配置于基板110上，其中源极120的材质例如是铟锡氧化物 (Indium Tin Oxide, ΙΤ0)。第一闸极130配置于源极120上，且具有至少一第一贯孔132， 其中第一贯孔132贯穿第一闸极130。在本实施例中，第一闸极130的材质例如是铝或其它 金属材质，且第一闸极130的厚度例如约为60纳米(nm)。第一绝缘层140配置于第一闸 极 130与源极120之间，其中第一绝缘层140具有至少一第四贯孔142，且第四贯孔142连通 第一贯孔132。此外，第一绝缘层140的材质例如是氧化硅(SiOx)，且第一绝缘层140的厚 度例如约50纳米(nm)。第二闸极150配置于第一闸极130上，且具有至少一第二贯孔152，其中第二贯孔 152贯穿第二闸极150。在本实施例中，第二闸极150的材质例如是铝或其它金属材质，且 第二闸极150的厚度例如约为60纳米(nm)。闸绝缘层160配置于第一闸极130与第二闸 极150之间，且具有至少一第三贯孔162，其中第三贯孔162贯穿闸绝缘层160，且第一贯孔 132、第二贯孔152、第三贯孔162以及第四贯孔142相互连通。在本实施例中，闸绝缘层160 的材质例如是氧化硅(SiOx)，且闸绝缘层160的厚度例如约50纳米(nm)。汲极170配置于第二闸极150上，其中汲极170的材质包括金、铝或铟锡氧化物 (ITO)。第二绝缘层180配置于第二间极150与汲极170之间，其中第二绝缘层180具有至 少一第五贯孔182，第五贯孔182与第一贯孔132、第二贯孔152、第三贯孔162以及第四贯 孔142相互连通。此外，第二绝缘层180的材质例如是氧化硅(SiOx)，且第二绝缘层180的 厚度例如约50纳米(nm)。半导体通道层190填充于第一贯孔132、第二贯孔152与第三贯孔162内，其中部 分半导体通道层190更延伸至第四贯孔142以及第五贯孔182内，且填满第四贯孔142。再 者，本实施例的部分汲极170与第五贯孔182内的部分半导体通道层190相连接。此外，本 实施例的半导体通道层190的材质包括有机半导体材质，例如是伍环素(pentacene)，或无 机半导体，例如是氧化铟镓锌(Indium Gallium Zinc Oxide, IGZ0)、氧化锌(ZnO)、非晶硅 (a-Si)或晶硅(crystal Si)。特别是，在本实施例中，半导体通道层190的形状例如为环 形，而源极120的形状也例如是环形。由于本实施例的半导体通道层190是填充于第一闸极130的第一贯孔132、第二 闸极150的第二贯孔以152与门绝缘层160的第三贯孔162中，因此除了可藉由改变第一 闸极130与第二闸极150的厚度，来控制半导体通道层190的长度，以可避免组件尺寸缩小 时所产生的短通道效应等问题之外，本实施例的垂直式晶体管结构100亦可具有较高的导 通电流，且可有效降低漏电流的情况产生。再者，由于半导体通道层190是填充于第一贯孔 132、第二贯孔以152及第三贯孔162中，因此本实施例无须在后段的制程中再形成一蚀刻 终止层(etching stop layer)来保护半导体通道层190以避免蚀刻液的侵蚀。如此一来， 可减少制程步骤以及降低生产成本。
此外，本实施例的垂直式晶体管结构100更包括一第一保护层195以及一第二保 护层197，其中第一保护层195配置于第一贯孔132的内壁上，而第二保护层197配置于第 二贯孔152的内壁上。在本实施例中，第一保护层195与第二保护层197的材质例如是氧 化铝。其中，第一保护层195与第二保护层197的形成方式例如是对金属材质(例如是铝) 的第一闸极130以及第二闸极150采用氧电浆设备或电化学等方式进行氧化反应，以于第 一贯孔132与第二贯孔152的内壁形成氧化铝。换言之，本实施例可利用氧化反应于第一闸极130与第二闸极150内形成一高致 密性与高介电常数的第一保护层195与第二保护层197，以增加垂直式晶体管结构100可以 使用的电压范围 并可提高开关电流比(on-off current ratio)。另外，由于环状的半导体 通道层190被金属材质的第一闸极130与第二闸极150所包围，因此可有降低或隔绝外界 电磁波或噪声的干扰。再者，于本实施例的垂直式晶体管结构100中，闸绝缘层160亦更具 有至少一接触窗164，其中第一间极130与第二间极150可透过接触窗164相连接而具有相 同的偏压。值得一提的是，本发明并不限定闸绝缘层160的形态，虽然此处所提及的闸绝缘 层160具体化为具有第三贯孔162以及接触窗164，但于其它实施例中，闸绝缘层160亦可 不具有接触窗164，也就是说，第一间极130与第二间极150彼此不相连接，可分别输入不同 的偏压至第一闸极130与第二闸极150，而产生不同的电性效果。简言之，图2所绘示的垂 直式电经结构100仅为举例说明，并不以此为限。此外，于其它未绘示的实施例中，本领域的技术人员当可参照上述实施例的说明， 依据实际需求，而选用前述构件，以达到所需的技术效果。综上所述，由于本发明的半导体通道层填充于第一闸极的第一贯孔、第二闸极的 第二贯孔以与门绝缘层的第三贯孔中，且延伸至第四贯孔与第五贯孔中，其中第一贯孔、第 二贯孔、第三贯孔、第四贯孔以及第五贯孔相互连通。因此，本发明的垂直式晶体管结构可 具有较高的导通电流以及长度较长的半导体通道层，且可有效降低漏电流的情况产生。换 言之，本发明可藉由改变第一闸极与第二闸极的厚度，而准确地控制垂直式晶体管结构的 半导体信道层的长度，进而可避免组件尺寸缩小时所产生的短通道效应等问题。再者，利用氧化反应于第一闸极与第二闸极内形成一高致密性与高介电常数的第 一保护层与第二保护层，可增加垂直式晶体管结构可以使用的电压范围，并可提高开关电 流比(on-off current ratio)。另外，由于环状的半导体通道层被金属材质的第一闸极与 第二闸极所包围，因此可有降低或隔绝外界电磁波或噪声的干扰。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与 修饰，皆应属本发明的涵盖范围。
权利要求
1.一种垂直式晶体管结构，其特征在于，包括 一基板；一源极，配置于该基板上；一第一间极，配置于该源极上，且具有至少一第一贯孔，其中该第一贯孔贯穿该第一闸极；一第一绝缘层，配置于该第一间极与该源极之间；一第二间极，配置于该第一间极上，且具有至少一第二贯孔，其中该第二贯孔贯穿该第 二闸极；一闸绝缘层，配置于该第一间极与该第二间极之间，且具有至少一第三贯孔，其中该第 三贯孔贯穿该闸绝缘层，且该第一贯孔、该第二贯孔以及该第三贯孔相互连通； 一汲极，配置于该第二间极上； 一第二绝缘层，配置于该第二间极与该汲极之间；以及 一半导体通道层，填充于该第一贯孔、该第二贯孔与该第三贯孔内。
2.根据权利要求1所述的垂直式晶体管结构，其特征在于该第一绝绝缘层具有至少 一第四贯孔，部分该半导体通道层更延伸至该第四贯孔内。
3.根据权利要求1所述的垂直式晶体管结构，其特征在于该第二绝缘层具有至少一 第五贯孔，部分该半导体通道层更延伸至该第五贯孔内，且部分该汲极与该第五贯孔内的 部分该半导体通道层相连接。
4.根据权利要求1所述的垂直式晶体管结构，其特征在于更包括一第一保护层，配置 于该第一贯孔的内壁上。
5.根据权利要求4所述的垂直式晶体管结构，其特征在于该第一保护层的材质包括 氧化铝。
6.根据权利要求1所述的垂直式晶体管结构，其特征在于更包括一第二保护层，配置 于该第二贯孔的内壁上。
7.根据权利要求6所述的垂直式晶体管结构，其特征在于该第二保护层的材质包括氧化铝。
8.根据权利要求1所述的垂直式晶体管结构，其特征在于该闸绝缘层更具有至少一 接触窗，该第一间极与该第二间极透过该接触窗而相连接。
9.根据权利要求1所述的垂直式晶体管结构，其特征在于该半导体通道层的形状为 环形。
10.根据权利要求1所述的垂直式晶体管结构，其特征在于该源极的形状为环形。
全文摘要
本发明涉及一种垂直式晶体管结构，包括一基板、一源极、一第一闸极、一第一绝缘层、一第二闸极、一闸绝缘层、一汲极、一第二绝缘层以及一半导体通道层。源极配置于基板上。第一闸极配置于源极上且具有至少一第一贯孔。第一绝缘层配置于第一闸极与源极之间。第二闸极配置于第一闸极上且具有至少一第二贯孔。闸绝缘层配置于第一闸极与第二闸极之间且具有至少一第三贯孔。第一贯孔、第二贯孔以及第三贯孔相互连通。汲极配置于第二闸极上。第二绝缘层配置于第二闸极与汲极之间。半导体通道层填充于第一贯孔、第二贯孔与第三贯孔内。本发明提供一种垂直式晶体管结构，其具有较高的导通电流，且可有效降低漏电流的情况产生。
文档编号H01L23/522GK102130175SQ20101061343
公开日2011年7月20日 申请日期2010年12月30日 优先权日2010年12月30日
发明者李怀安, 翁守正 申请人:中华映管股份有限公司, 福州华映视讯有限公司