专利名称：一种具有改进型终端的半导体器件的制作方法
技术领域：
本实用新型涉及一种半导体器件及其制造方法，尤其是一种具有改进型终端的半 导体器件。
背景技术：
功率半导体器件通常包括设置用于电流流通的有源区和设置用于保护有源区的 终端保护区。当功率半导体器件工作在反向阻断状态时，终端保护区能够缓解有源区的边 缘强电场，提高器件耐压，减小器件漏电流的作用。终端保护区的结构，一方面影响着器件 耐压的高低；另一方面也影响着器件的芯片面积的大小，即影响有源区内元胞的集成度。目前，中国专利 ZL 200710302461. 4 和 ZL 200810019085. 2 中公开了《一种深 沟槽大功率MOS器件及其制造方法》，涉及了一种用于沟槽型功率MOS器件的终端保护 结构；所述沟槽型功率MOS器件的结构如中国专利ZL200710302461. 4中附图4和ZL 200810019085. 2 中附图 4 所示。所述中国专利 ZL 200710302461. 4 和 ZL 200810019085. 2 中所公开的器件的终端保护结构，其特征包括沟槽型功率MOS器件，在所述MOS器件的截 面上，MOS器件终端保护区包含至少一个沟槽结构的分压环，所述沟槽的内壁覆盖有绝缘氧 化层，在覆盖有绝缘氧化层的沟槽内填充有导电多晶硅，所述沟槽槽口及槽口两侧设置有 绝缘介质层，所述导电多晶硅被绝缘介质层封闭于沟槽内，使分压环内的分压沟槽成为浮 置状态。当所述沟槽型功率MOS器件工作在反向阻断状态时，具体来讲指器件漏极施加压 降(N型器件施加正向压降，P型器件施加反向压降)，栅极和源极连接零电位；所述沟槽型 功率MOS器件的反向阻断状态耐压如图13. a所示，所述沟槽内浮置的导电多晶硅感应为高 电位，所述分压环内对应于靠近有源区的分压沟槽环承担了绝大多数的电压降，而且由于 耗尽层会沿所述第一个沟槽结构分压环的侧壁向上弯曲至硅表面；具体来讲，分压环内对 应于邻近有源区一侧的沟槽侧壁，因此，耗尽层宽度较原有平行于半导体基板表面方向的 耗尽层宽度收窄许多，导致平行于沟槽侧壁方向上的耗尽层内电势线过于密集，容易在所 述位于沟槽侧壁上的绝缘栅氧化层表面上形成过强电场，由于所述绝缘栅氧化层的厚度较 薄，耐压能力有限，降低器件的耐压可靠性。其次，当需要增加器件耐压时，就需要通过增加终端保护区内对应分压环数量来 实现；然而，当终端保护区内分压环的数量增加时，同时也会带来芯片面积增加、提高器件 成本的不利方面。例如，对于20V的沟槽型功率MOS器件，通常需要设置2圈沟槽结构的分 压环；当器件需要耐压100V时，沟槽结构的分压环就需要上升至10圈，由此，终端保护区的 面积会增加超过50%，降低了器件有源区内元胞的集成度，增加了器件的成本。
发明内容本实用新型的目的是克服现有技术中存在的不足，提供一种具有改进型终端的半 导体器件，其能够保证器件耐压性能的同时，还控制其在终端保护区中所占的面积，降低了制造成本。按照本实用新型提供的技术方案，所述具有改进型终端的半导体器件，在MOS器 件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，所述有源区位于半导体 基板的中心区，终端保护区位于有源区的外围；所述有源区采用沟槽结构，有源区通过元胞 沟槽内的导电多晶硅并联成整体；其创新在于在所述MOS器件的截面上，所述终端保护区采用沟槽结构，终端保护区包括第一 沟槽；所述第一沟槽位于第二导电类型层，深度伸入第二导电类型下方的第一导电类型外 延层；所述第二导电类型层位于第一导电类型外延层上部且贯穿整个终端保护区；在所述MOS器件的截面上，所述第一沟槽内填充有第一绝缘介质层，所述第一沟 槽上设置有第二绝缘介质层，所述第二绝缘介质层覆盖第一沟槽槽口并覆盖终端保护区；在所述MOS器件的截面上，所述第一沟槽上方的第二绝缘介质层上面覆盖有第一 金属层，所述第一金属层与栅极金属或源极金属相连接，使第一金属层在MOS器件在反向 阻断状态时为零电位；所述第一沟槽对应于远离有源区一侧设置第三引线孔，所述第三引 线孔从第二绝缘介质层表面延伸至第二导电类型层；所述第三引线孔上方淀积有第二金属 层，所述第二金属层覆盖在第二绝缘介质层上，并填充在第三引线孔内；所述第二金属层通 过第二导电类型层与第一导电类型衬底层连接为等电位；所述第一导电类型层包括位于半导体基板底部的第一导电类型衬底及位于第一 导电类型衬底上面的第一导电类型外延层，以及位于第一导电类型外延层上部的第一导电 类型注入层；所述第二导电类型层位于第一导电类型外延层的上部；所述源极金属覆盖在 有源区上，形成MOS器件的源极端；所述栅极金属形成MOS器件的栅极端。在所述MOS器件的截面上，所述有源区采用沟槽结构，所述元胞沟槽位于第二导 电类型层，深度伸入第二导电类型层下方的第一导电类型外延层；元胞沟槽内壁生长有绝 缘氧化层，在所述生长有绝缘氧化层的元胞沟槽内淀积有导电多晶硅；有源区内元胞通过 位于元胞沟槽内的导电多晶硅并联成整体；所述元胞沟槽外壁侧上方均设有第一导电类型 注入层，所述第一导电类型注入层与元胞沟槽外壁相接触；所述元胞沟槽的槽口覆盖有第 二绝缘介质层；所述元胞沟槽两侧的均设有第一引线孔，所述第一引线孔从第二绝缘介质 层的表面延伸进入第二导电类型层内；所述元胞沟槽及第一引线孔上方淀积有源极金属， 所述源极金属覆盖在第二绝缘介质层上，并填充在第一引线孔内；所述元胞沟槽两侧的第 二导电类型层利用源极金属连接成等电位；所述源极金属形成MOS器件的源极端。在所述MOS器件的截面上，所述有源区与终端保护区间设置栅极引出端，所述栅 极引出端采用沟槽结构；所述栅极引出端沟槽位于第二导电类型层，深度伸入第二导电类 型层下方的第一导电类型外延层；栅极引出端沟槽内壁生长有绝缘氧化层，在所述生长有 绝缘氧化层的栅极引出端沟槽内淀积导电多晶硅；所述栅极引出端沟槽外壁侧上方均设有 第一导电类型注入层；栅极引出端沟槽对应于槽口上方设置第二引线孔，栅极引出端对应 于设置第二引线孔外的其余部分由第二绝缘介质层覆盖，第二引线孔从第二绝缘介质层表 面延伸到栅极引出端沟槽内；栅极引出端沟槽上方淀积有栅极金属，所述栅极金属覆盖在 第二绝缘介质层上，并填充在第二引线孔内，形成MOS器件的栅极端。所述“第一导电类型”和“第二导电类型”两者中，对于N型半导体器件，第一导电 类型指N型，第二导电类型为P型；对于P型半导体器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。本实用新型的优点1、在终端保护区内设置第一沟槽，所述第一沟槽内填充有第一绝缘介质层，第一 沟槽外侧的第三引线孔内的第二金属层与第一导电类型衬底具有相等电位；当所述MOS在 器件工作于反向阻断状态时，第二金属层及与第二金属层相连的第二导电类型层具有高电 位；因此在MOS器件反向耐压时，电势线指向第一沟槽内的第一绝缘介质层；由于可以通过 设置第一沟槽的宽度来设置第一沟槽内的第一绝缘介质层厚度，所以较厚的第一绝缘介质 层有效的提高了器件的耐压性能。2、所述MOS器件终端保护区内填充有第一绝缘介质层的第一沟槽大大增加了器 件的击穿电压，因此，对于中低压的沟槽型功率MOS器件，只需对应的设置第一导电类型外 延层的厚度和电阻率即可实现更高的耐压要求，而无需对终端保护区增加面积，做较大改 变，由此节省了芯片面积，降低了成本。3、本实用新型所提供的沟槽型功率MOS器件的制造方法中，第一导电类型杂质离 子的注入不通过光刻版，而是利用第一主面上面设置的第一绝缘介质层作为掩蔽层，选择 性的注入于设置有第二导电类型层和沟槽的第一导电类型外延层上部，所述第一导电类型 注入层位于元胞沟槽和栅极引出端沟槽槽口两侧的第二导电类型层上部；不需要额外的增 加光刻版，因此，控制了芯片制造成本。
图1为本实用新型MOS器件的俯视图。图2为图1的A-A剖视图。图3 图12为本实用新型具体工艺步骤实施剖视图，其中图3为半导体基板的剖视图。图4为形成第一沟槽后的剖视图。图5为淀积第一绝缘介质层后的剖视图。图6为形成元胞沟槽及栅极引出端沟槽后的剖视图。图7为对第一绝缘介质层进行湿法腐蚀后的剖视图。图8为在沟槽内淀积导电多晶硅后的剖视图。图9为形成第二导电类型层后的剖视图。图10为形成第一导电类型注入层后的剖视图。图11为形成引线孔后的剖视图。图12为形成金属层后的剖视图。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。如图1 图12所示以N型MOS器件为例，本实用新型包括有源区1、终端保护区 2、栅极引出端3、分压环4、源极金属5、第二绝缘介质层6、第一引线孔7、绝缘氧化层8、导 电多晶硅9、栅极金属10、第二引线孔11、P阱层12、第一金属层13、第一绝缘介质层14、N+ 注入层15、第二金属层16、第一沟槽17、N型外延层18、N+衬底19、栅极引出端沟槽20、元 胞沟槽21、硬掩膜层22及第三引线孔23。[0035]如图1所示在所述MOS器件的俯视平面上，所述MOS器件包括有源区1和终端保 护区2，所述有源区1用于电流的流通，终端保护区2用于提高MOS器件反向阻断状态时的 耐压性能。所述有源区1为云曲线所包围的区域，有源区1位于半导体基板的中心区，终端 保护区2位于有源区1的外圈。所述有源区1与终端保护区2间设置栅极引出端3，所述栅 极引出端3由有源区1向外延伸，且延伸距离小于有源区1与终端保护区2间的间距。有 源区1采用沟槽结构，有源区1通过位于元胞沟槽21内的导电多晶硅9并联成整体；有源 区1上设置源极金属5，用于形成MOS器件的源极端。栅极引出端3采用沟槽结构，栅极引 出端3上面覆盖有栅极金属10，用于形成MOS器件的栅极端。所述终端保护区2环绕在有 源区1的外围，终端保护区2包括分压环和截止环，终端保护区2提高MOS器件在反向阻断 状态时耐压性能，且能够减小反向漏电流。图2为图1的A-A剖视图，反映了本实用新型MOS器件的结构示意图。如图2所 示，在所述MOS器件的截面上，有源区1采用沟槽结构，形成元胞沟槽21。所述元胞沟槽21 位于P阱层12，深度伸入P阱层12下方的N型外延层18 ；所述元胞沟槽21内壁生长有绝 缘氧化层8，在生长有绝缘氧化层8的元胞沟槽21内淀积导电多晶硅9 ；有源区1利用元胞 沟槽21内的导电多晶硅9并联成整体。元胞沟槽21外壁的侧上方均设置N+注入层15， 所述N+注入层15位于P阱层12的上部，且与元胞沟槽21的槽口相接触。所述P阱层12 位于N型外延层18的上部。元胞沟槽21的槽口上覆盖有第二绝缘介质层6，所述第二绝缘 介质层6延伸覆盖于有源区1上。所述元胞沟槽21的两侧均设置第一引线孔11，所述第一 引线孔11从第二绝缘介质层6的表面延伸进入P阱层12内。元胞沟槽21上方淀积有源 极金属5，所述源极金属5覆盖在第二绝缘介质层6上，并填充在第一引线孔11内。元胞沟 槽21两侧的P阱层12利用源极金属5连接成等电位，所述源极金属5形成MOS器件的源 极端。在所述MOS器件的截面上，所述栅极弓丨出端3采用沟槽结构，所述栅极弓丨出端沟槽 20位于P阱层12，深度伸入P阱层12下方的N型外延层18内；所述栅极引出端沟槽20内 壁生长有绝缘氧化层8，在生长有绝缘氧化层8的栅极引出端沟槽20内淀积导电多晶硅 9。栅极引出端沟槽20的槽口由第二绝缘介质层6覆盖，所述第二绝缘介质层6并覆盖栅 极引出端沟槽20周围的区域。栅极引出端沟槽20槽口的上方设置第二引线孔11，所述第 二引线孔11从第二绝缘介质层6的表面延伸到栅极引出端沟槽20内。所述栅极引出端沟 槽20上方淀积栅极金属10，所述栅极金属10覆盖在第二绝缘介质层6上，并填充在第二引 线孔11内。栅极引出端沟槽20侧壁上方均设置N+注入层15，所述N+注入层15与栅极 引出端沟槽20槽口外壁相接触。所述栅极引出端沟槽20用于将有源区1向外引出，形成 MOS器件的栅极端。在所述MOS器件的截面上，所述终端保护区2内包括第一沟槽17，所述第一沟槽 17位于P阱层12，深度伸入P阱层12下方的N型外延层18 ；所述第一沟槽17的宽度和深 度均大于元胞沟槽21、栅极引出端沟槽20的宽度和深度。所述第一沟槽17内填充有第一 绝缘介质层14。所述第一沟槽17的槽口覆盖有第二绝缘介质层6，所述第二绝缘介质层6 延伸覆盖于整个终端保护区2。所述第一沟槽17上方淀积有第一金属层13，所述第一金属 层13与栅极金属10或源极金属5相连，使MOS器件工作于反相阻断状态时，第一金属层13 为零电势。图2中，所述第一金属层13与栅极金属10相连。所述第一沟槽17的外侧设置第三引线孔23，所述第三引线孔23从第二绝缘介质层6的表面延伸进入P阱层12 ；所述第 三引线孔23上方淀积有第二金属层16，所述第二金属层16覆盖在第二绝缘介质层6上，并 填充在第三引线孔23内。第二金属层16通过P阱层12与N型外延层18、N+衬底19连接 成等电位，当MOS器件工作在阻断状态时，所述第二金属层16与N+衬底19为等电位，使有 源区1的电势线能够收敛于此。所述第一沟槽17在终端保护区2内起到分压环的功能，终 端保护区2还可以设置截止环，用于进一步减小MOS器件在反相阻断时的漏电流。上述结构的MOS器件，通过下述工艺步骤实现a、提供具有两个相对主面的N型半导体基板，所述半导体基板的材料包括硅；所 述两个相对主面包括第一主面与第二主面；半导体基板包括N+衬底19与N型外延层18， 所述N型外延层18的表面对应于形成半导体基板的第一主面，所述N+衬底19对应于与第 一主面相对应的表面形成半导体基板的第二主面，所述如图3所示；b、在半导体基板的第一主面上，淀积硬掩膜层22，所述硬掩膜层可以采用 LPTEOS (低压化学气相沉积四乙基原硅酸盐)、热氧化二氧化硅加化学气相沉积二氧化硅 或热二氧化硅加氮化硅，其后通过光刻和各向异性刻蚀形成硬掩膜；C、选择性地掩蔽和刻蚀硬掩膜层22，形成沟槽刻蚀的硬掩膜，并在第一主面上刻 蚀形成沟槽，所述沟槽包括第一沟槽17，如图4所示；d、去除所述半导体基板第一主面上的硬掩膜层22 ；e、在上述形成有第一沟槽17的第一主面上淀积第一绝缘介质层14，第一绝缘介 质层14为硅玻璃(USG)或硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)所述第一绝缘介质层14 覆盖第一主面，并填充在第一沟槽14内，如图5所示；f、选择性地掩蔽和刻蚀第一绝缘介质层14，形成沟槽刻蚀的第一绝缘介质层，并 在第一主面上刻蚀形成沟槽，所述沟槽刻蚀采用等离子各项异性刻蚀，形成近乎垂直的沟 槽侧壁(沟槽侧壁与半导体基板的角度不小于88度)，沟槽深度需要考虑器件特性参数的 需要，所述沟槽包括元胞沟槽21和栅极引出端沟槽20，如图6所示；g、利用各项同性的湿法腐蚀去除上述元胞沟槽21、栅极引出端沟槽20对应于槽 口两侧的第一绝缘介质层14，同时去除第一沟槽17外侧的第一绝缘介质层14 ；采用湿法刻 蚀腐蚀部分第一绝缘介质层14，如图7所示；h、在上述元胞沟槽21、栅极引出端沟槽20内壁上生长绝缘氧化层8 ；i、在半导体基板的第一主面及内壁生长有绝缘氧化层8的沟槽内淀积导电多晶 硅9 ；j、刻蚀第一主面及沟槽内对应的导电多晶硅9，去除第一主面上的导电多晶硅，得 到沟槽内的导电多晶硅9，如图8所示；k、在上述半导体基板的第一主面上注入P型杂质离子，通过高温推结形成P阱层 12 ；所述P阱层12位于N型外延层18上部，P阱层贯穿整个半导体基板，如图9所示； 1、在上述半导体基板的第一主面上注入N型杂质离子，通过高温推结形成N+注入 层15，所述N+注入层15位于P阱层12上部，在元胞沟槽20及栅极引出端沟槽21两侧均 形成N+注入层15，如图10所示； m、去除上述半导体基板第一主面上的第一绝缘介质层14，得到位于第一沟槽17 内的第一绝缘介质层14;[0053]η、在上述半导体基板的第一主面上，淀积第二绝缘介质层6 ；第二绝缘介质层6为 硅玻璃(USG)或硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)所述第二绝缘介质层6覆盖在第一 主面上；O、选择性地掩蔽和刻蚀第二绝缘介质层6，在所述第二绝缘介质层6表面形成引 线孔，所述引线孔包括第一引线孔7、第二引线孔11及第三引线孔23，如图11所示；ρ、在上述第二绝缘介质层6上及上述引线孔内均淀积金属层，所述金属层的材料 包括铝或铜；选择性地掩蔽和刻蚀金属层，同时得到第一金属层13、第二金属层16、栅极金 属5及源极金属10，如图12所示。如图2和图12所示，本实用新型N型MOS器件的工作机理为所述N+衬底19形 成MOS器件的漏极端，源极金属5上形成MOS器件的源极端，栅极金属10形成MOS器件的 栅极端。当所述MOS器件正向工作时，有源区1形成电流流通的通道。当所述MOS器件反 相阻断时，即源极端端、栅极端均为零电位，漏极端加正向压降。由于第一金属层13与源极 金属5或栅极金属10连接，因此MOS器件反向阻断时，第一金属层13也为零电位。当MOS 器件反向阻断时，所述N+衬底19、N型外延层18与P阱层12形成反向偏置的PN结，形成 耗尽层；所述耗尽层会向终端保护区2延伸，且第二金属层16通过P阱层12与N+衬底19、 N型外延层18连接成等电位，因此随着耗尽层的不断向外延伸，有源区1的电势线能够收敛 于第二金属层16相对应的半导体基板表面的第二绝缘介质层6处；且所述电势线会穿过 第一沟槽17。由于第一沟槽17内为第一绝缘介质层14，所述第一绝缘介质层14的厚度可 控，相对较薄的绝缘氧化层8，第一绝缘介质层14能够承受较大的电压，避免了电压过渡集 中时，导致过早击穿的现象，提高了 MOS器件的耐压能力。本实用新型在终端保护区2内设置第一沟槽17，所述第一沟槽17内填充有第一绝 缘介质层14，第一沟槽17外侧的第三引线孔23内的第二金属层16与N+衬底19具有相等 电位；当所述MOS在器件工作于反向阻断状态时，第二金属层16及与第二金属层16相连的 P阱层12具有高电位；因此在MOS器件反向耐压时，电势线指向第一沟槽17内的第一绝缘 介质层14，且可以收敛于第二金属层16对应的导体基板的表面；由于可以通过设置第一沟 槽17的宽度来设置第一沟槽17内的第一绝缘介质层14厚度，所以第一绝缘介质层14有 效的提高了器件的耐压性能。所述MOS器件终端保护区2内填充有第一绝缘介质层14的第一沟槽17大大增加 了器件的击穿电压，因此，对于中低压的沟槽型功率MOS器件，只需对应的设置N型外延层 18的厚度和电阻率即可实现更高的耐压要求，而无需对终端保护区2增加面积，做较大改 变，由此节省了芯片面积，降低了成本。本实用新型所提供的沟槽型功率MOS器件的制造方法中，N型杂质离子的注入不 通过光刻版，而是利用第一主面上面设置的第一绝缘介质层14作为掩蔽层，选择性的注入 于设置有P阱层12和沟槽的N型外延层18上部，所述N+注入层15位于元胞沟槽21和栅 极引出端沟槽20槽口两侧的P阱层12上部；不需要额外的增加光刻版，因此，控制了芯片 制造成本。
权利要求1.一种具有改进型终端的半导体器件，在MOS器件的俯视平面上，包括位于半导体基 板上的有源区和终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源 区的外围；所述有源区采用沟槽结构，有源区通过元胞沟槽内的导电多晶硅并联成整体； 其特征是在所述MOS器件的截面上，所述终端保护区采用沟槽结构，终端保护区包括第一沟槽； 所述第一沟槽位于第二导电类型层，深度伸入第二导电类型下方的第一导电类型外延层； 所述第二导电类型层位于第一导电类型外延层上部且贯穿整个终端保护区；在所述MOS器件的截面上，所述第一沟槽内填充有第一绝缘介质层，所述第一沟槽上 设置有第二绝缘介质层，所述第二绝缘介质层覆盖第一沟槽槽口并覆盖终端保护区；在所述MOS器件的截面上，所述第一沟槽上方的第二绝缘介质层上面覆盖有第一金属 层，所述第一金属层与栅极金属或源极金属相连接，使第一金属层在MOS器件在反向阻断 状态时为零电位；所述第一沟槽对应于远离有源区一侧设置第三引线孔，所述第三引线孔 从第二绝缘介质层表面延伸至第二导电类型层；所述第三引线孔上方淀积有第二金属层， 所述第二金属层覆盖在第二绝缘介质层上，并填充在第三引线孔内；所述第二金属层通过 第二导电类型层与第一导电类型衬底层连接为等电位；所述第一导电类型层包括位于半导体基板底部的第一导电类型衬底及位于第一导电 类型衬底上面的第一导电类型外延层，以及位于第一导电类型外延层上部的第一导电类型 注入层；所述第二导电类型层位于第一导电类型外延层的上部；所述源极金属覆盖在有源 区上，形成MOS器件的源极端；所述栅极金属形成MOS器件的栅极端。
2.根据权利要求1所述的具有改进型终端的半导体器件，其特征是在所述MOS器件 的截面上，所述有源区采用沟槽结构，所述元胞沟槽位于第二导电类型层，深度伸入第二导 电类型层下方的第一导电类型外延层；元胞沟槽内壁生长有绝缘氧化层，在所述生长有绝 缘氧化层的元胞沟槽内淀积有导电多晶硅；有源区内元胞通过位于元胞沟槽内的导电多晶 硅并联成整体；所述元胞沟槽外壁侧上方均设有第一导电类型注入层，所述第一导电类型 注入层与元胞沟槽外壁相接触；所述元胞沟槽的槽口覆盖有第二绝缘介质层；所述元胞沟 槽两侧的均设有第一引线孔，所述第一引线孔从第二绝缘介质层的表面延伸进入第二导电 类型层内；所述元胞沟槽及第一引线孔上方淀积有源极金属，所述源极金属覆盖在第二绝 缘介质层上，并填充在第一引线孔内；所述元胞沟槽两侧的第二导电类型层利用源极金属 连接成等电位；所述源极金属形成MOS器件的源极端。
3.根据权利要求1所述的具有改进型终端的半导体器件，其特征是在所述MOS器件 的截面上，所述有源区与终端保护区间设置栅极引出端，所述栅极引出端采用沟槽结构；所 述栅极引出端沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外 延层；栅极引出端沟槽内壁生长有绝缘氧化层，在所述生长有绝缘氧化层的栅极引出端沟 槽内淀积导电多晶硅；所述栅极引出端沟槽外壁侧上方均设有第一导电类型注入层；栅极 引出端沟槽对应于槽口上方设置第二引线孔，栅极引出端对应于设置第二引线孔外的其余 部分由第二绝缘介质层覆盖，第二引线孔从第二绝缘介质层表面延伸到栅极引出端沟槽 内；栅极引出端沟槽上方淀积有栅极金属，所述栅极金属覆盖在第二绝缘介质层上，并填充 在第二引线孔内，形成MOS器件的栅极端。
专利摘要本实用新型涉及一种具有改进型终端的半导体器件。其终端保护区包括第一沟槽；第一沟槽内填充有第一绝缘介质层，所述第一沟槽上设置有第二绝缘介质层，第二绝缘介质层覆盖第一沟槽槽口并覆盖终端保护区；所述第一沟槽上方的第二绝缘介质层上面覆盖有第一金属层，所述第一金属层与栅极金属或源极金属相连接，使第一金属层在MOS器件在反向阻断状态时为零电位；所述第一沟槽对应于远离有源区一侧设置第三引线孔，所述第二金属层覆盖在第二绝缘介质层上，并填充在第三引线孔内；所述第二金属层通过第二导电类型层与第一导电类型衬底层连接为等电位。本实用新型能够保证器件耐压性能的同时，还控制其在终端保护区中所占的面积，降低了制造成本。
文档编号H01L29/06GK201877431SQ201020188110
公开日2011年6月22日 申请日期2010年5月4日 优先权日2010年5月4日
发明者丁磊, 叶鹏, 朱袁正 申请人:无锡新洁能功率半导体有限公司