专利名称：同轴硅通孔的制作方法
技术领域：
本发明总体上涉及半导体结构及其制造方法，并且特别涉及互连同轴和三轴硅通孔(through-Silicon via，TSV)器件的结构及其形成方法。
背景技术：
典型的电子系统可包括专用于特定功能而制造的不同电子部件。有时，因为材料或处理上的差别或性能上的问题，所以不可能使这些不同的部件制造在相同的衬底上。因此，通常需要将分离的部件封装，然后将它们外部连接来共同起到系统的作用。通常部件采用配线接合或C4倒装芯片封装进行连接。随着微电子技术不断地按比例缩小尺寸，可能很快就达到直接缩放的极限。随着器件的缩放，为了适应这样的器件以及它们增加的密度，带来与缩放互连相关的附加问题。器件速度受限于整个产品内包括的各种电路之间的互连，因此产品性能受限于整个产品内包括的各种电路之间的互连。例如，与存储器或I/O电路接口的CPU可能在性能上受限于连接它们的配线的长度和性能。同样的问题还造成功率需求的增加以及散热的限制。例如，在Bertin等的美国专利No. 6，410，431中描述了传统的同轴连接，其中外部的环形圆柱和内部圆柱填充有导电材料，并且中间的环形圆柱填充有电绝缘材料。形成这种结构的方法涉及对于同轴结构的每个分离部分的序列处理步骤。图1是前面引述的用于低电感芯片对芯片集成的现有技术贯通芯片导体40C和 40D的俯视图。参见导体40C，两个同心特征40A和152分别采用下面的工艺形成光刻、 蚀刻、沉积、表面抛光或平坦化。如前述专利中所述，Bertin的结构提供有电连接到硅衬底的外部导体，其中外部导体与前述的硅衬底位于相同的电位。在第二实施例中，示出了导体 40D，标号为40A的两个独立特征示出为由特征152围绕。在传统的TSV中，从信号到衬底和/或相邻结构的隔离通常由侧壁钝化的厚度和特性决定。在现有技术中，通常为薄氧化物，优选为Iym或更小。在由次大气压化学气相沉积(SACVD)、也称为高深宽比工艺(HARP)制造时，在此情况下称为氧化沉积工艺(典型为 CVD)，能够使非热氧化物沉积在沟槽或通孔中。然而，膜的质量可能相当差。相比于介电常数为大约4的良好四乙基原硅酸盐(TEOS)膜，从低温)下保形的角度来看，具有约 5至7的介电常数的SACVD被认为是好的选择。另外，熔炉氧化因其1000°C以上的高温而在器件构成后不能使用。已知同轴导体在前述情形下具有最佳效果。同轴结构超过其它类型传输线的优点为，在理想的同轴导体中，承载信号的电磁场仅存在于内部导体和外部导体之间的空间中。 这允许同轴导体安装为接近于导电材料而没有其它传输线中发生的功率损耗，并且为信号提供免于外部电磁干扰的保护。从而，需要一种同轴TSV形式的解决方案，其制造为使中心导体提供有外部屏蔽， 其全部采用传统的CMOS工艺构造。
发明内容
根据本发明的第一方面，描述在硅衬底中制造TSV同轴通孔或三轴通孔的结构和方法。在本发明的另一个方面中，该结构具有两个或更多独立电导体，所述电导体彼此绝缘且相对于硅衬底绝缘。两个电导体被设定在不同的电位并且设定在与硅衬底不同的电位，这使得本发明的结构可以作为同轴TSV来操作。两个独立电导体同时形成，如下文所述。采用不同绝缘体材料的多个层可用来作为绝缘体。可根据电介质特性、填充特性、界面粘合性和CTE匹配等选择各层。如此描述的结构克服了外绝缘层中可能导致漏电的任何缺陷。在本发明的另一个方面中，三个彼此绝缘并且与衬底绝缘的独立导体可实施为形成三轴TSV结构。在本发明的另一个方面中，提供一种集成电路(IC)硅通孔(TSV)结构，其包括具有至少一个TSV的衬底以及跨越TSV长度的平行绝缘的导线，TSV实质上从衬底的顶表面延伸到其底表面，导线与互连配线进行电接触。在本发明的另一个方面中，提供一种在衬底上形成IC TSV的方法，其包括在衬底内蚀刻至少一个环形通孔，留下暴露的中心柱；保形地形成电介质膜，所述电介质膜覆盖a)TSV侧壁的外圆周上的外圆周，b)覆盖中心柱的侧壁的内圆周，以及c)实质上在下层有源层的顶表面上沉积的电介质膜；保形地沉积用于铜电镀的衬垫和籽晶以及保形电镀铜层，形成内部或信号导体以及外部导体或屏蔽；保形地沉积覆盖铜内部导体和外部导体的阻隔层；使用聚酰亚胺填充任何剩余通孔空间，并且将其固化；以及平坦化顶表面和底表面，直到铜导体彼此分开。导线可连接到提供有互连配线的有源层或形成在衬底上的无源电路，将如此形成的同轴结构或三轴结构连接到设定在不同电压的互连配线。如此形成的结构提供同轴TSV 形式的解决方案，其制造为使中心导体和外部屏蔽同时形成，从而提供显著的电容降低。可采用任何绝缘体来填充中心区域，只要其在操作条件下具有可接受水平的击穿电压(Vbd) 和漏电流(J)。可采用多个层作为绝缘体，例如，材料A、然后是材料B等，其中各层可根据它们的电介质特性、填充特性、界面粘合性和CTE匹配等选择。可从晶片的任一侧填充绝缘体(例如，光敏聚酰亚胺绝缘体，PSPI)，在后侧的薄化工艺后，优选采用后侧填充。本发明克服了外部绝缘层中可能导致漏电的任何缺陷。
通过下面结合附图对本发明的详细描述，将更加全面地认识与理解本发明，附图中图1是现有技术的蚀刻环形通孔的俯视图；图2和图3分别示出衬底中蚀刻的环形通孔的俯视图和透视图；图4和图5分别显示在沉积(HARP)介电层后环形通孔的俯视图和截面图；图6示出根据本发明实施例的衬垫和籽晶沉积，在其顶部进行保形铜电镀；
图7示出下一个制造步骤，其显示环形同轴TSV具有反向衬垫或阻隔体沉积，其设定为保护电镀铜；图8和图9示出了使用光敏聚酰亚胺绝缘体(PSPI)填充沟槽、然后在上表面上回蚀刻PSPI的步骤；图10示出采用化学机械平坦化(CMP)去除阻隔体/衬垫、铜和衬垫；图11是同轴TSV的侧视图，显示后侧的薄化和蚀刻以暴露通孔的底部；图12显示在电介质后侧沉积和图案化后的同轴结构；图13示出根据本发明在后侧CMP后的最终同轴结构；以及图14和图15分别显示根据本发明另一个实施例的三轴结构的俯视图和透视图。
具体实施例方式结合在说明书中且构成其一部分的附图示出了本发明的当前优选实施例，上面给出的总体描述以及下面给出的优选实施例的详细描述一起用于说明本发明的原理。应当理解的是，为使图示简单和清楚起见，附图中示出的元件不必按比例绘制。例如，为了清楚起见，某些元件的尺寸可相对于其它元件夸大。图2示出了硅衬底40中蚀刻的环形通孔30的俯视图。为了清楚起见，平面图中没有示出构造的有源层45。该结构提供有通过蚀刻限定的中心柱40a，中心柱40a由与衬底相同的材料制成。中心柱的宽度为6μπι的量级。图3是图2的截面图，示出有源层45。在优选实施例中，衬底40和中心柱40a优选采用可用于镶嵌结构的传统光刻由硅制成。层45表示有源层，其中包括任何半导体IC 的布线级或者衬底40上构造的无源电路。此时，有源层使环形通孔30的顶表面短路。图4和图5分别为环形通孔30在所有暴露表面上沉积电绝缘材料(诸如TEOS (四乙基原硅酸盐)或Harp (高深宽比工艺)绝缘体外壁70b、绝缘体内壁70a和绝缘体顶表面)后的俯视图和截面图。这层的目的是将衬底与任何导电材料电隔离，并且用于填充通孔和减少导电材料迁移到衬底中。绝缘体外壁70优选由覆盖通孔的外圆周侧壁70的电介质膜形成。绝缘体内壁70a 优选由覆盖通孔中心柱40a的电介质膜制成。绝缘体内壁70a是电介质膜，其实质上沉积在下层构造有源层45的顶表面上。任何绝缘体都可用于填充中心区域，只要它在工作条件下具有可接受水平的击穿电压(Vbd)和漏电流(J)。可从晶片的任一侧填充诸如PSPI (光敏聚酰亚胺)的优选绝缘体。然而，如果已经完成后侧薄化，则优选执行后侧填充。参见图6，其示出了衬垫和籽晶保形沉积(其为铜电镀所需)以及保形电镀铜层， 优选地达到2μπι的例证厚度。导体50表示要成为内部导体或信号导体的部分。类似地， 元件60成为外部导体或屏蔽。元件55表示优选由铜制成的导电层并且称为铜覆盖层(Cu overburden)，随后在后续的工艺步骤中去除铜覆盖层。应当注意的是，到目前为止内壁和外壁仍然保持彼此连接。图7示出了工艺中的下一个步骤，其中保护层或阻隔层95沉积并且优选由保形地沉积为覆盖铜内部信号导体50、铜覆盖层55 (图6)和外部导体60的Ta/TaN或TaN制成， 其用于保护铜免于后续的工艺操作。图8示出了使用聚酰亚胺或任何其它非导电填充物填充剩余通孔空间，然后将其固化的工艺步骤。这个步骤此后称为PSPI填充。图9示出了在留下通孔内的聚酰亚胺的同时从顶表面去除任何多余的聚酰亚胺之后目前被完全填充的通孔。这可通过氧等离子体实现，即通常熟知的灰化工艺。图10示出了对结构的顶表面执行化学机械抛光(CMP)操作后的结构，去除了铜覆盖层阳以及阻隔体/衬垫材料95的上部，而使整个结构实质上为平面。尽管TSV的顶表面现在彼此分开，但是TSV仍保持在各TSV底部彼此连接。图11示出了在衬底的与有源侧相反的后侧200上执行的第一工艺。这个工艺可通过首先磨削衬底(或晶片)而实现。在本发明的实施例中，衬底的后侧200实质上采用机械研磨、化学和干蚀刻的组合而薄化，以暴露通孔的底部，包括中心柱40a、内部电介质 70a、内部导体50、中间电介质填充物80、外部导体60和外壁绝缘体70。在这一点上应当注意的是，内部和外部导体保持互连。图12示出了附加的保形电介质层250，其沉积在衬底的后侧上。电介质扩散阻隔体优选用于避免硅的铜污染。图13示出了在衬底40的后侧上执行CMP后的结构，其旨在去除通孔的任何突起部分，留下实质上为平面的电介质250和通孔结构。还进一步去除通孔中导电材料的底部， 从而使内部导体50与外部导体60电隔离。使用PSPI填充沟槽并且然后平坦化后的步骤可通过采用相同的环形掩模进行曝光和显影而形成。开始的光刻可有利地采用正抗蚀剂。之后的曝光和显影步骤在光致抗蚀剂中形成TSV图像。PSPI典型地为负抗蚀剂(并且在此情况下必须如此)。因为将相同的掩模用于相反色调的抗蚀剂，所以特征将彼此相反。因此，通过对PSPI采用相同的掩模， PSPI的柱体将形成在TSV之上，并且然后执行RIE以去除PSPI的最顶部，而在沟槽内留下 PSPI。在选择性方法中，如果铜已受到保护，则可蚀刻非光敏的聚酰亚胺，即采用抗蚀剂图案化并且然后执行CMP平坦化的聚酰亚胺(即，因为它不是光敏表面)。在完成了后侧薄化的情况下，沉积(图12，250)并且抛光(图13)电介质层，从而完成同轴TSV的形成。同轴TSV的最终结构以其两端彼此独立而完成，其通过将同轴的内端和外端分别连接到电压和接地而工作。已经描述的同轴结构确保了同轴的内部和外部导电壁避免产生任何串扰噪声。图14和15分别示出了本发明另一个实施例的平面图和截面图，S卩，采用与前述的同轴通孔相同的工艺流程形成的三轴通孔。该结构通过在蚀刻环形的同时在中心柱(图5， 40a)内蚀刻孔而转换成独特的三轴通孔。这形成了三个导体通孔，其中50a为内部或信号导体，52为中间或内部屏蔽导体，而60a为外部屏蔽导体，其全部彼此电性独立。如前所述，工艺流程与前述的同轴结构严格相同。主要区别在于工艺的开始时蚀刻的图案。在第一光刻步骤中以第三凹槽来图案化结构能够在衬底中形成第三导体。应当注意的是，可为第四导体和第五导体添加附加的同心环。添加的附加导体环的数量受到衬底上可利用空间的限制。如此限定的结构可采用与CMOS技术相兼容的技术和材料制造。在本发明的一个实施例中，首先采用光刻产生所希望的抗蚀剂图案。然后，执行蚀刻，例如反应离子蚀刻(RIE)，以从未保护区去除硅，形成同轴结构的最外壁，并且限定环的内壁。为了图解的目的，外部直径的范围为10 μ m至50 μ m，而内部直径的范围可为5 μ m 至25μπι。然后，执行保形的绝缘体沉积，其厚度范围为0.20μπι至2.00μπι。在下一个步骤中，沉积阻隔体衬垫，阻隔体衬垫典型地包括TaN/Ta，其厚度范围为50 A至500 A。接着， 优选通过Cu执行籽晶沉积，其范围为0. 01 μ m至1 μ m。然后，将晶片传送通过铜电镀池而沉积电镀铜，其覆盖壁，但不完全填充环形区域。典型地，在未填充的环形区域在Iym至 5μπι范围内时停止电镀工艺。接下来，执行第二阻隔层(例如Ta/TaN)的沉积，其厚度范围为50A至500 A。下一个步骤由沉积聚合物组成，所述聚合物例如为聚酰亚胺或光敏聚酰亚胺，如氟化聚酰亚胺、聚有机金属含氢硅烷、聚亚苯基、聚硅氧烷、二乙烯基硅氧烷和二苯并环丁烯的共聚物、聚二苯乙二酮、聚芳醚和聚四氟乙烯。优选根据制造商的规范来固化聚酰亚胺。然后，优选采用等离子体灰化或类似的工艺，将聚合物从最上表面去除。这暴露了阻隔体2/Cu/阻隔体1，它们随后通过抛光、CMP抛光或其它类似工艺从晶片的最上表面去除。然后，对晶片进行后侧的薄化，以暴露TSV的底部，使它们从后表面突出。突出量应该等于或大于两个阻隔层、加上铜并且加上通孔绝缘层的厚度。下一个步骤是沉积一个或多个绝缘体，例如，氮化物/氧化物/氮化物。然后，执行抛光或化学机械抛光(CMP)步骤，其去除氮化物/氧化物/氮化物和TSV的底部，从而现将内部导体和外部导体电隔离。在同轴露出的情况下，上述的隔离只应用于外部屏蔽。内部导体的隔离由位于内部导体和外部导体之间的膜(PSPI)限定。这层膜可较厚，即2μπι或更厚，并且具有更好的介电常数，例如，对于DuPont制造的HD-4004,3. 3 = k。此外，有利的是，采用较低k值的材料作为分隔导体的绝缘层，因为这有助于减小电容，从而允许信号更快速通过TSV。尽管已经结合简单图示的实施例具体描述了本发明，但是本领域的普通技术人员应当理解的是，在不脱离本发明的精神和范围的情况下，这里可进行前述和其它形式和细节上的变化。工业实用性本发明在结合到集成电路芯片中的互连同轴或三轴硅通孔(TSV)的设计和制造上具有工业实用性，该集成电路芯片在众多电子和电学应用中具有实用性。
权利要求
1.一种集成电路(IC)硅通孔(TSV)结构，包括衬底(40)，提供有至少一个所述TSV，以及平行绝缘的导线(50)，跨越所述TSV的长度，并且从所述衬底的顶表面(70b)延伸到其底表面000)，所述导线(50)彼此绝缘并且与所述衬底GO)绝缘，所述导线(50)分别与互连配线进行电接触。
2.根据权利要求1所述的IC结构，还包括由与所述衬底GO)相同的材料制成的中心柱(40a)。
3.根据权利要求1所述的IC结构，其中所述导线连接到提供有互连配线的有源层 (45)或者形成在所述衬底上的无源电路。
4.根据权利要求1所述的IC结构，其中所述导线分别连接到电压或接地。
5.根据权利要求2所述的IC结构，其中所述TSV是具有内壁和外壁的环形通孔(30)， 所述环形通孔填充有沉积在暴露表面上的绝缘材料。
6.根据权利要求5所述的IC结构，其中所述绝缘体外壁是覆盖所述TSV的外圆周侧壁的电介质膜，并且其中所述绝缘体内壁是覆盖所述通孔的所述中心柱的电介质膜。
7.根据权利要求5所述的IC结构，其中所述绝缘材料将所述衬底与所述导线电绝缘。
8.根据权利要求6所述的IC，其中所述绝缘材料是光敏聚酰亚胺绝缘体(PSPI)。
9.根据权利要求8所述的IC，其中所述PSPI选自由聚酰亚胺、苯并环丁烯或氟化聚酰亚胺、聚有机含氢硅烷、聚亚苯基、聚硅氧烷、二乙烯基硅氧烷和二苯并环丁烯的共聚物、聚二苯乙二酮、聚芳醚和聚四氟乙烯以及光敏聚合物组成的组。
10.根据权利要求1所述的IC，其中所述中心柱填充有聚酰亚胺。
11.根据权利要求1所述的IC结构，其中所述TSV的顶侧表面和后侧表面被平坦化，以切断所述导线之间的连接。
12.根据权利要求11所述的IC结构，其中所述切断的导线中的两个分别连接到电压和接地并且耦合到所述中心柱而形成同轴TSV。
13.根据权利要求1所述的IC结构，其中所述导线中的三个分别连接到电压和接地并且耦合到两个中心柱而形成三轴TSV。
14.一种在衬底00)上形成IC TSV的方法，包括i)在所述衬底内蚀刻至少一个环形通孔(30)，留下暴露的中心柱(40a)； )保形地形成电介质膜，所述电介质膜覆盖a)所述TSV侧壁的外圆周上的外圆周 (70)、b)覆盖所述中心柱GOa)的侧壁的内圆周(70a)、c)实质上在下层有源层05)的顶表面上沉积的电介质膜(70b)；iii)保形地沉积用于铜电镀的衬垫(％)和籽晶以及保形电镀铜层，形成内部或信号导体(50)以及外部导体或屏蔽(60)，所述阻隔层覆盖所述铜内部导体和所述外部导体；iv)使用聚酰亚胺填充任何剩余通孔空间，并且将其固化；以及ν)平坦化顶表面(70b)和底表面050)，直到所述铜导体彼此分开。
15.根据权利要求14所述的方法，其中所述沉积所述阻隔层的步骤通过由Ta/TaN或 TaN制成的材料进行，其覆盖所述铜内部或信号导体以及所述外部或屏蔽铜导体。
16.根据权利要求14所述的方法，其中所述填充所述剩余通孔空间通过PSPI填充执行。
17.根据权利要求16所述的方法，其中所述填充所述通孔的步骤之后，在留下所述通孔内的所述聚酰亚胺的同时，从所述顶表面去除任何多余的聚酰亚胺。
18.根据权利要求17所述的方法，其中所述去除所述多余的聚酰亚胺之后执行灰化工艺。
19.根据权利要求14所述的方法，其中平坦化所述衬底的所述前表面和后表面使所述 TSV的所述顶表面彼此分开，而使所述TSV在所述TSV的各底部保持彼此连接。
20.根据权利要求19所述的方法，其中平坦化所述衬底的所述后侧的步骤之后，去除所述通孔的任何突起部分，并且还去除所述通孔中的所述导电材料的底部，而使所述内部导体与所述外部导体电隔离。
全文摘要
一种硅通孔(TSV)结构，其在硅衬底(40)内形成独特的同轴互连或三轴互连。所述TSV结构提供有两个或更多独立电导体(50、60)，所述电导体彼此绝缘且与衬底绝缘。所述电导体可连接到不同的电压或接地，这使得能够将TSV结构作为同轴器件或三轴器件来操作。采用不同绝缘体材料的多个层可用来作为绝缘体，其中根据电介质特性、填充特性、界面粘合性和CTE匹配等来选择各层。所述TSV结构克服了外部绝缘层中可能导致漏电的缺陷。本申请还描述了这种TSV结构的制造方法。
文档编号H01L21/768GK102598245SQ201080049019
公开日2012年7月18日 申请日期2010年10月14日 优先权日2009年10月28日
发明者K.S.佩特拉卡, M.G.法鲁克, P.F.芬德伊斯, R.P.沃兰特 申请人:国际商业机器公司