专利名称：沟槽栅型绝缘栅双极晶体管及其制作方法
技术领域：
本发明涉及半导体器件制作工艺技术领域，更具体地说，涉及一种沟槽栅型绝缘栅双极晶体管及其制作方法。
背景技术：
绝缘栅双极晶体管(InsulateGate Bipolar Transistor, IGBT),兼具电力晶体管(Giant Transistor, GTR)和场效应晶体管(MOSFET)的多项优点，具有良好的特性。其作为新型电力半导体器件的主要代表，被广泛应用于工业、信息、新能源、医学、交通、军事和航空等领域。最初发展的IGBT具有平面栅结构，后来出现了采用干法刻蚀工艺形成的沟槽栅 结构。沟槽栅结构相比平面栅结构而言，可改善IGBT器件的导通特性，降低导通电阻。参考图1，图I为现有技术中常见的一种沟槽栅型IGBT的结构示意图，该沟槽栅型IGBT包括漂移区I ;位于漂移区I正面内的基区2 ;位于基区2内的发射极区(或源区)3 ;位于漂移区I内、基区2两侧的栅区4 ;位于漂移区I背面依次排列的缓冲区6和集电极区(或称漏区)5。在该沟槽栅型IGBT中，由于所述栅区4的形成是以在漂移区I内形成沟槽为前提的，因此,这种结构称为沟槽栅型IGBT。上述沟槽栅型IGBT在高温状态下工作时，一方面，温度升高，载流子寿命增加，晶体管放大系数变大，导致流过基区2的空穴电流变大；另一方面，温度升高使得空穴的迁移率大大降低，进而使得基区2的电阻增加，最终使所述沟槽栅型IGBT的导通电阻增加。除此之外，所述沟槽栅型IGBT在工作时，由于电流从漂移区I直接流进垂直沟道而进入发射极区3，因此，该沟槽栅型IGBT的元胞密度增加，饱和电流密度增加，从而使得器件的短路安全工作区(SCSOA)减小。
发明内容
有鉴于此，本发明提供一种沟槽栅型绝缘栅双极晶体管及其制作方法，该晶体管在工作时不仅具有较小的导通电阻，而且具有较小的电流密度，从而可拓宽器件的安全工作区。为实现上述目的，本发明提供如下技术方案一种沟槽栅型绝缘栅双极晶体管，该晶体管包括漂移区；位于漂移区正面内的有效基区；位于漂移区正面内、有效基区两侧的沟槽栅；其中，所述沟槽栅包括与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。优选的，在所述沟槽栅型绝缘栅双极晶体管的一个元胞内，有效沟槽栅和无效沟槽栅的个数均为2。
优选的，在所述沟槽栅型绝缘栅双极晶体管的一个元胞内，相邻的有效沟槽栅与无效沟槽栅之间为悬空的无效基区。优选的，在所述沟槽栅型绝缘栅双极晶体管的一个元胞内，相邻的有效沟槽栅与无效沟槽栅之间为漂移区。优选的,上述晶体管还包括位于有效基区内的发射极区；位于漂移区背面内依次设置的缓冲区和集电极区。优选的，所述沟槽栅型绝缘栅双极晶体管为N沟道沟槽栅型绝缘栅双极晶体管。本发明还提供了一种沟槽栅型绝缘栅双极晶体管制作方法，该方法包括 采用轻掺杂的硅衬底作为沟槽栅型绝缘栅双极晶体管的漂移区；在所述漂移区正面内形成有效基区及沟槽栅；其中，所述沟槽栅包括与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。优选的，上述方法中，在所述漂移区正面内形成有效基区及沟槽栅，具体包括通过离子注入工艺在所述漂移区正面内形成基区；通过光刻、刻蚀工艺在所述漂移区内形成多个沟槽，且所述多个沟槽将基区分割成多个区域，在基区被分割成的多个区域中，中间的一个区域称为有效基区，两边的区域称为无效基区；在所述多个沟槽内填充栅极材料，从而形成沟槽栅，在所述沟槽栅中，与有效基区相邻的沟槽栅称为有效沟槽栅，远离有效基区的沟槽栅称为无效沟槽栅。优选的，上述方法中，在所述漂移区正面内形成有效基区及沟槽栅，具体包括通过光刻、刻蚀工艺在所述漂移区内形成多个沟槽；在所述多个沟槽内填充栅极材料，从而形成沟槽栅；通过离子注入工艺在位于中间的两个沟槽栅之间的漂移区内形成有效基区，其中，与有效基区相邻的沟槽栅称为有效沟槽栅，远离有效基区的沟槽栅称为无效沟槽栅。优选的，上述方法还包括在所述有效基区内形成发射极区；在所述漂移区背面内形成缓冲区；在所述缓冲区内形成集电极区。从上述技术方案可以看出，本发明所提供的沟槽栅型绝缘栅双极晶体管包括漂移区；位于漂移区正面内的有效基区；位于漂移区正面内、有效基区两侧的沟槽栅；其中，所述沟槽栅包括与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。本发明所提供的沟槽栅型绝缘栅双极晶体管，由于其内的沟槽栅包括有效沟槽栅和无效沟槽栅，所述无效沟槽栅的存在增加了沟槽栅的总宽度，因此，在有效基区宽度不变的情况下，沟槽栅总宽度的增加，使得有效基区宽度占单个元胞宽度的比例减小了，进而增强了有效基区的电导调制效应，降低了导通电阻。再有，所述沟槽栅总宽度的增加，也使得相邻有效基区的宽度增加了，进而使得电流密度减小，从而可提高器件的短路安全工作区。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中常见的一种沟槽栅型IGBT的结构示意图；图2为图I中所示沟槽栅型IGBT中半个元胞的结构示意图；图3为沟槽栅型IGBT中基区及漂移区内空穴浓度分布模拟图；图4为本发明所提供的一种沟槽栅型IGBT的半个元胞的结构示意图；图5为本发明所提供的另一种沟槽栅型IGBT的半个元胞的结构示意图；
图6为本发明所提供的一种沟槽栅型IGBT制作方法的流程示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。正如背景技术部分所述，沟槽栅型IGBT与平面栅型IGBT相比虽然具有较低的导通电阻，但其在高温状态下工作时，其导通电阻仍然很大，且其饱和电流密度较大，从而使得器件的短路安全工作区较小。为了使得沟槽栅型IGBT的导通电阻降低，最有效的解决办法是通过电导调制效应来实现。所述电导调制效应为当PN结上流过的正向电流较大时，注入并积累在轻掺杂漂移区的少子空穴浓度将很大，为了维持半导体中性条件，其多子浓度也相应大幅度增加，使得其电阻率明显下降，也就是电导率大大增加，这就是电导调制效应。因此，如果要通过电导调制效应来降低沟槽栅型IGBT的导通电阻，则需要提高漂移区的空穴浓度，发明人研究发现漂移区的空穴浓度跟基区宽度和漂移区宽度(或单位元胞宽度)有密切关系。具体发现过程如下参考图2和图3，图2为图I中所示沟槽栅型IGBT中半个元胞的结构示意图，图中示出了半个元胞内基区2的宽度为Wm，漂移区I的宽度为Wd。对于半个元胞(或单个元胞)内基区宽度和/或漂移区宽度不同的沟槽栅型IGBT，得出了其基区以及漂移区内的空穴浓度分布图，如图3所示，由图3可知，基区以及漂移区内的空穴浓度随着Wd/Wm的增大而增大。而漂移区内空穴浓度的提高可增强电导调制效应，降低导通电阻，因此，可以通过增大Wd/Wm来降低沟槽栅型IGBT的导通电阻。由上可知，为了降低导通电阻，则需要增大单个元胞内漂移区宽度(即单个元胞的宽度)与基区宽度的比值(即Wd/Wm)。在基区宽度不变的情况下，则可通过增大单个元胞的宽度来实现Wd/Wm的增大，基于此，本发明提供了一种新的沟槽栅型IGBT，该沟槽栅型IGBT与现有的沟槽栅型IGBT相比，基区宽度在整个元胞宽度中所占比例变小了。参考图4，图4示出了本发明所提供的一种沟槽栅型IGBT的半个元胞的结构示意图，该沟槽栅型IGBT包括漂移区I ;位于漂移区I正面内的有效基区7(对应现有技术中的基区)；位于漂移区I正面内、有效基区7两侧的沟槽栅(图5中只示出了有效基区7右侧的沟槽栅);其中，所述沟槽栅包括与有效基区7相邻的有效沟槽栅9和远离有效基区7的无效沟槽栅10。图4中示出了半个元胞内有效基区7的宽度Wm和漂移区I的宽度Wd。本发明实施例中，在有效基区宽度不变的情况下，通过增加沟槽栅(所增加的沟槽栅不再起到栅极的作用，因此称为无效沟槽栅)的个数，进而增加了沟槽栅的总宽度，从而使得单个元胞的宽度增加了，因此，有效基区宽度与单个元胞宽度之比减小了，或者说Wm/Wd增大了，从而可增强有效基区的电导调制效应，进而可减小导通电阻。本实施例中所述有效沟槽栅9和无效沟槽栅10的个数均为2，其他实施例中所述无效沟槽栅10的个数还可以为4。图4中示出了相邻的有效沟槽栅9与无效沟槽栅10之间为漂移区1，其他实施例中，相邻的有效沟槽栅9与无效沟槽栅10之间还可以为悬空的无效基区12，参考图5，所述悬空的无效基区12与有效基区7在同一工艺步骤中形成，只是其在该沟槽栅型IGBT中不再起基区的作用。对于在沟槽栅型IGBT的一个元胞中如果存在4个或4个以上的无效沟槽栅10，则相邻的无效沟槽栅10之间可以为漂移区，也可以为悬空的无效基区。·本发明所提供的沟槽栅型IGBT还包括位于有效基区7内的发射极区8，所述发射极区8通过金属与发射极E相连；位于漂移区I背面依次设置的缓冲区6和集电极区5。本发明所提供的沟槽栅型IGBT可以为N沟道沟槽栅型IGBT，也可以为P沟道沟槽栅型IGBT。本发明所提供的沟槽栅型IGBT，其内的无效沟槽栅和有效沟槽栅在同一工艺步骤中形成，只是所述无效沟槽栅不再起到沟槽栅的作用，所述无效沟槽栅的存在仅仅是增加了沟槽栅的总宽度，进而使得单个元胞的宽度增加了，使有效基区宽度占单个元胞宽度的比例减小了，最终可增强电导调制效应，降低导通电阻。除此之外，本发明所提供的沟槽栅型IGBT，由于单个元胞内沟槽栅的总宽度增加了，这也就使得在该沟槽栅型IGBT中，相邻有效基区之间的距离增大了，从而使得电流密度减小，即提高了器件的安全工作区。当然，除了采用本实施例中所述，通过增加沟槽栅的个数来实现减小基区宽度与单个元胞宽度之比的目的，也可以不增加沟槽栅的个数，而是将现有的沟槽栅的宽度增大，同样可以实现减小基区宽度与单个元胞宽度之比的目的，但是，由于向较宽的沟槽内填充多晶硅(或金属材料)来形成沟槽栅的过程难度较大，因此，这种设想不能被顺利实施。上面详细描述了本发明所提供的沟槽栅型IGBT，下面具体介绍所述沟槽栅型IGBT的制作方法。参考图6，图6为本发明所提供的一种沟槽栅型IGBT制作方法的流程示意图，该方法具体包括如下几个步骤步骤SI :采用轻掺杂的硅衬底作为沟槽栅型IGBT的漂移区。利用现有的轻掺杂的硅衬底作为制作该沟槽栅型IGBT的基底，以后的工艺步骤均是在该硅衬底内或硅衬底上来实现。步骤S2 :在所述漂移区正面内形成有效基区及沟槽栅；其中，所述沟槽栅包括■ 与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。所述有效基区和沟槽栅的形成顺序可以调换，因此，该步骤有两种实现方式，分别如下一、通过离子注入工艺在所述漂移区正面内形成基区；通过光刻、刻蚀工艺在所述漂移区内形成多个沟槽，且所述多个沟槽将基区分割成多个区域，在基区被分割的多个区域中，中间的一个区域称为 有效基区，两边的区域称为无效基区；在所述多个沟槽内填充栅极材料(所述栅极材料可以为多晶硅，也可以为金属)，从而形成沟槽栅，在所述沟槽栅中，与有效基区相邻的沟槽栅称为有效沟槽栅，远离有效基区的沟槽栅称为无效沟槽栅。这种形成方式是先在漂移区内形成了有效基区，之后形成了沟槽栅，这就使得在有效基区同侧相邻的沟槽栅之间为悬空的无效基区。二、通过光刻、刻蚀工艺在所述漂移区内形成多个沟槽；在所述多个沟槽内填充栅极材料，从而形成沟槽栅；通过离子注入工艺在位于中间的两个沟槽栅之间的漂移区内形成有效基区，其中，与有效基区相邻的沟槽栅称为有效沟槽栅，远离有效基区的沟槽栅称为无效沟槽栅。这种形成方式是先在漂移区内形成沟槽栅，之后形成有效基区，因此，在有效基区同侧相邻的沟槽栅之间为漂移区。步骤S3 :在所述有效基区内形成发射极区。通过离子注入工艺在所述有效基区内形成源区，即发射极区，所述源区的掺杂类型与有效基区的掺杂类型相反，且源区的掺杂浓度大于有效基区的掺杂浓度。步骤S4 :在所述漂移区背面形成缓冲区。在漂移区背面通过离子注入工艺形成缓冲区，所述缓冲区与漂移区的掺杂类型相同，只是其掺杂浓度稍高。所述缓冲区的存在可使该沟槽栅型IGBT具有较高的反向击穿电压。步骤S5 :在所述缓冲区内形成集电极区。通过离子注入工艺在所述缓冲区内形成集电极区，所述集电极区的掺杂类型与缓冲区的掺杂类型相反。之后可在所述集电极区上形成金属连接层。本实施例所提供的沟槽栅型IGBT制作方法，在形成沟槽栅的过程中，需要首先在漂移区内形成沟槽，然后在沟槽内填充栅极材料进而形成沟槽栅。由于所形成的沟槽栅包括与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅，因此，在漂移区内形成的沟槽也分为与有效基区相邻的沟槽和远离有效基区的沟槽，即需要在漂移区内形成多个沟槽。又由于沟槽的形成需要经过光刻、刻蚀工艺来完成，而光刻过程中需要用到掩膜版，现有工艺中单个元胞内所形成的沟槽为I个，因此，所用到的掩膜版(对应单个元胞的区域)上也只有I个沟槽形状的图案，本发明实施例则需要采用其上(对应单个元胞的区域)具有多个沟槽形状图案的掩膜版，进而在后续通过曝光、显影、刻蚀等步骤后才能在漂移区内形成多个沟槽。在所述多个沟槽内填充栅极材料即形成了沟槽栅，在这些沟槽栅中，与有效基区相邻的沟槽栅为有效沟槽栅，其余的沟槽栅为无效沟槽栅，所述无效沟槽栅的存在增加了沟槽栅的总宽度，因此，在有效基区宽度不变的情况下，沟槽栅总宽度的增加，使得有效基区宽度占单个元胞宽度的比例减小了，进而增强了有效基区的电导调制效应，降低了导通电阻。再有，所述沟槽栅总宽度的增加，也使得相邻有效基区的宽度增加了，从而减小了电流密度，增大了短路安全工作区。本实施例中对沟槽栅型绝缘栅双极晶体管及其制作方法的描述各有侧重点，相关之处可相互参考。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。·
权利要求
1.一种沟槽栅型绝缘栅双极晶体管，其特征在于，包括 漂移区； 位于漂移区正面内的有效基区； 位于漂移区正面内、有效基区两侧的沟槽栅； 其中，所述沟槽栅包括与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。
2.根据权利要求I所述的晶体管，其特征在于，在所述沟槽栅型绝缘栅双极晶体管的一个元胞内，有效沟槽栅和无效沟槽栅的个数均为2。
3.根据权利要求2所述的晶体管，其特征在于，在所述沟槽栅型绝缘栅双极晶体管的一个元胞内，相邻的有效沟槽栅与无效沟槽栅之间为悬空的无效基区。
4.根据权利要求2所述的晶体管，其特征在于，在所述沟槽栅型绝缘栅双极晶体管的一个元胞内，相邻的有效沟槽栅与无效沟槽栅之间为漂移区。
5.根据权利要求I所述的晶体管，其特征在于，还包括 位于有效基区内的发射极区； 位于漂移区背面内依次设置的缓冲区和集电极区。
6.根据权利要求I 5任一项所述的晶体管，其特征在于，所述沟槽栅型绝缘栅双极晶体管为N沟道沟槽栅型绝缘栅双极晶体管。
7.—种沟槽栅型绝缘栅双极晶体管制作方法，其特征在于，包括 采用轻掺杂的硅衬底作为沟槽栅型绝缘栅双极晶体管的漂移区； 在所述漂移区正面内形成有效基区及沟槽栅； 其中，所述沟槽栅包括与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。
8.根据权利要求7所述的方法，其特征在于，在所述漂移区正面内形成有效基区及沟槽栅，具体包括 通过离子注入工艺在所述漂移区正面内形成基区； 通过光刻、刻蚀工艺在所述漂移区内形成多个沟槽，且所述多个沟槽将基区分割成多个区域，在基区被分割成的多个区域中，中间的一个区域称为有效基区，两边的区域称为无效基区； 在所述多个沟槽内填充栅极材料，从而形成沟槽栅，在所述沟槽栅中，与有效基区相邻的沟槽栅称为有效沟槽栅，远离有效基区的沟槽栅称为无效沟槽栅。
9.根据权利要求7所述的方法，其特征在于，在所述漂移区正面内形成有效基区及沟槽栅，具体包括 通过光刻、刻蚀工艺在所述漂移区内形成多个沟槽； 在所述多个沟槽内填充栅极材料，从而形成沟槽栅； 通过离子注入工艺在位于中间的两个沟槽栅之间的漂移区内形成有效基区，其中，与有效基区相邻的沟槽栅称为有效沟槽栅，远离有效基区的沟槽栅称为无效沟槽栅。
10.根据权利要求7所述的方法，其特征在于，还包括 在所述有效基区内形成发射极区； 在所述漂移区背面内形成缓冲区； 在所述缓冲区内形成集电极区。
全文摘要
本发明实施例公开了一种沟槽栅型绝缘栅双极晶体管及其制作方法。所述沟槽栅型绝缘栅双极晶体管包括漂移区；位于漂移区正面内的有效基区；位于漂移区正面内、有效基区两侧的沟槽栅；其中，所述沟槽栅包括与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。本发明所提供的沟槽栅型绝缘栅双极晶体管，通过增加其内沟槽栅的个数，进而增加了沟槽栅的总宽度，减小了有效基区宽度与单个元胞宽度之比，从而使得漂移区内的空穴浓度提高，最终导致电导调制效应增强，因此，可降低器件的导通电阻。再有，该沟槽栅型绝缘栅双极晶体管，还能减小电流密度，提高器件的短路安全工作区。
文档编号H01L21/28GK102842604SQ201110168499
公开日2012年12月26日 申请日期2011年6月21日 优先权日2011年6月21日
发明者赵佳, 朱阳军, 卢烁今, 孙宝刚, 左小珍 申请人:中国科学院微电子研究所