显示器件及其制造方法

专利名称：显示器件及其制造方法
技术领域：
本发明涉及显示器件及其制造方法，特别涉及其布线技术。
背景技术：
近年来，以液晶显示器件(LCD)和电致发光(EL)显示器件为代表的平板显示器 (FPD)作为代替现有的CRT(阴极射线管；Cathode Ray Tube)的显示器件引人注目。特别是，对于安装有有源矩阵驱动的大型液晶面板的大屏幕液晶电视机的开发，是液晶面板制造者要致力的重要课题。此外，对于大屏幕的EL电视机的开发也积极地展开了。在常规的液晶显示器件和电致发光显示器件中，主要使用铝(Al)作为布线材料。 随着最近的显示面板的大型化，起因于栅极布线或源极布线(分别也称作栅极配线或源极配线)的布线(也称作配线)长度变长而产生信号延迟的问题。为了解决该问题，使用电阻率比现在用作布线的铝低的材料、例如铜(Cu)是有效的。但是，由于铜是具有可移动的元素，所以在用作布线材料的情况下，就产生半导体元件的退化的问题。在集成电路中，例如通过使用如专利文献1所示的所谓的‘金属镶嵌’方法， 解决该问题。[专利文献1]特开平11-45883号公报当使用‘金属镶嵌’方法制造面板时，研磨工序(平坦化工序)的存在是一个问题。 在使用Si片的集成电路中，片尺寸大约为300mm Φ左右，与此相比，玻璃衬底超过Im角，因此不容易使衬底研磨为均勻。由这种原因，使用‘金属镶嵌’方法制造面板是不实用的，而为了将铜布线用于面板，需要代替‘金属镶嵌’方法的布线形成方法。此外，面板越大，来自面板外部的信号在输入到像素区域之间经过的引导布线的长度的问题越明显。例如，在各个栅极布线中，起因于引导布线(也称作引导配线)的长度相当不同而产生信号延迟和波形畸变等的问题。例如，在采用如图13Α所示的结构的情况下，由于布线1301和布线1302的布线长度相当不同，所以每一条配线的电阻值相当不同， 而导致产生严重的信号延迟。在常规技术中，为了解决该问题，通过故意地形成冗长的布线来使布线长度为相同，以抑制延迟的影响。例如，如图13Β所示，在布线1304设置冗长部分1303，以便减少分别相当于在图13Α中的布线1301和布线1302的布线1304和布线1305之间的长度区别， 以抑制延迟的影响。但是，在所述方法中，为引导布线而需要大面积，并且不能使布线电阻为完全均勻。

发明内容
鉴于上述问题，本发明的目的在于提供一种减少布线电阻的显示器件，并且提供一种抑制信号延迟和波形畸变等的显示器件。以下说明本发明的结构。本发明的结构之一包括以下工序形成第一导电膜；在所述第一导电膜上选择性地形成抗蚀剂；在所述第一导电膜及所述抗蚀剂上形成第二导电膜；在去除所述抗蚀剂的同时去除形成在所述抗蚀剂上的所述第二导电膜；形成第三导电膜，使其覆盖形成在所述第一导电膜上的所述第二导电膜；以及选择性地蚀刻所述第一导电膜及所述第三导电膜以形成多个布线及电极。本发明的另一个结构包括以下工序形成第一导电膜；在所述第一导电膜上选择性地形成抗蚀剂；在所述第一导电膜及所述抗蚀剂上形成第二导电膜；在去除所述抗蚀剂的同时去除形成在所述抗蚀剂上的所述第二导电膜；形成第三导电膜，使其覆盖形成在所述第一导电膜上的所述第二导电膜；选择性地蚀刻所述第一导电膜及所述第三导电膜以形成多个布线及电极；形成栅极绝缘膜，使其覆盖所述多个布线及电极；在所述栅极绝缘膜上形成半导体膜；在所述半导体膜上选择性地形成沟道保护膜；在所述沟道保护膜及所述半导体膜上形成掺杂的半导体膜；形成第四导电膜，使其覆盖所述掺杂的半导体膜；选择性地蚀刻所述半导体膜、所述掺杂的半导体膜、所述第四导电膜；覆盖所述第四导电膜地形成保护膜；选择性地蚀刻所述保护膜；以及形成像素电极，使其与所述第四导电膜电连接。此外，本发明的另一个结构包括以下工序形成第一导电膜；在所述第一导电膜上选择性地形成抗蚀剂；在所述第一导电膜及所述抗蚀剂上形成第二导电膜；在去除所述抗蚀剂的同时去除形成在所述抗蚀剂上的所述第二导电膜；形成第三导电膜，使其覆盖形成在所述第一导电膜上的所述第二导电膜；选择性地蚀刻所述第一导电膜及所述第三导电膜以形成多个布线及电极；形成栅极绝缘膜，使其覆盖所述多个布线及电极；在所述栅极绝缘膜上形成半导体膜；在所述半导体膜上形成掺杂的半导体膜；选择性地蚀刻所述半导体膜和所述掺杂的半导体膜；形成第四导电膜，使其覆盖所述掺杂的半导体膜及所述半导体膜；选择性地蚀刻所述掺杂的半导体膜和所述第四导电膜；覆盖所述第四导电膜地形成保护膜；选择性地蚀刻所述保护膜；以及形成像素电极，使其与所述第四导电膜电连接。此外，本发明的另一个结构包括以下工序形成绝缘膜；在所述绝缘膜上形成半导体膜；选择性地蚀刻所述半导体膜；形成栅极绝缘膜，使其覆盖被选择性地蚀刻了的所述半导体膜；在所述栅极绝缘膜上形成第一导电膜；在所述第一导电膜上选择性地形成第一抗蚀剂；在所述第一导电膜及所述第一抗蚀剂上形成第二导电膜；在去除所述第一抗蚀剂的同时去除形成在所述第一抗蚀剂上的所述第二导电膜；形成第三导电膜，使其覆盖形成在所述第一导电膜上的所述第二导电膜；选择性地蚀刻所述第一导电膜及所述第三导电膜，以形成多个布线及电极。此外，本发明的另一个结构包括以下工序形成第一导电膜；在所述第一导电膜上选择性地形成第一抗蚀剂；在所述第一导电膜及所述第一抗蚀剂上形成第二导电膜；通过去除所述第一抗蚀剂，去除形成在所述第一抗蚀剂上的所述第二导电膜；形成第三导电膜，使其覆盖形成在所述第一导电膜上的所述第二导电膜；选择性地蚀刻所述第一导电膜及所述第三导电膜来形成多个第一布线及第一电极；形成栅极绝缘膜，使其覆盖所述多个第一布线及第一电极；在所述栅极绝缘膜上形成半导体膜；在所述半导体膜上形成掺杂的半导体膜；形成第四导电膜，使其与所述掺杂的半导体膜电连接；在所述第四导电膜上选择性地形成第二抗蚀剂；在所述第四导电膜及所述第二抗蚀剂上形成第五导电膜；通过去除所述第二抗蚀剂，去除形成在所述第二抗蚀剂上的所述第五导电膜；形成第六导电膜，使其覆盖形成在所述第四导电膜上的所述第五导电膜；以及选择性地蚀刻所述第四导电膜及所述第六导电膜，来形成多个第二布线及第二电极。此外，本发明的另一个结构包括以下工序形成第一绝缘膜；在所述第一绝缘膜上形成半导体膜；选择性地蚀刻所述半导体膜；形成栅极绝缘膜，使其覆盖被选择性地蚀刻了的所述半导体膜；在所述栅极绝缘膜上形成第一导电膜；在所述第一导电膜上选择性地形成第一抗蚀剂；在所述第一导电膜及所述第一抗蚀剂上形成第二导电膜；通过去除所述第一抗蚀剂，去除形成在所述第一抗蚀剂上的所述第二导电膜；形成第三导电膜，使其覆盖形成在所述第一导电膜上的所述第二导电膜；选择性地蚀刻所述第一导电膜及所述第三导电膜，以形成多个第一布线及第一电极；覆盖所述多个第一布线及第一电极地形成第二绝缘膜；选择性地蚀刻所述栅极绝缘膜及所述第二绝缘膜；形成第四导电膜，使其与所述半导体膜电连接；在所述第四导电膜上选择性地形成第二抗蚀剂；在所述第四导电膜及所述第二抗蚀剂上形成第五导电膜；通过去除所述第二抗蚀剂，去除形成在所述第二抗蚀剂上的第五导电膜；形成第六导电膜，使其覆盖形成在所述第四导电膜上的所述第五导电膜； 选择性地蚀刻所述第四导电膜及所述第六导电膜来形成多个第二布线及第二电极。此外，在上述结构中，在所述第二导电膜上或所述第五导电膜上形成保护导电膜。此外，在上述结构中，形成所述抗蚀剂，使得其端部(端面)为倒锥形。此外，在上述结构中，形成所述抗蚀剂，使得其端部(端面)为实质上垂直或具有 75°或更大且小于90°的锥角的锥形。此外，在上述结构中，使用液滴喷射法形成所述抗蚀剂。此外，在上述结构中，所述第二导电膜或所述第五导电膜形成为所述多个布线及电极的各个电阻值分别实质上相同。此外，本发明的结构包括半导体膜、栅极绝缘膜、栅极及栅极布线、源极及源极布线或漏极及漏极布线(也称作源极或漏极配线、以及源极或漏极)，其中所述栅极及栅极布线包括第一导电膜；选择性地形成在所述第一导电膜上的第二导电膜；以及覆盖所述第二导电膜地形成的第三导电膜。此外，本发明的结构包括栅极及栅极布线；覆盖所述栅极及栅极布线地形成的栅极绝缘膜；形成在所述栅极绝缘膜上的半导体膜；形成在所述半导体膜上的掺杂元素的半导体膜；以及与所述掺杂元素的半导体膜电连接的源极及源极布线或漏极及漏极布线， 其中所述漏极及漏极布线包括第一导电膜；在所述第一导电膜上选择性地形成的第二导电膜；以及覆盖所述第二导电膜地形成的第三导电膜。此外，本发明的结构包括第一绝缘膜；形成在所述第一绝缘膜上的半导体膜；形成在所述半导体膜上的栅极绝缘膜；形成在所述栅极绝缘膜上的栅极及栅极布线；覆盖所述栅极及栅极布线地形成的第二绝缘膜；以及与所述半导体膜电连接的源极及源极布线或漏极及漏极布线，其中所述栅极及栅极布线包括第一导电膜；选择性地形成在所述第一导电膜上的第二导电膜；以及覆盖所述第二导电膜地形成的第三导电膜。此外，在上述结构中，所述源极及源极布线或漏极及漏极布线包括第四导电膜； 选择性地形成在所述第四导电膜上的第五导电膜；以及第六导电膜，使其形成为覆盖所述第五导电膜。
此外，在上述结构中，所述第二导电膜或所述第五导电膜含有铜。此外，在上述结构中，所述第一导电膜、所述第三导电膜、所述第四导电膜或所述第六导电膜含有钨、钼、铬、钛中的任何一种。此外，在上述结构中，所述第一导电膜及所述第三导电膜、或所述第四导电膜及所述第六导电膜分别由相同的材料形成。此外，在上述结构中，具有在与所述栅极及栅极布线相同工序中形成的电容布线。此外，在上述结构中，具有在与所述源极及源极布线或漏极及漏极布线相同工序中形成的电源线。此外，在上述结构中，所述第二导电膜选择性地形成在所述栅极及栅极布线的一部分。通过使用本发明，可以将低电阻材料用于布线，以解决在大型面板中的信号延迟的问题。此外，通过根据布线长度而不形成引导布线中的低电阻材料部分的一部分，可以解决因布线长度而导致的信号延迟的问题。此外，由于将低电阻材料用于布线，可以制造能够以低耗电量且高速地动作的显示器件。


图IA至IF是表示用于本发明的显示器件中的布线的制造工序的图；图2A至2E是表示用于本发明的显示器件中的布线的制造工序的图；图3A至3F是表示用于本发明的显示器件中的半导体器件的制造工序的图；图4A至4E是表示用于本发明的显示器件中的半导体器件的制造工序的图；图5A至5F是表示用于本发明的显示器件中的半导体器件的制造工序的图；图6A至6E是表示用于本发明的显示器件中的半导体器件的制造工序的图；图7A至7E是表示用于本发明的显示器件中的半导体器件的制造工序的图；图8A至8D是表示用于本发明的显示器件中的半导体器件的制造工序的图；图9A和9B是表示本发明的液晶显示器件的图；图IOA和IOB是表示本发明的液晶显示器件的图；图IlA和IlB是表示本发明的EL显示器件的图；图12A至12C是表示用于本发明的显示器件中的引导布线的图；图13A和13B是表示用于现有的显示器件中的引导布线的图；图14是表示使用本发明的大型显示器件的图；图15A至15E是表示使用本发明的显示器件的电子设备的图；图16A和16B是表示用于本发明的显示器件中的另一个结构的半导体器件的图。
具体实施例方式下面，参照附图对于本发明的实施方式进行说明。然而，本发明可以通过多种不同的方式来实施，所属领域的普通人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下将说明的实施方式所记载的内容中。此外，在以下将说明的本发明的结构中，表示相同对象的附图标记在不同的附图中共同使用。实施方式1在本实施方式中，以下将参照图IA至IF说明使用低电阻材料的布线的制造方法。首先，在布线的被形成面100上形成用作阻挡膜的第一导电膜101(参照图1A)。作为第一导电膜101的材料，可以使用高熔点材料即钨(W)、钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta) 中的任何一个；这些材料的合金(例如W-Mo、Mo-Cr, Ta-Mo)；或这些材料的氮化物(例如氮化钨(WNx)、氮化钛(TiNx)、氮化钽(TaNx)、TiSiNx)等。作为形成方法，可以使用溅射法、 CVD法等。接下来，在第一导电膜101上选择性地形成抗蚀剂掩模102(参照图1B)。此时，选择性地形成抗蚀剂掩模102，使得在之后的工序中将形成第二导电膜103的区域露出。抗蚀剂掩模102虽然优选形成为如图IB所示的倒锥形，但是，只要为将被形成的第二导电膜根据抗蚀剂掩模的形状分离并形成在第一导电膜101上及抗蚀剂掩模102上的结构，就没有特别的限制，而抗蚀剂掩模102的端部(端面)对于被形成面既可为实质上垂直，又可为峻急(锥形)。在这种情况下，优选形成膜厚度厚的抗蚀剂掩模，以便提高纵横比(aspect ratio)。具体而言，抗蚀剂掩模的膜厚度优选为2 μ m或更厚，更优选为3μπι或更厚。此外，在抗蚀剂掩模102的端部具有锥形的情况下，端部的锥形角没有特别的限制，而例如为75°或更大且小于90°，优选为80°或更大且小于90°，更优选为85°或更大且小于 90°。在此，锥形角是指抗蚀剂对衬底的角度。此外，倒锥形是指锥形角大于90°的形状， 而实质上垂直是指90° (士 Γ )。此外，通过使用曝光光的吸收率高的负型抗蚀剂可以形成具有倒锥形的抗蚀剂掩模。此外，作为形成抗蚀剂掩模的方法，可以使用用光掩模的光刻法、以及液滴喷射法形成。在使用液滴喷射法的情况下，可以直接形成抗蚀剂掩模而不设置光掩模，从而可以减少工序数量。此外，此时，也可以形成亲液性及憎液性的区域。当形成亲液性及憎液性的区域，并且将抗蚀剂材料滴下到亲液性的区域时，容易控制抗蚀剂掩模的形状，即容易形成具有所希望的形状的抗蚀剂掩模。此外，液滴喷射法是指如下方法喷射(喷出)包含流动体的构成物形成材料的组成物作为液滴，来形成所希望的图案形状。将包含构成物形成材料的液滴喷射到构成物的被形成区域，通过进行焙烧、干燥等来使此固化，而形成具有所希望的图案的构成物。接下来，在第一导电膜101及抗蚀剂掩模102上形成第二导电膜103、104 (参照图 1C)。作为第二导电膜103、104的材料优选使用铜(Cu)，但是只要是低电阻材料就没有特别的限制。例如，可以使用银(Ag)、铝(Al)、金(Au)、以及其合金等。作为形成第二导电膜 103,104的方法优选使用溅射法，但是通过选择不会给予抗蚀剂掩模102损伤的条件，可以使用CVD法。根据该工序，第二导电膜103及104形成为分别分离在第一导电膜101上及抗蚀剂掩模102上。接下来，使用抗蚀剂剥离液去除抗蚀剂掩模102 (参照图1D)。此时，形成在抗蚀剂掩模102上的第二导电膜104也同时被去除。接下来，覆盖第二导电膜103地形成用作阻挡膜的第三导电膜105(参照图1E)。 作为第三导电膜105的材料，可以使用与第一导电膜101同样的材料。此外，作为其形成方法，也可以使用与第一导电膜101同样的方法。接下来，沿着第二导电膜103的形状且不使第二导电膜103露出地选择性地蚀刻第一导电膜101及第三导电膜105 (参照图1F)。根据上述工序，可以形成由低电阻材料构成的第二导电膜103被用作阻挡膜的第一导电膜101、以及第三导电膜105覆盖的结构的布线。通过采用这种结构，即使在将可移动元素(例如铜(Cu))用于第二导电膜的情况下，也可以防止半导体膜起因于可移动元素侵入到半导体膜而退化。如本实施方式所示，在本发明中，由于与抗蚀剂掩模一起去除形成在抗蚀剂掩模上的第二导电膜，以可以只在所希望的区域中形成第二导电膜，所以不需要为了去除第二导电膜的研磨工序(平坦化工序)。因此，可以实现用于面板衬底的布线的低电阻化，这是在所谓的‘金属镶嵌’方法中不简单的，从而可以解决信号延迟的问题。此外，根据本发明， 在大型面板中，也可以形成由低电阻材料构成的布线，因此，可以解决因引导布线而导致的信号延迟。实施方式2在本实施方式中，以下将参照图2A至2E说明使用低电阻材料的线的制造方法的另一个方式。与实施方式1同样，在第一导电膜101及抗蚀剂掩模102上形成第二导电膜103、 104(参照图2A)。作为第一导电膜101的材料，可以使用高熔点材料即钨(W)、钼(Mo)、铬 (Cr)、钛(Ti)、钽(Ta)中的任何一个；这些材料的合金(例如，W-Mo、Mo-Cr, Ta-Mo)；或这些材料的氮化物(例如，氮化钨(WNx)、氮化钛(TiNx)、氮化钽(TaNx)、TiSiNx)等。作为形成方法，可以使用溅射法、CVD法等。作为第二导电膜103、104的材料优选使用铜(Cu)，但是只要是低电阻材料就没有特别的限制。例如，可以使用银(Ag)、铝(Al)、金(Au)、以及其合金等。作为形成第二导电膜103、104的方法优选使用溅射法，但是通过选择不会给予抗蚀剂掩模102损伤的条件，可以使用CVD法。根据该工序，第二导电膜103及104形成为分别分离在第一导电膜101上及抗蚀剂掩模102上。接下来，在第二导电膜103、104上分别形成保护导电膜110、111(参照图2B)。作为保护导电膜110、111的材料，与第一导电膜同样，可以使用高熔点材料即钨(W)、钼(Mo)、 铬(Cr)、钛(Ti)、钽(Ta)中的任何一个；这些材料的合金(例如，W-Mo、Mo-Cr、Ta-Mo)；或这些材料的氮化物(例如，氮化钨(WNx)、氮化钛(TiNx)、氮化钽(TaNx)、TiSiNx)等。作为其形成方法，同样可以使用溅射法、CVD法等。通过形成保护导电膜110，当使用抗蚀剂剥离液去除抗蚀剂掩模102时，可以防止与剥离液接触而导致第二导电膜103退化。此外，在形成第二导电膜103之后，通过在真空状态下连续地形成保护导电膜110，可以防止第二导电膜103因氧化等化学反应而退化。因此，优选使用多室结构的装置来形成膜。此外，虽然保护导电膜110以非常薄的膜厚度形成在第二导电膜103侧面，但是与不形成保护导电膜110的情况相比，可以大幅度地抑制第二导电膜103因剥离液而退化。再者，在抗蚀剂的端部形成为实质上垂直或峻急的锥形而不为倒锥形的情况下，有可能在第二导电膜103中除了上面以外的部分不被保护导电膜110覆盖。然而，由于上面的面积比侧面的面积充分大，所以即使除了上面以外的部分不被保护导电膜110覆盖也可以有效地防止第二导电膜103的退化。接下来，使用抗蚀剂剥离液去除抗蚀剂掩模102 (参照图2C)。此时，形成在抗蚀剂掩模102上的第二导电膜104及保护导电膜111也同时被去除。接下来，覆盖第二导电膜103及保护导电膜110地形成用作阻挡膜的第三导电膜 105(参照图2D)。作为第三导电膜105的材料，可以使用与第一导电膜101同样的材料。此外，作为其形成方法，也可以使用与第一导电膜101同样的方法。接下来，沿着第二导电膜103及保护导电膜110的形状且不使第二导电膜103露出地选择性地蚀刻第一导电膜101及第三导电膜105(参照图2E)。通过使用本实施方式，可以形成由低电阻材料构成的第二导电膜103被保护导电膜110、用作阻挡膜的第一导电膜101、以及第三导电膜105覆盖的布线。通过采用这种结构，即使在将可移动元素(例如铜(Cu))用于第二导电膜的情况下，也可以防止可移动元素侵入到半导体膜而导致半导体膜退化。此外，通过形成保护导电膜，可以抑制第二导电膜因抗蚀剂剥离液而退化。实施方式3在本实施方式中，以下将参照图3A至3F、图4A至4E说明使用低电阻材料作为布线的底部栅极型薄膜晶体管(以下称作TFT)的制造方法。首先，使用实施方式1所示的方法，在衬底200上形成用作栅极的布线201 (参照图3A)。布线201的厚度优选为10至200nm。虽然布线201由第一导电膜201a、第二导电膜201b、第三导电膜201c的叠层形成，但是在本实施方式中，在之后成为栅极的区域中不形成由低电阻材料构成的第二导电膜201b。也就是说，对应于图IF中的第二导电膜103的第二导电膜201b未图示在表示薄膜晶体管的截面的图3A至3F及图4A至4E。另一方面， 如俯视图的图4E所示，在除了用作栅极的区域213以外的部分形成有第二导电膜201b。像这样，通过采用在半导体膜的直下不形成第二导电膜201b的结构，可以进一步抑制半导体膜因可移动元素而退化。此外，在本实施方式中，作为形成布线201的方法使用实施方式1 所示的方法，但是也可以使用实施方式2所示的方法。此外，在本实施方式中表示单栅结构的TFT的制造方法，但是也可以采用设置两个或更多栅极而成的多栅结构。通过采用多栅结构，可以制造减少关闭时的漏电流的TFT。作为衬底200，可以使用由硼硅酸钡玻璃、硼硅酸铝玻璃等构成的玻璃衬底、硅衬底、具有耐热性的塑料衬底或树脂衬底等。作为塑料衬底或树脂衬底，可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸、聚酰亚胺等。此外，也可以在衬底200上形成基底膜，然后形成布线201。通过CVD法、等离子体CVD法、溅射法、旋涂法等方法，使用包含硅的氧化物材料、氮化物材料，以单层或叠层形成基底膜。基底膜有遮断来自衬底200的污染物质等的效果，但是没有形成也可以。接下来，在用作栅极的布线201上形成栅极绝缘膜202(参照图3B)。在本实施方式中将栅极绝缘膜为单层结构，但是也可以为两层或更多层的叠层结构。作为栅极绝缘膜202的材料，可以适当地使用氧化硅(SiOx :x>0)、氮化硅(SiNx: X > 0)、氧氮化硅(SiOxNy :X > y > 0)、氮氧化硅(SiNxOy :x > y > 0)等。此外，为了防止杂质等从衬底一侧扩散，优选使用氮化硅(SiNx :x > 0)、氮氧化硅(SiNxOy :x > y > 0)等形成栅极绝缘膜202。此外，为了以形成膜的温度低的状态形成栅极漏电流少的细致绝缘膜， 优选使氩等稀有气体元素包含到反应气体中，并且将此混合到被形成的绝缘膜中。在本实施方式中，以SiH4及NH3为反应气体，将氮化硅膜形成为膜厚度10至IOOnm(优选为20至 80nm)，例如50nm作为栅极绝缘膜202。此外，栅极绝缘膜202的膜厚度不局限于该范围中。接下来，在栅极绝缘膜202上形成半导体膜203(参照图3C)。通过溅射法、LPCVD 法、或等离子体CVD法等以25至200nm的膜厚度形成半导体膜203，即可。虽然在本实施方式中使用非晶半导体膜，但是不局限于此，也可以使用结晶半导体膜。接下来，在半导体膜203上形成沟道保护膜204，接着通过光刻工序在沟道保护膜 204上形成抗蚀剂205 (参照图3D)。以抗蚀剂205为掩模将沟道保护膜204加工为所希望的形状，来形成沟道保护层206(参照图3E)。此外，图3E示出了去除抗蚀剂205的状态。 作为沟道保护膜204，可以适当地使用氧化硅(SiOx :x > 0)、氮化硅(SiNx :x > 0)、氧氮化硅(SiOxNy :x > y > 0)、氮氧化硅(SiNxOy :x > y > 0)等。虽然并不一定需要形成沟道保护层206，但是通过形成沟道保护层206，当形成源极层、漏极层时，可以防止沟道部分的半导体膜被蚀刻。在本实施方式中，形成氮化硅作为沟道保护膜204，来形成沟道保护层206。在去除抗蚀剂205之后，在半导体膜203及沟道保护层206上形成掺杂的半导体膜207。在此，例如以5X1019至5X102°/cm3左右的浓度添加磷(P)作为杂质元素，来可以形成表示η型的半导体膜。此外，也可以添加表示ρ型的杂质元素来形成表示ρ型的半导体膜。作为表示η型的杂质元素，可以使用磷(P)或砷(As)等。作为表示ρ型的杂质元素，可以使用硼(B)、铝(Al)、或镓(Ga)等。然后，在掺杂的半导体膜207上形成第四导电膜208(参照图3F)。接下来，使用光刻工序形成由抗蚀剂构成的掩模209、210，将半导体膜203、掺杂的半导体膜207、第四导电膜208蚀刻为所希望的形状(参照图4A)。接下来，去除掩模209、210，接着形成保护膜211 (参照图4B)。然后，在保护膜211 中形成接触孔，接着电连接到第四导电膜208地形成所希望的电极212(参照图4C)。作为电极212的材料，根据电极212的用途可以适当地使用将氧化锡混合到氧化铟而成的氧化铟锡(ITO)、将氧化硅混合到氧化铟锡(ITO)而成的氧化铟锡硅(ITSO)Jf 氧化锌混合到氧化铟而成的氧化铟锌(IZO)、氧化锌(ZnO)、氧化锡(SnO2)、铝(Al)等的金属等。此外，氧化铟锌(IZO)是如下形成的透明导电材料，即，使用将2至20wt%的氧化锌 (ZnO)混合到氧化铟而成的靶，通过溅射法来形成。在本实施方式中，蚀刻加工可以使用等离子体蚀刻(干式蚀刻)和湿式蚀刻中的任一种蚀刻，但是等离子体蚀刻适合于处理大面积衬底。作为蚀刻气体，可以使用氟气体如 CF4, NF3> SF6, CHF3等、以Cl2, BC13、SiCl4或CCl4等为代表的氯气体或O2气体，也可以适当地加上惰性气体如He、Ar等。此外，作为掩模，可以使用包含感光剂的市场上销售的抗蚀剂材料，例如可以使用正型抗蚀剂或负型抗蚀剂。在使用任何材料的情况下，通过调整溶剂的浓度、或加上表面活性剂等，也可以适当地调整其表面张力和粘度。根据以上工序，可以制造沟道部分的半导体膜不被蚀刻的底部栅极型TFT。根据本实施方式，在使用本发明的布线形成TFT的情况下，由于例如可以将铜(Cu)等低电阻材料用于布线，所以可以获得很大的效果如信号延迟的解决、动作的高速化、耗电量的减少等。虽然掩模的使用数量比不使用本发明的布线的情况多一层，但是由于本发明的效果很大， 所以对于制造显示器件很有效。图4D示出了当不形成沟道保护膜且形成底部栅极型TFT时的剖视图。在图4D所示的底部栅极型TFT中，在蚀刻半导体膜203及掺杂的半导体膜207之后，形成第四导电膜 208。由于在此情况下也可以将低电阻材料用于布线，所以可以获得很大的效果如信号延迟的解决、动作的高速化、耗电量的减少等。此外，本实施方式可以与实施方式1、实施方式2适当地组合。实施方式4在本实施方式中，以下将参照图5A至5F、图6A至6E说明使用低电阻材料作为布线或电极的底部栅极型薄膜晶体管(以下称作TFT)的另一个制造方法。首先，使用实施方式1所示的方法，在衬底300上形成用作栅极的布线301 (参照图5A)。布线301由第一导电膜301a、第二导电膜301b、第三导电膜301c的叠层形成。布线301的厚度优选为10至200nm。此外，在本实施方式中采用在之后成为栅极的区域形成由低电阻材料构成的第二导电膜301b的结构，但是不局限于此。此外，在本实施方式中，作为形成布线301的方法使用实施方式1所示的方法，但是也可以使用实施方式2所示的方法。在本实施方式中表示单栅结构的TFT的制造方法，但是也可以采用设置两个或更多栅极而成的多栅结构。通过采用多栅结构，可以制造减少关闭时的漏电流的TFT。作为衬底300，可以使用由硼硅酸钡玻璃、硼硅酸铝玻璃等构成的玻璃衬底、硅衬底、具有耐热性的塑料衬底或树脂衬底等。作为塑料衬底或树脂衬底，可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸、聚酰亚胺等。此外，也可以在衬底300上形成基底膜，然后形成布线301。通过CVD法、等离子体CVD法、溅射法、旋涂法等方法，使用包含硅的氧化物材料、氮化物材料，以单层或叠层形成基底膜。基底膜有遮断来自衬底300的污染物质等的效果，但是没有形成也可以。接下来，在用作栅极的布线301上形成栅极绝缘膜302及栅极绝缘膜303，以形成两层的叠层结构(参照图5B)。通过CVD法、等离子体CVD法、溅射法、旋涂法等，使用含有硅的氧化物材料、氮化物材料来形成栅极绝缘膜。优选在同一多室内的真空下，以同一温度而切换反应气体的同时连续地形成被层叠的绝缘膜。当在真空下连续地形成时，可以防止互相层叠的膜的界面被污染。此外，在本实施方式中，栅极绝缘膜为两层的叠层结构，也可以为单层结构、或三层或更多层的叠层结构。作为栅极绝缘膜302、栅极绝缘膜303的材料，可以适当地使用氧化硅(SiOx :x > 0)、氮化硅(SiNx :x > 0)、氧氮化硅(SiOxNy :x>y>0)、氮氧化硅(SiNxOy :x > y > 0)等。 此外，为了防止杂质等从衬底一侧扩散，优选使用氮化硅(SiNx :X>0)、氮氧化硅(SiNxOy :x >y>0)等形成栅极绝缘膜302。此外，优选使用氧化硅(SiOx :x > 0)、氧氮化硅(SiOxNy χ > y > 0)形成栅极绝缘膜303。此外，为了使用CVD法以形成膜的温度低的状态形成栅极漏电流少的细致绝缘膜，优选使氩等稀有气体元素包含到反应气体中，并且将此混合到被形成的绝缘膜中。在本实施方式中，使用CVD法以SiH4及NH3为反应气体，将氮化硅膜形成为膜厚度10至IOOnm (优选为20至80歷)，例如50nm作为栅极绝缘膜302，然后使用CVD 法以SiH4及N2O为反应气体，将氧化硅膜形成为膜厚度10至IOOnm (优选为20至80nm)， 例如60nm作为栅极绝缘膜303。此外，栅极绝缘膜302、栅极绝缘膜303的膜厚度都优选为
110至lOOnm，但不局限于该范围中。接下来，在栅极绝缘膜303上形成半导体膜304(参照图5C)。通过溅射法、LPCVD 法、或等离子体CVD法等以25至200nm(优选为50至150nm)的膜厚度形成半导体膜304， 即可。虽然在本实施方式中使用非晶半导体膜，但是不局限于此，也可以使用结晶半导体膜。接下来，在半导体膜304上形成沟道保护膜305，接着通过光刻法在沟道保护膜 305上形成抗蚀剂306 (参照图5D)。以抗蚀剂306为掩模将沟道保护膜305加工为所希望的形状，来形成沟道保护层307(参照图5E)。此外，图5E示出了去除抗蚀剂306的状态。 作为沟道保护膜305，可以适当地使用氧化硅(SiOx :x > 0)、氮化硅(SiNx :x > 0)、氧氮化硅(SiOxNy :x > y > 0)、氮氧化硅(SiNxOy :x > y > 0)等。虽然并不一定需要形成沟道保护层307，但是通过形成沟道保护层307，当形成源极层、漏极层时，可以防止沟道部分的半导体膜被蚀刻。在本实施方式中，形成氮化硅作为沟道保护膜305并加工，来形成沟道保护层 307。在去除抗蚀剂306之后，在半导体膜304上形成掺杂的半导体膜308。在此，例如以5X1019至5X102°/cm3左右的浓度添加磷(P)作为杂质元素，来可以形成表示η型的半导体膜。此外，也可以添加表示P型的杂质元素来形成表示P型的半导体膜。作为表示η 型的杂质元素，可以使用磷(P)或砷(As)等。作为表示ρ型的杂质元素，可以使用硼(B)、 铝(Al)、或镓(Ga)等。然后，使用光刻工序制作由抗蚀剂构成的掩模309 (参照图5F)，使用该掩模309蚀刻来形成半导体膜310、311(参照图6Α)。此外，图6Α示出了去除掩模309的状态。然后， 电连接到半导体膜311地形成用作阻挡膜的第四导电膜312a(参照图6B)。接下来，在第四导电膜31 且之后成为布线的区域上形成由低电阻材料构成的第五导电膜312b，接着覆盖第五导电膜312b地形成用作阻挡膜的第六导电膜312c(参照图 6C)。此时，使用本发明的实施方式1所示的方法可以形成第五导电膜312b。此外，第五导电膜312b相当于实施方式1中的第二导电膜103。在本实施方式中使用实施方式1所示的方法，也可以使用实施方式2所示的方法。接下来，使用光刻工序形成由抗蚀剂构成的掩模313(参照图6D)。通过掩模313 将第四导电膜312a、第六导电膜312c、以及半导体层311加工为所希望的形状，来形成用作源极层或漏极层(及其布线)的第一导电层314、第二导电层315、以及源区或漏区316、 317(参照图6E)。此外，作为掩模，可以使用包含感光剂的市场上销售的抗蚀剂材料，例如可以使用正型抗蚀剂或负型抗蚀剂。在使用任何材料的情况下，通过调整溶剂的浓度或加上表面活性剂等也可以适当地调整其表面张力和粘度。此外，在本实施方式中，作为蚀刻加工可以使用等离子体蚀刻(干式蚀刻)和湿式蚀刻中的任一种蚀刻，然而等离子体蚀刻适合于处理大面积衬底。作为蚀刻气体，可以使用氟气体如CF4、NF3> SF6, CHF3等、以Cl2、BC13、SiCl4或CCl4等为代表的氯气体或仏气体，也可以适当地加上惰性气体如He、Ar等。此外，在本实施方式的光刻工序中，在涂敷抗蚀剂之前，也可以在半导体膜表面上形成几nm左右的膜厚度的绝缘膜。根据该工序，可以避免半导体膜和抗蚀剂直接接触，以可以防止杂质侵入到半导体膜中。通过以上工序，可以制造沟道部分的半导体膜不被蚀刻的底部栅极型TFT。在本实施方式中，由于源极层或漏极层(及其布线)也使用由低电阻材料构成的布线而形成，所以可以降低这些布线(电极)的电阻。此外，在此采用了在半导体层310的上部不形成源极层或漏极层(及其布线)的导电膜312b的结构，然而不局限于此，也可以采用在半导体层 310的上部形成的结构。此外，在用作栅极的布线301中，也可以采用在半导体层310的下部不形成第二导电膜301b的结构。此外，也可以制造与图5A至5F、图6A至6E所示的底部栅极型TFT不同的结构的底部栅极型TFT。图16A示出了其一个示例。在衬底320上顺序层叠用作栅极的布线321、 栅极绝缘膜322、源极层或漏极层(及其布线)323、掺杂元素的半导体膜324、半导体膜325 来形成图16A所示的底部栅极型TFT。在图16A所示的底部栅极型TFT中，通过根据实施方式1或实施方式2等形成导电膜，可以制造将低电阻材料用于布线的底部栅极型TFT。通过使用本实施方式，可以形成使用由低电阻材料构成的布线的底部栅极型TFT， 可以解决信号延迟的问题。此外，本实施方式可以与实施方式1、实施方式2适当地组合。实施方式5在本实施方式中，以下将参照图7A至7E和图8A至8D说明使用低电阻材料作为布线或电极的顶部栅极型TFT的制造方法。首先，在衬底400上形成基底膜401。作为衬底400，可以使用由硼硅酸钡玻璃、硼硅酸铝玻璃等构成的玻璃衬底、硅衬底、具有耐热性的塑料衬底或树脂衬底等。作为塑料衬底或树脂衬底，可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸、聚酰亚胺等。通过CVD法、等离子体CVD法、溅射法、旋涂法等方法，使用包含硅的氧化物材料、氮化物材料，以单层或叠层形成基底膜401。通过形成基底膜401，可以防止因来自衬底400的污染物质而导致的半导体膜的退化。接下来，在基底膜401上形成半导体膜402(参照图7A)。通过溅射法、LPCVD法、 或等离子体CVD法等以25至200nm(优选为50至150nm)的膜厚度形成半导体膜402，即可。虽然在本实施方式中使用非晶半导体膜，但是不局限于此，也可以使用结晶半导体膜。接下来，使用光刻工序在半导体膜402上制作由抗蚀剂构成的掩模，使用该掩模蚀刻，以形成半导体层403。此外，作为掩模，可以使用包含感光剂的市场上销售的抗蚀剂材料，例如可以使用正型抗蚀剂或负型抗蚀剂。在使用任何材料的情况下，通过调整溶剂的浓度或加上表面活性剂等也可以适当地调整其表面张力和粘度。此外，在本实施方式的光刻工序中，在涂敷抗蚀剂之前，也可以在半导体膜表面上形成几nm左右的膜厚度的绝缘膜。根据该工序，可以避免半导体膜和抗蚀剂直接接触，可以防止杂质侵入到半导体膜中。接下来，在半导体层403上形成栅极绝缘膜404及栅极绝缘膜405，以形成两层的叠层结构(参照图7B)。优选在同一多室内的真空下，以同一温度而切换反应气体的同时连续地形成被层叠的绝缘膜。当在真空下连续地形成时，可以防止互相层叠的膜的界面被污染。此外，在本实施方式中，栅极绝缘膜为两层的叠层结构，也可以为单层结构、或三层或更多层的叠层结构。作为栅极绝缘膜404、栅极绝缘膜405的材料，可以适当地使用氧化硅(SiOx :x >0)、氮化硅(SiNx :x > 0)、氧氮化硅(SiOxNy :x>y>0)、氮氧化硅(SiNxOy :x > y > 0)等。 此外，为了以形成膜的温度低的状态形成栅极漏电流少的细致绝缘膜，优选使氩等稀有气体元素包含到反应气体中，并且将此混合到被形成的绝缘膜中。在本实施方式中，以SiH4及 N2O为反应气体，将氧化硅膜形成为膜厚度10至IOOnm(优选为20至80歷)，例如60nm作为栅极绝缘膜404，然后以SiH4及NH3为反应气体，将氮化硅膜形成为膜厚度10至IOOnm (优选为20至80nm)，例如50nm作为栅极绝缘膜405。此外，栅极绝缘膜404、栅极绝缘膜405 的膜厚度都优选为10至lOOnm，但不局限于该范围中。接下来，使用实施方式1所示的方法，在栅极绝缘膜405上形成用作栅极的布线 406(参照图7C)。布线406由第一导电膜406a、第二导电膜406b、第三导电膜406c的叠层形成。布线406的厚度优选为10至200nm。此外，在本实施方式中，作为形成布线406的方法使用实施方式1所示的方法，但是也可以使用实施方式2所示的方法。此外，在本实施方式中表示单栅结构的TFT的制造方法，但是也可以采用设置两个或更多栅极而成的多栅结构。通过采用多栅结构，可以制造减少关闭时的漏电流的TFT。接下来，以用作栅极的布线406为掩模，将杂质元素添加到半导体层403(参照图 7D)。在此，例如以5X1019至5X102°/cm3左右的浓度添加磷(P)作为杂质元素，来可以形成表示η型的半导体膜。此外，也可以添加表示ρ型的杂质元素来形成表示P型的半导体膜。作为表示η型的杂质元素，可以使用磷(P)或砷(As)等。作为表示ρ型的杂质元素， 可以使用硼(B)、铝(Al)、或镓(Ga)等。此外，也可以形成以低浓度添加杂质元素而成的 LDD(Lightly Doped Drain)区域。通过形成LDD区域，可以防止因热载流子而导致TFT退化。本发明的布线具有叠层结构，布线的厚度根据有没有布线中的第二导电膜不同。通过利用该结构，可以自对准地形成LDD区域412(参照图7E)。此外，有时称如图7E所示的结构，LDD区域和栅极重叠的结构为GOLD (Gate Overlapped LDD)结构。接下来，覆盖栅极绝缘膜405及用作栅极的布线406地形成绝缘膜407(参照图 8A)。作为绝缘膜407的材料，可以适当地使用氧化硅(SiOx :x > 0)、氮化硅(SiNx :x > 0)、 氧氮化硅(SiOxNy :x > y > 0)、氮氧化硅(SiNxOy :x > y > 0)等。此外，在本实施方式中， 栅极绝缘膜为两层的叠层结构，既可为单层结构，又可为三层或更多层的叠层结构。此外， 也可以为在绝缘膜407上设置一层或两层或更多层层间绝缘膜的结构。接下来，使用光刻工序制作由抗蚀剂构成的掩模，然后蚀刻栅极绝缘膜404、栅极绝缘膜405及绝缘膜407，来形成接触孔并使半导体层403的掺杂元素的区域露出。然后， 电连接到半导体层403地形成用作阻挡膜的第四导电膜408a(参照图8B)。接下来，在第四导电膜408a且之后成为布线的区域上形成由低电阻材料构成的第五导电膜408b，接着覆盖第五导电膜408b地形成用作阻挡膜的第六导电膜408c。此时， 使用本发明的实施方式1所示的方法可以形成第五导电膜408b。此外，在本实施方式中使用实施方式1所示的方法，也可以使用实施方式2所示的方法。接下来，使用光刻工序形成由抗蚀剂构成的掩模409 (参照图8C)。通过掩模409将第四导电膜408a、第六导电膜408c加工为所希望的形状，来形成用作源极层或漏极层(及其布线)的第一导电层410、第二导电层411 (参照图8D)。此外，在本实施方式中，作为蚀刻加工可以使用等离子体蚀刻(干式蚀刻)和湿式蚀刻中的任一种蚀刻，然而等离子体蚀刻适合于处理大面积衬底。作为蚀刻气体，可以使用氟气体如CF4、NF3> SF6, CHF3等、以Cl2、BC13、SiCl4或CCl4等为代表的氯气体或O2气体，也可以适当地加上惰性气体如He、Ar等。根据以上工序，可以制造顶部栅极型TFT。此外，也可以制造与图7A至7E、图8A至8D所示的顶部栅极型TFT不同的结构的顶部栅极型TFT。图16B示出了其一个示例。在基底膜420上顺序层叠源极层或漏极层(及其布线)421、半导体膜422、栅极绝缘膜423、用作栅极的布线424来形成图16B所示的顶部栅极型TFT。在图16B所示的顶部栅极型TFT中，通过根据实施方式1或实施方式2等形成导电膜，可以制造将低电阻材料用于布线的顶部栅极型TFT。通过使用本实施方式，可以形成使用由低电阻材料构成的布线的顶部栅极型TFT， 以可以解决信号延迟的问题。此外，在本实施方式中，源极层或漏极层(及其布线)也使用由低电阻材料构成的布线而形成，但是可以用作栅极的布线仅仅是由低电阻材料构成的布线。此外，在此采用在半导体层403的上部不形成源极层或漏极层(及其布线)的导电膜 408b的结构，然而不局限于此，也可以采用在半导体层403的上部形成的结构。此外，在用作栅极的布线406中，也可以采用在半导体层403的上部不形成第二导电膜406b的结构。 本实施方式可以与实施方式1、实施方式2适当地组合。实施方式6在本实施方式中，以下将参照图9A和9B说明使用低电阻材料作为布线的液晶面板的制造方法。使用实施方式3所示的方法在衬底250上形成底部栅极型TFT251。在本实施方式中，使用实施方式3所示的方法形成底部栅极型TFT251，然而不局限于此。关于导电型也没有特别的限制，也可以形成η沟道型和ρ沟道型的任何一种。此外，作为半导体膜，既可使用非晶半导体，也可使用结晶半导体。作为衬底250，可以使用由硼硅酸钡玻璃、硼硅酸铝玻璃等构成的玻璃衬底、硅衬底、具有耐热性的塑料衬底或树脂衬底等。作为塑料衬底或树脂衬底，可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、 丙烯酸、聚酰亚胺等。虽然本实施方式中未示出，但也可以采用多栅结构作为减少关闭时的漏电流的结构。此外，虽然可以使用顶部栅极型TFT而代替底部栅极型TFT，但是如果使用底部栅极型TFT，由于通过比顶部栅极型少的工序数量可以制造使用低电阻材料的TFT，所以可以制造又廉价又高性能的液晶面板。作为顶部栅极型TFT的制造方法，可以使用实施方式5， 然而只要使用具有低电阻材料被阻挡膜覆盖的结构的布线，则可以使用任何结构的TFT而没有特别的限制。接下来，形成与源极或漏极252电连接的像素电极253。此外，在本实施方式中的像素电极253与实施方式3的图4C中的电极212对应。作为像素电极的材料，可以使用将氧化锡混合到氧化铟而成的氧化铟锡(ITO)、将氧化硅混合到氧化铟锡(ITO)而成的氧化铟锡硅(ITSO)、将氧化锌混合到氧化铟而成的氧化铟锌(IZO)、氧化锌(ZnO)、或氧化锡 (SnO2)等。此外，氧化铟锌(IZO)是如下形成的透明导电材料，即，使用将2至20wt%的氧化锌(ZnO)混合到氧化铟而成的靶，通过溅射法来形成。当制造反射型液晶面板时，可以将金属材料如铝(Al)等用于像素电极。
接下来，覆盖包括TFT251及像素电极253的衬底250的整个表面地形成用作取向膜的绝缘膜254。作为用作取向膜的绝缘膜材料，例如可以使用如下材料将聚酰胺酸溶解于混合有N-甲基-2-吡咯烷酮等和醋酸溶纤剂(cellosolve acetate)的溶剂而成的聚酰亚胺树脂；或使聚酰胺酸亚胺化并将此溶于溶剂而成的聚酰亚胺树脂等。作为形成方法，可以使用丝网印刷法、胶版印刷法、旋涂法、液滴喷射法等。膜厚度例如形成为20nm至 70nm (包括20nm和70nm)，优选为30至60nm (包括30nm和60nm)，即可。通过使用毛毡或棉花等的摩擦垫擦的摩擦法，对于这样形成的绝缘膜254的表面向预定的方向进行取向处理。接下来，在对相衬底260上层叠滤色镜沈1、遮光膜沈2、共同电极沈3、以及取向膜 264.在采用全彩色显示的情况下，使用呈现红色(R)、绿色(G)、蓝色(B)的材料形成滤色镜沈1，而在采用单色显示的情况下，使用呈现至少一个颜色的材料形成滤色镜沈1，即可。此外，滤色镜261也可以为层叠颜色转换层的结构。遮光膜262 —般由金属膜或含有黑色颜料的有机膜构成。作为共同电极263的材料，与像素电极的材料同样，例如可以使用将氧化锡混合到氧化铟而成的氧化铟锡(ITO)、将氧化硅混合到氧化铟锡(ITO)而成的氧化铟锡硅 (ITSO)、将氧化锌混合到氧化铟而成的氧化铟锌(IZO)、氧化锌(ZnO)、或氧化锡(SnO2)等。 此外，氧化铟锌(IZO)是如下形成的透明导电材料，即，使用将2至20wt%的氧化锌(SiO) 混合到氧化铟而成的靶，通过溅射法来形成。此外，与像素电极同样，可以使用金属材料如铝(Al)等。接下来，使用密封剂(未图示)贴合层叠有滤色镜261等的对相衬底沈0和形成有TFT251等的衬底250。遮光膜262配置为与TFT重叠，而滤色镜261配置为与像素电极 253重叠。然后，注入液晶265而完成液晶面板(参照图9A)。虽然未图示，偏振片贴在图 9A中的衬底250的下部及对相衬底沈0的上部。通过以上工序，液晶面板完成。接下来，将参照图9B说明本实施方式的液晶面板的像素部分的结构。图9B是液晶面板的俯视图的一个示例，而沿图9B中A-A’的剖视图对应于图9A的A-A’。半导体层271重叠在栅极布线270上，该重叠部分成为栅极。就是说，附图标记270 既是栅极布线又是栅极。此外，源极布线(或漏极布线)272及像素电极273电连接到半导体层271，这是来自源极布线(或漏极布线)272的信号通过半导体层271输入到像素电极 273的结构。此外，与栅极布线和栅极的关系同样，源极布线(或漏极线)272和半导体层 271重叠的部分成为源极(或漏极)。就是说，附图标记272既是源极布线(或漏极布线) 又是源极(或漏极)。电容布线274在重叠于像素电极273的部分形成电容器。电容布线 274既可用与栅极布线270相同的层形成，又可用其他层形成。在用与栅极布线270相同的层形成的情况下，通过如栅极布线那样使用低电阻材料，可以形成电阻被减少的电容布线。 此时，适当地使用实施方式1、实施方式2等而形成，即可。栅极布线270形成为由低电阻材料构成的导电膜270b被用作阻挡膜的导电膜 270a及270c覆盖。通过具有这样的结构，可以防止因可移动元素而导致的半导体层271的污染。此外，在本实施方式中，采用在半导体层271的下部不形成栅极布线270中的导电膜 270b的结构，然而不局限于此，也可以采用在半导体层271的下部形成的结构。通过使用本实施方式，由于可以使用低电阻材料作为布线，因此可以制造信号延迟被抑制的液晶面板。此外，通过降低布线电阻，可以制造耗电量低且可高速动作的液晶面板。此外，如本实施方式所示，通过采用将低电阻材料用于栅极布线(及电容布线)而不用于源极布线和其他布线的结构，可以获得如上所述的很大的效果而工序数量最低限地增加。本实施方式可以与实施方式1至实施方式5适当地组合。实施方式7在本实施方式中，以下将参照图IOA和IOB说明使用低电阻材料作为布线或电极的液晶面板的制造方法。使用实施方式4所示的方法在衬底500上形成底部栅极型TFT501。在本实施方式中，使用实施方式4所示的方法形成底部栅极型TFT501，然而不局限于此。关于导电型也没有特别的限制，也可以形成η沟道型和ρ沟道型的任何一种。此外，作为半导体膜，既可使用非晶半导体，又可使用结晶半导体。作为衬底500，可以使用由硼硅酸钡玻璃、硼硅酸铝玻璃等构成的玻璃衬底、硅衬底、具有耐热性的塑料衬底或树脂衬底等。作为塑料衬底或树脂衬底，可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、 丙烯酸、聚酰亚胺等。此外，也可以采用如下结构在形成TFT之后，形成层间绝缘膜作为平坦化膜，在层间绝缘膜的上部形成与源极或漏极电连接的布线。虽然本实施方式中未示，但也可以采用多栅结构作为减少关闭时的漏电流的结构。此外，虽然可以使用顶部栅极型TFT而代替底部栅极型TFT，但是如果使用底部栅极型TFT，由于通过比顶部栅极型少的工序数量可以制造使用低电阻材料的TFT，所以可以制造又廉价又高性能的液晶面板。作为顶部栅极型TFT的制造方法，可以使用实施方式4， 然而只要使用具有低电阻材料被阻挡膜覆盖的结构的布线，则可以使用任何结构的TFT而没有特别的限制。接下来，形成与源极或漏极502电连接的像素电极503。作为像素电极的材料，可以使用将氧化锡混合到氧化铟而成的氧化铟锡(ITO)、将氧化硅混合到氧化铟锡(ITO)而成的氧化铟锡硅(ITSO)、将氧化锌混合到氧化铟而成的氧化铟锌(IZO)、氧化锌(ZnO)、或氧化锡(SnO2)等。此外，氧化铟锌(IZO)是如下形成的透明导电材料，即，使用将2至20wt% 的氧化锌(SiO)混合到氧化铟而成的靶，通过溅射法来形成。作为除了上述以外的电极材料，也可以使用掺杂有杂质元素的非晶硅或结晶硅 (包括多晶硅)。通过在形成TFT的源区或漏区的同时，形成使用非晶硅或结晶硅(包括多晶硅)的电极，可以减少工序数量。当制造反射型液晶面板时，也可以将金属材料如铝(Al) 等用于像素电极。接下来，覆盖包括TFT501及像素电极503的衬底500的整个表面地形成用作取向膜的绝缘膜504。作为用作取向膜的绝缘膜材料，例如可以使用如下材料将聚酰胺酸溶解于混合有N-甲基-2-卩比咯烷酮等和醋酸溶纤剂的溶剂而成的聚酰亚胺树脂；或使聚酰胺酸亚胺化并将此溶于溶剂而成的聚酰亚胺树脂等。作为形成方法，可以使用丝网印刷法、胶版印刷法、旋涂法、液滴喷射法等。膜厚度例如形成为20nm至70nm(包括20nm和70nm)，优选为30至60nm(包括30nm和60nm)，即可。通过使用毛毡或棉花等的摩擦垫擦的摩擦法，对于这样形成的绝缘膜504的表面向预定的方向进行取向处理。接下来，在对相衬底510上层叠滤色镜511、遮光膜512、共同电极513及取向膜 514。在采用全彩色显示的情况下，使用呈现红色(R)、绿色(G)、蓝色(B)的材料形成滤色镜511，而在采用单色显示的情况下，使用呈现至少一个颜色的材料形成滤色镜511，即可。此外，滤色镜511也可以为层叠颜色转换层的结构。遮光膜512 —般由金属膜或含有黑色颜料的有机膜构成。作为共同电极513的材料，与像素电极的材料同样，例如可以使用将氧化锡混合到氧化铟而成的氧化铟锡(ITO)、将氧化硅混合到氧化铟锡(ITO)而成的氧化铟锡硅 (ITSO)、将氧化锌混合到氧化铟而成的氧化铟锌(IZO)、氧化锌(ZnO)、或氧化锡(SnO2)等。 此外，氧化铟锌(IZO)是如下形成的透明导电材料，即，使用将2至20衬％的氧化锌(ZnO) 混合到氧化铟而成的靶，通过溅射法来形成。此外，与像素电极同样，可以使用掺杂有杂质元素的非晶硅或结晶硅、金属材料如铝(Al)等。接下来，使用密封剂(未图示)贴合层叠有滤色镜511等的对相衬底510和形成有TFT501等的衬底500。遮光膜512配置为与TFT重叠，而滤色镜511配置为与像素电极 503重叠。然后，注入液晶515而完成液晶面板(参照图10A)。虽然未图示，偏振片贴在图 IOA中的衬底500的下部及对相衬底510的上部。通过以上工序，液晶面板就完成。接下来，将参照图IOB说明本实施方式的液晶面板的像素部分的结构。图IOB是液晶面板的俯视图的一个示例，而沿图IOB中A-A’的剖视图对应于图IOA的A-A’。半导体层521重叠在栅极布线520上，该重叠部分成为栅极。就是说，附图标记 520既是栅极布线又是栅极。此外，源极布线(或漏极布线)522及像素电极523电连接到半导体层521，这是来自源极布线(或漏极布线)522的信号通过半导体层521输入到像素电极523的结构。此外，与栅极布线和栅极的关系同样，源极布线(或漏极布线)522和半导体层521重叠的部分成为源极(或漏极)。就是说，附图标记522既是源极布线(或漏极布线)又是源极(或漏极)。电容布线524在重叠于像素电极523的部分形成电容器。 电容布线524既可用与栅极布线520相同的层形成，又可用其他层形成。在用与栅极布线 520相同的层形成的情况下，通过如栅极布线那样使用低电阻材料，可以形成电阻被减少的电容布线。此时，适当地使用实施方式1、实施方式2等而形成，也可。栅极布线520形成为由低电阻材料构成的导电膜520b被用作阻挡膜的导电膜 520a及520c覆盖，而源极布线(或漏极布线)522形成为由低电阻材料构成的导电膜522b 被用作阻挡膜的导电膜522a及522c覆盖。通过具有这样的结构，可以防止因可移动元素而导致的半导体层521的污染。此外，在本实施方式中，采用在半导体层521的上部不形成源极布线(或漏极布线)522中的导电膜522b的结构，然而不局限于此，也可以采用在半导体层521的上部形成的结构。此外，也可以采用在半导体层521的下部不形成栅极布线520 中的导电膜520b的结构。通过使用本实施方式，由于可以使用低电阻材料作为布线，因此可以制造信号延迟被抑制的液晶面板。此外，通过降低布线电阻，可以制造耗电量低且可高速动作的液晶面板。此外，如本实施方式所示，通过采用将低电阻材料除了栅极布线(及电容布线)以外还用于源极布线的结构，可以减少源极布线的电阻，因此可以使上述效果进一步大。本实施方式可以与实施方式1至实施方式5适当地组合。实施方式8在本实施方式中，以下将参照图IlA和IlB说明使用低电阻材料作为布线或电极的电致发光面板(以下称作EL面板)的制造方法。使用实施方式5所示的方法在衬底600上形成顶部栅极型TFT601及602。在此，顶部栅极型TFT601用作开关TFT，而顶部栅极型TFT602用作驱动TFT。在本实施方式中， 使用实施方式5所示的方法形成顶部栅极型TFT，然而不局限于此。关于导电型也没有特别的限制，也可以形成η沟道型和ρ沟道型的任何一种。此外，作为半导体膜，既可使用非晶半导体，又可使用结晶半导体。此外，在本实施方式中，源极(源极布线)或漏极(漏极布线)是在形成层间绝缘膜603之后形成的(参照图11Α)。作为衬底600，可以使用由硼硅酸钡玻璃、硼硅酸铝玻璃等构成的玻璃衬底、硅衬底、具有耐热性的塑料衬底或树脂衬底等。作为塑料衬底或树脂衬底，可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸、聚酰亚胺等。层间绝缘膜603可以使用如下膜形成有机树脂膜；无机绝缘膜；或以硅氧烷材料为起始材料地形成的包含Si-O-Si键的绝缘膜(以下称作硅氧烷绝缘膜)。此外，硅氧烷的骨架结构由硅(Si)和氧(0)的键构成。作为取代基，使用至少包含氢的有机基(例如烷基、芳烃)。作为取代基，也可以使用氟基。此外，作为取代基，也可以使用至少包含氢的有机基和氟基。也可以使用称为低介电常数材料(low-k材料)的材料形成层间绝缘膜603。 此外，图8A的A-A，及B-B，相当于图8B的A-A，及B-B，的截面。也可以采用具有多个LDD区域的TFT作为减少关闭时的漏电流的结构。此外，也可以采用使用多栅结构的结构。此外，可以使用底部栅极型TFT而代替顶部栅极型TFT。如果使用底部栅极型TFT， 由于通过比顶部栅极型少的工序数量可以制造使用低电阻材料的TFT，所以可以制造又廉价又高性能的EL面板。作为底部栅极型TFT的制造方法，可以使用实施方式3，然而只要使用具有低电阻材料被阻挡膜覆盖的结构的布线，则可以使用任何结构的TFT而没有特别的限制。另外，既可采用形成多个层间绝缘膜的结构，又可采用不形成层间绝缘膜的结构。接下来，形成与源极或漏极604电连接的像素电极605。作为像素电极的材料，在制造底部发射型或双面发射型的EL面板的情况下，可以使用将氧化锡混合到氧化铟而成的氧化铟锡(ITO)、将氧化硅混合到氧化铟锡(ITO)而成的氧化铟锡硅(ITSO)、将氧化锌混合到氧化铟而成的氧化铟锌(IZO)、氧化锌(ZnO)、或氧化锡(SnO2)等。此外，氧化铟锌 (IZO)是如下形成的透明导电材料，即，使用将2至20wt%的氧化锌(SiO)混合到氧化铟而成的靶，通过溅射法来形成。此外，作为制造顶部发射型的EL面板的情况的像素电极材料，可以使用铝、镁和银的合金(Mg-Ag)等。然后，在TFT上形成将成为隔壁的绝缘膜606。绝缘膜606形成为像素电极605的一部分露出。绝缘膜606形成为覆盖源极或漏极604与像素电极605连接的部分。这是因为如果源极或漏极604与像素电极605连接的部分不被绝缘膜606覆盖而露出，像素电极 605和之后要形成的共同电极608的短路问题的原因。另一方面，绝缘膜606形成为在使像素电极605露出的附近膜厚度连续地减少而具有曲面。这是为了防止形成在像素电极605 及绝缘膜606的上部的电场发光层因绝缘膜606的台阶而破裂。此外，作为绝缘膜606，可以使用有机树脂、无机绝缘材料、或硅氧烷绝缘材料而形成。作为有机树脂，可以使用丙烯酸、聚酰亚胺、聚酰胺等，作为无机绝缘材料可以使用氧化硅、氮氧化硅等。此外，作为制造方法，可以使用旋涂法、涂敷法等。接下来，与露出于绝缘膜606的像素电极605接触地形成电场发光层607，接着形成共同电极608。作为电场发光层607的结构，既可为发光层的单层结构，又可为设置空穴注入层、空穴传输层、电子传输层、电子注入层等的结构。此外，电场发光层607的结构不局限于具有空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等的区别明确的叠层结构的结构。也就是说，也可以为具有构成空穴注入层、空穴传输层、发光层、电子传输层、 电子注入层等的材料中彼此相邻的材料混合的层的结构。此外，优选使用产生从单态激发态迁移到基态时的发光(荧光)、或从三重态激发态迁移到基态时的发光(磷光)的材料，作为电场发光层607。此外，既可使用由无机物构成的层形成，也可使用混合有无机物的层形成。作为共同电极的材料，在制造底部发射型的EL面板的情况下，可以使用铝、镁和银的合金(Mg-Ag)等。另一方面，在制造顶部发射型或双面发射型的EL面板的情况下，作为共同电极608的材料，可以使用将氧化锡混合到氧化铟而成的氧化铟锡(ITO)、将氧化硅混合到氧化铟锡(ITO)而成的氧化铟锡硅(ITSO)、将氧化锌混合到氧化铟而成的氧化铟锌 (IZO)、氧化锌(ZnO)、或氧化锡(SnO2)等。接下来，参照图IlB说明本实施方式的EL面板的像素部分的结构。图IlB是EL 面板的俯视图的一个示例，而沿图IlB中A-A’及B-B’的剖视图对应于图IlA0栅极布线620重叠在半导体层621上，该重叠部分成为顶部栅极型TFT601的栅极。就是说，附图标记620既是栅极布线又是栅极。此外，源极布线(或漏极布线)622电连接到半导体层621的源极和漏极中的一个，而用作TFT602的栅极的布线拟4通过用于连接的布线623电连接到源极和漏极中的另一个。此外，用作栅极的布线拟4配置为与半导体层625重叠。再者，电源线626电连接到半导体层625的源极和漏极中的一个，而像素电极 627电连接到源极和漏极中的另一个。此外，与栅极布线和栅极的关系同样，源极布线(或漏极布线)622和半导体层621重叠的部分成为源极(或漏极)。就是说，附图标记622既是源极布线(或漏极布线)又是源极(或漏极)。栅极布线620形成为由低电阻材料构成的导电膜620b被用作阻挡膜的导电膜 620a及620c覆盖，而源极布线(或漏极布线)622形成为由低电阻材料构成的导电膜622b 被用作阻挡膜的导电膜62 及622c覆盖。此外，用于连接的布线623、用作栅极的布线 624、以及电源线拟6也具有由低电阻材料构成的导电膜被用作阻挡膜的导电膜覆盖的结构。通过具有这样的结构，可以防止因可移动元素而导致的半导体层621及625的污染。此外，在本实施方式中，栅极布线620、源极布线(或漏极布线)622、用于连接的布线623、用作栅极的布线624、以及电源线拟6为使用低电阻材料的结构，但是不局限于此，也可以使栅极布线620仅仅为使用低电阻材料的结构。再者，在本实施方式中采用在半导体层621的上部不形成源极布线(或漏极布线)622中的导电膜622b的结构，然而也可以采用在半导体层621的上部形成的结构。此外，也可以采用在半导体层621的上部不形成栅极布线620 中的导电膜620b的结构。通过使用本实施方式，可以制造使用低电阻材料作为布线的EL面板。通过使用本实施方式，由于可以使用低电阻材料作为布线，因此可以制造信号延迟被抑制的EL面板。 此外，通过降低布线电阻，可以制造耗电量低且可高速动作的EL面板。此外，在EL面板中， 由于在像素发光的期间中电流一直继续流过，因此使用低电阻材料作为电源线非常有利于减少耗电量。本实施方式可以与实施方式1至实施方式5适当地组合。
实施方式9在本实施方式中，以下将参照图12A至12C说明使用实施方式1及2所示的低电阻布线抑制信号延迟的显示器件的结构。图12A示出了用低电阻材料的引导布线(引导配线)形成在实施方式6至实施方式8中所制造的面板的衬底700上的状态。引导布线通过FPC(Flexible Printed Circuit) 701与驱动电路连接。此外，在附图中的虚线以下的部分是像素区域。使用实施方式1及实施方式2等形成用低电阻材料的引导布线。此时，不关于引导布线的长度地形成为每一条引导布线的电阻值实质上相同。例如，由于当比较引导布线 702和引导布线703时，引导布线702的布线长度更长，所以通过当形成引导布线703时，形成为布线703的一部分具有不使用低电阻材料的区域704的结构，可以使每一条布线的电阻值为相同。关于不使用低电阻材料的区域的长度，根据引导布线的材质、引导布线的截面面积、各个引导布线的长度的区别等适当地调整，即可。此外，电阻值实质上相同是指比较对象物的一个电阻值为另一个电阻值的80%或更高且120%或更低，优选为90%或更高且 110%或更低。此外，在面板的制造工序中，在形成栅极布线和源极布线(或漏极布线)等布线的同时形成引导布线。此外，本实施方式中所使用的面板不局限于液晶面板和EL面板。面板的制造方法也不局限于实施方式6至实施方式8，而可以使用其他方法。此外，在FPC和衬底上的布线连接的部分中，在布线中既可形成低电阻材料又可不形成。图12C示出了在将低电阻材料不形成在连接部分的情况下，FPC707和衬底上的布线708通过连接部分709 电连接的状态。布线由用作阻挡膜的导电膜708a、708c、以及由低电阻材料构成的导电膜 708b形成。此外，在本实施方式中示出了使用FPC(Flexible Printed Circuit)将驱动电路连接到衬底上的情况，然而不局限于本实施方式，既可使用C0G(Chip On Glass)或印刷衬底将驱动电路连接到衬底上，也可在衬底上形成驱动电路本身为一体。在这种情况下，通过使用本发明可以制造抑制信号延迟的显示器件。图12B是放大图12A中由圆虚线围绕的区域而示出的。附图标记705表示由低电阻材料构成的导电膜，附图标记706表示用作阻挡膜的导电膜。通过使用本发明，可以形成一部分不使用低电阻材料而形成的引导布线，以可以抑制信号延迟。此外，引导布线的结构不局限于本实施方式。在以消除因引导布线而导致的信号延迟仅仅为目的的情况下，例如，可以采用如下结构使用用作阻挡膜的导电膜形成引导布线的大多部分，使用低电阻材料仅仅形成一部分而降低该一部分的电阻值，以调整布线的电阻值。通过采用如上所述的结构，可以制造布线电阻被降低且能够高速动作的显示器件。此外，同时可以消除因引导布线而导致的信号延迟。另外，还可以缩小引导布线占有的面积，因此可以制造有效地使用衬底面积的显示器件。本实施方式可以与实施方式1至实施方式8适当地组合。实施方式10在本实施方式中，将参照图14说明使用本发明的大型显示器件。图14是具有例如30英寸或更大且小于100英寸的大屏幕的大型显示器件，包括框体800、显示部分801、扬声器802、操作开关803等。此外，大型显示器件包括所有的用于显示信息如用于计算机、用于接收TV广播、用于双方向TV等的显示器件。根据本发明，可以制造减少因引导布线而导致的信号延迟的显示器件。此外，通过将低电阻材料用于布线， 可以制造以高速、低耗电量动作的大型显示器件。此外，本发明还有效于缩小引导布线占有的面积并有效地使用衬底面积。本实施方式可以与实施方式1至实施方式9适当地组合而使用。本发明不局限于 30英寸或更大且小于100英寸的大屏幕的大型显示器件。在具有100英寸或更大屏幕的大型显示器件中，也可以非常有效地使用本发明。实施方式11将参照图15A至15E说明使用本发明的显示器件的电子设备。本发明虽然在大型显示器件中发挥特别大的效果，但是例如在中型、小型显示器件(例如小于30英寸)中发挥很大的效果，例如因布线电阻减少的低耗电量化、显示器件的高速动作、由引导布线需要的面积缩小而可有效地使用衬底面积。因此，本发明可以不局限于用于大型显示器件。作为本发明的电子设备，例如可以举出影像拍摄装置如数字相机和数字摄像机等、护目镜式显示器(头戴式显示器)、导航系统、音频再现装置(汽车音频装置、MP3再现装置)、计算机、游戏机、便携式信息终端(移动式计算机、移动电话、便携式游戏机、电子词典、电子书籍等)、具备记录介质的图像再现装置(具体来说，可以再现诸如数字通用光盘(DVD)之类的记录介质并包括能够显示图像的显示器的装置)等。图15A是显示器件，即是个人计算机的监视器和电视接收机等，并且包括框体 2001、支撑体2002、显示部分2003等。通过使用本发明，可以制造信号延迟的影响被减少的显示器件。此外，可以制造一种显示器件，其中可以缩小引导布线占有的面积，有效地使用衬底面积，可以以低耗电量且高速动作。图15B是也可以看电视的移动电话，包括主体2101、框体2102、显示部分2103、音频输入部分2104、音频输出部分2105、操作键2106、天线2108等。通过使用本发明，可以制造具有信号延迟的影响被减少的显示部分的移动电话。此外，可以制造一种移动电话，其中可以缩小引导布线占有的面积，有效地使用衬底面积，可以以低耗电量且高速动作。图15C是计算机，包括主体2201、框体2202、显示部分2203、键盘2204、外部连接端口 2205、指向鼠标2206等。通过使用本发明，可以制造具有信号延迟的影响被减少的显示部分的计算机。此外，可以制造一种计算机，其中具有可以缩小引导布线占有的面积且有效地使用衬底面积的显示部分，可以以低耗电量且高速动作。在图15C中示出了笔记本计算机，也可以适用于显示器一体型台式计算机等。图15D是移动计算机，包括主体2301、显示部分2302、开关3203、操作键2304、红外线端口 2305等。通过使用本发明，可以制造具有信号延迟的影响被减少的显示部分的移动计算机。此外，可以制造一种移动计算机，其中具有可以缩小引导布线占有的面积且有效地使用衬底面积的显示部分，可以以低耗电量且高速动作。图15E是便携式游戏机，包括框体2401、显示部分2402、扬声器2403、操作键 2404、记录介质插入部分2405等。通过使用本发明，可以制造具有信号延迟的影响被减少的显示部分的游戏机。此外，可以制造一种游戏机，其中具有可以引导布线占有的面积且有效地使用衬底面积的显示部分，可以以低耗电量且高速动作。
如上述那样，本发明的适用范围极为宽广，可以适用于各种领域的电子设备。本实施方式可以与实施方式1至实施方式9适当地组合而使用。本说明书根据2005年11月17日在日本专利局受理的日本专利申请号 2005-333207而制作，所述申请全部内容包括在本说明书中。
权利要求
1.一种显示器件，其特征在于，包括 半导体膜；栅极布线；在所述半导体膜和所述栅极布线之间的栅极绝缘膜；以及与所述半导体膜电连接的源极或漏极布线， 所述栅极布线的第一部分包括第一导电膜和形成在所述第一导电膜之上的第二导电膜，其中所述第一导电膜的整个上表面与所述第二导电膜接触，并且所述栅极布线的第二部分包括 所述第一导电膜；选择性地形成在所述第一导电膜上的第三导电膜；以及形成所述第二导电膜，使其覆盖所述第三导电膜。
2.—种显示器件，其特征在于，包括 栅极布线；形成在所述栅极布线上的栅极绝缘膜； 形成在所述栅极绝缘膜上的半导体膜； 形成在所述半导体膜上的掺杂元素的半导体膜；以及与所述掺杂元素的半导体膜电连接的源极或漏极布线， 所述栅极布线的第一部分包括第一导电膜和形成在所述第一导电膜之上的第二导电膜，其中所述第一导电膜的整个上表面与所述第二导电膜接触，并且所述栅极布线的第二部分包括 所述第一导电膜；选择性地形成在所述第一导电膜上的第三导电膜；以及形成所述第二导电膜，使其覆盖所述第三导电膜。
3.—种显示器件，其特征在于，包括第一绝缘膜；形成在所述第一绝缘膜上的半导体膜； 形成在所述半导体膜上的栅极绝缘膜； 形成在所述栅极绝缘膜上的栅极布线； 形成在所述栅极布线上的第二绝缘膜；以及与所述半导体膜电连接的源极或漏极布线， 所述栅极布线的第一部分包括第一导电膜和形成在所述第一导电膜之上的第二导电膜，其中所述第一导电膜的整个上表面与所述第二导电膜接触，并且所述栅极布线的第二部分包括 所述第一导电膜；选择性地形成在所述第一导电膜上的第三导电膜；以及形成所述第二导电膜，使其覆盖所述第三导电膜。
4.根据权利要求1所述的显示器件，其特征在于， 所述第二导电膜含有铜。
5.根据权利要求1所述的显示器件，其特征在于，所述第一导电膜或所述第三导电膜含有钨、钼、铬、钛中的至少一种。
6.根据权利要求1所述的显示器件，其特征在于， 所述第一导电膜和所述第三导电膜由相同材料形成。
7.根据权利要求1所述的显示器件，其特征在于， 所述半导体膜和所述栅极布线的所述第一部分重叠。
8.根据权利要求1所述的显示器件，其特征在于， 所述源极或漏极布线还包括第四导电膜；选择性地形成在所述第四导电膜上的第五导电膜；以及第六导电膜，使其形成为覆盖所述第五导电膜。
9.根据权利要求8所述的显示器件，其特征在于， 所述第五导电膜含有铜。
10.根据权利要求8所述的显示器件，其特征在于，所述第四导电膜或所述第六导电膜含有钨、钼、铬、钛中的至少一种。
11.根据权利要求8所述的显示器件，其特征在于， 所述第四导电膜和所述第六导电膜由相同材料形成。
12.根据权利要求1所述的显示器件，其特征在于， 还包括形成在与所述栅极布线相同层中的电容布线。
13.根据权利要求1所述的显示器件，其特征在于， 还包括形成在与所述源极或漏极布线相同层中的电源线。
14.根据权利要求2所述的显示器件，其特征在于， 所述第二导电膜含有铜。
15.根据权利要求2所述的显示器件，其特征在于，所述第一导电膜或所述第三导电膜含有钨、钼、铬、钛中的至少一种。
16.根据权利要求2所述的显示器件，其特征在于， 所述第一导电膜和所述第三导电膜由相同材料形成。
17.根据权利要求2所述的显示器件，其特征在于， 所述半导体膜和所述栅极布线的所述第一部分重叠。
18.根据权利要求2所述的显示器件，其特征在于， 所述源极或漏极布线还包括第四导电膜；选择性地形成在所述第四导电膜上的第五导电膜；以及第六导电膜，使其形成为覆盖所述第五导电膜。
19.根据权利要求18所述的显示器件，其特征在于， 所述第五导电膜含有铜。
20.根据权利要求18所述的显示器件，其特征在于，所述第四导电膜或所述第六导电膜含有钨、钼、铬、钛中的至少一种。
21.根据权利要求18所述的显示器件，其特征在于， 所述第四导电膜和所述第六导电膜由相同材料形成。
22.根据权利要求2所述的显示器件，其特征在于， 还包括形成在与所述栅极布线相同层中的电容布线。
23.根据权利要求2所述的显示器件，其特征在于， 还包括形成在与所述源极或漏极布线相同层中的电源线。
24.根据权利要求3所述的显示器件，其特征在于， 所述第二导电膜含有铜。
25.根据权利要求3所述的显示器件，其特征在于，所述第一导电膜或所述第三导电膜含有钨、钼、铬、钛中的至少一种。
26.根据权利要求3所述的显示器件，其特征在于， 所述第一导电膜和所述第三导电膜由相同材料形成。
27.根据权利要求3所述的显示器件，其特征在于， 所述半导体膜和所述栅极布线的所述第一部分重叠。
28.根据权利要求3所述的显示器件，其特征在于， 所述源极或漏极布线还包括第四导电膜；选择性地形成在所述第四导电膜上的第五导电膜；以及第六导电膜，使其形成为覆盖所述第五导电膜地。
29.根据权利要求观所述的显示器件，其特征在于， 所述第五导电膜含有铜。
30.根据权利要求观所述的显示器件，其特征在于，所述第四导电膜或所述第六导电膜含有钨、钼、铬、钛中的至少一种。
31.根据权利要求观所述的显示器件，其特征在于， 所述第四导电膜和所述第六导电膜由相同材料形成。
32.根据权利要求3所述的显示器件，其特征在于， 还包括形成在与所述栅极布线相同层中的电容布线。
33.根据权利要求3所述的显示器件，其特征在于， 还包括形成在与所述源极或漏极布线相同层中的电源线。
34.一种显示器件，其特征在于，包括 像素部分；以及与所述像素部分电连接的引导配线， 所述引导配线包括 具有第一长度的第一引导布线；以及具有第二长度的第二引导布线， 所述第一引导布线和所述第二引导布线包括 第一导电膜；选择性地形成在所述第一导电膜上的第二导电膜；以及覆盖所述第二导电膜的第三导电膜，形成所述第二导电膜，使得所述第一引导布线和所述第二引导布线的电阻彼此实质上相同。
全文摘要
本发明揭示一种显示器件及其制造方法。一般希望在显示器件中将低电阻材料用于配线，但是到现在为止没有存在形成配线的有效方法。本发明的结构之一包括以下工序形成第一导电膜；在第一导电膜上选择性地形成抗蚀剂；在第一导电膜及抗蚀剂上形成第二导电膜；在去除抗蚀剂的同时去除形成在抗蚀剂上的第二导电膜；形成第三导电膜，使其覆盖形成在第一导电膜上的第二导电膜；选择性地蚀刻第一导电膜及第三导电膜；形成多个布线及电极。由此，由于可以在大型面板中形成用低电阻材料的布线，因此可以解决信号延迟等问题。
文档编号H01L27/32GK102290432SQ20111017065
公开日2011年12月21日 申请日期2006年11月16日 优先权日2005年11月17日
发明者细谷邦雄, 藤川最史 申请人:株式会社半导体能源研究所