专利名称：制造半导体器件的方法和半导体器件的制作方法
技术领域：
本发明涉及半导体领域，特别涉及制造半导体器件的方法和半导体器件。
背景技术：
随着半导体技术的不断发展，对半导体集成器件的封装技术提出了更高的要求。贯穿衬底通路(TSV,Through Substrate Via)技术是用于将不同芯片封装在一起的ー种新型封装技术，其通过制作贯穿衬底的、其中填充有导电材料的通路，然后将多个芯片或晶圆堆叠在一起，利用所述通路来实现芯片之间的电连接。TSV技术能够将不同功能的芯片组合在一起，増大芯片在三维方向堆叠的密度，减小集成电路(IC)的外形尺寸，并且大大改善芯片速度和低功耗的性能。TSVエ艺可以集成到制造エ艺的不同阶段。一种常见的方案是，在衬底上形成功能结构(例如，金属氧化物半导体(MOS)晶体管)之前开始进行TSVエ艺。例如，在形成功能结构之前，从衬底上将要形成功能结构的一侧刻蚀出孔，在孔中填充导电材料；然后在衬底上形成功能结构；在堆叠芯片或晶圆之前通过减薄衬底使该孔贯通，得到贯穿衬底并且填充有所述导电材料的通路。然而，如果TSV中填充的是金属，往往会在衬底上发生污染，从而严重影响后续エ艺。并且，填充的金属难以承受形成功能结构过程中的高温，例如，在形成栅极电介质层的热氧化过程中的高温，或源/漏区激活エ艺中的高温。如果TSV中填充的是多晶硅，则TSV的导电性能会由于多晶硅的高阻抗而变差。TSVエ艺也可以在别的阶段进行。例如，可以在形成功能结构(例如MOS管)之后、后段(BEOL, back-end-o f-line)エ艺(例如互连エ艺)之前开始进行TSVエ艺。然而，在这种方案中，由于衬底上已经形成有功能结构，因此，在孔中填充导电材料之后，难以对其进行化学机械抛光(CMP)处理。又例如，可以在BEOLエ艺之后、晶圆接合(bonding)之前进行TSVエ艺。然而，在这种方案中，为了在互连エ艺之后为TSVエ艺保留足够的空间，通常必须增大晶圆面积，而且往往会使得互连エ艺更加复杂。再例如，可以在晶圆接合之后进行TSVエ艺。这样做的缺点是，接合晶圆所使用的接合材料往往会因无法承受TSVエ艺中的高温而受到损伤，使得晶圆无法接合在一起。在2010年4月15日公开的题为“Through Substrate Via Process”的美国专利申请公开No. 2010/0093169A1中，描述了ー种TSVエ艺。在该公开的方案中，在衬底的第一面上形成功能结构之前，在该第一面上形成孔，在孔的内壁形成作为隔离层的第一电介质材料层，并且在孔中填充第二电介质材料，其中，第一和第二电介质材料不同，可以分别是氧化硅和氮化硅之一；然后在衬底上形成功能结构；此后，从衬底的背面(与第一面相对的面)减薄衬底以露出孔中的第二电介质材料，去除孔中的第二电介质材料，然后在孔中填充金属(例如铜)，从而得到最終的填充有金属的TSV。在该方案中，在形成功能结构之前，衬底中的孔所填充的是氧化硅或氮化硅之类的电介质材料而非金属，其不容易受到后续エ艺中高温的损伤，并且不会污染衬底，同时也避免了上面提到的在形成功能结构之后再开始进行TSVエ艺所遇到的问题。为了方便讨论，在下面的描述中，将TSV制作过程中在填充最終的TSV填充材料(例如铜)之前作为替代物而填充在TSV中的材料称为“TSV替代材料”。
发明内容
然而，本发明的发明人发现，在上述美国专利申请公开No. 2010/0093169A1中的方案中，TSV替代材料使用的是氧化硅或氮化硅之类的材料，这些材料与半导体器件制造的后续エ艺中使用的材料可能具有兼容问题。例如，在TSV形成过程中，以及在诸如浅槽隔离(STI)、局部硅氧化(LOCOS)、形成自对准接触结构等后续エ艺中，往往利用氮化硅或氧化硅作为硬掩模层和/或阻挡层。从而，在去除作为硬掩模层和/或阻挡层的氮化硅或氧化硅时，容易损伤填充在衬底的孔中的TSV替代材料。例如，在STI过程中去除氮化硅硬掩模层时，往往采用热磷酸槽进行湿法刻蚀，这样会损伤TSV替代材料，继而不利地影响后续的エ艺流程。
·
此外，当TSV替代材料是氧化硅或氮化硅时，一般采用酸(例如磷酸)进行湿法刻蚀来去除TSV中的TSV替代材料。但是，利用酸来进行湿法刻蚀容易损伤位于TSV上的金属接触件。为此，发明人提供了ー种新的用于形成TSV的技术方案，以解决现有技术的上述问题中的至少ー个。根据本发明的第一方面，提供了一种制造半导体器件的方法，包括在衬底的第一面上形成孔；在所述孔的内壁形成隔离层；在所述孔中填充半导体材料；在衬底的第一面上形成功能结构；从衬底的与第一面相对的第二面对衬底进行减薄以露出所述孔中的半导体材料；去除所述半导体材料，以形成贯穿衬底的通孔；以及在所述通孔中填充导电材料。可选地，在衬底的第一面上形成功能结构的步骤包括在所述半导体材料上形成金属与所述半导体材料的化合物。可选地，所述金属是镍、钴或钛。可选地，所述半导体材料是硅、锗或锗硅。可选地，所述半导体材料是多晶硅。可选地，所述半导体材料是η型或P型掺杂的硅。可选地，所述方法还包括在衬底的第一面上形成孔之前，在第一面上依次形成衬垫氧化物层和氮化硅层。可选地，形成隔离层的步骤包括进行氧化处理以在所述孔的内壁形成氧化物隔
尚层O可选地，填充半导体材料的步骤包括在所述孔中和所述氮化硅层上沉积半导体材料；进行化学机械抛光以露出氮化硅层；以及去除氮化硅层和衬垫氧化物层。可选地，所述孔的深度为5微米至40微米。可选地，所述隔离层的厚度为50埃至2000埃。可选地，所述导电材料是铜。可选地，所述功能结构包括MOS晶体管。可选地，所述去除所述半导体材料的步骤包括利用各向同性刻蚀エ艺去除所述半导体材料。可选地，通过用含氟的气体进行干法刻蚀来去除所述半导体材料。可选地，通过用碱性溶液进行湿法刻蚀来去除所述半导体材料。
可选地，所述碱性溶液是浓氨水、氢氧化钾溶液、或四甲基氢氧化铵溶液。根据本发明的第二方面，提供一种半导体器件，包括衬底，所述衬底具有其上形成有功能结构的第一面和与第一面相对的第二面；以及贯穿衬底的通路，所述通路的内壁上具有隔离层，所述通路中填充有半导体材料，并且在通路中靠近第一面的一端形成有金属与所述半导体材料的化合物。根据本发明的第三方面，提供一种半导体器件，包括衬底，所述衬底具有其上形成有功能结构的第一面和与第一面相对的第二面；以及贯穿衬底的通路，所述通路的内壁上具有隔离层，所述通路中填充有导电材料，并且在通路中靠近第一面的一端形成有金属与半导体材料的化合物。可选地，所述半导体材料是硅、锗或锗硅。可选地，所述金属是镍、钴或钛。可选地，所述导电材料是铜。本发明的ー个优点在于，可以防止TSV替代材料在后续エ艺中受到损伤。通过以下參照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。參照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中图1A-1G示出根据本发明的一个实施例的制造半导体器件的方法的各步骤相应结构的示意性截面图。图2A-2F示出根据本发明的ー个具体示例，在衬底中的孔中形成半导体材料填充件的示例性方法的各步骤相应结构的示意性截面图。图3示出根据本发明的一个实施例的半导体器件的结构示意图。图4示出根据本发明的另ー个实施例的半导体器件的结构示意图。
具体实施例方式现在将參照附图来详细描述本发明的各种示例性实施例。应注意到除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在ー个附图中被定义，则在随后的附图中不需要对其进行进ー步讨论。下面參考图1A-1G描述根据本发明的一个实施例的制造半导体器件的方法，其中包括TSV的形成过程。如图IA所示，衬底110具有第一面112和与第一面112相対的第二面114。首先，在衬底110的第一面112上形成孔115。衬底110可以采用各种适当的半导体材料，包括但不限于硅、锗、锗硅，等等。可以用各种适当的方法来形成孔115，例如光刻和刻蚀エ艺。需 要注意的是，虽然图IA中仅仅示出了ー个孔115，但是孔115可以不止ー个，而是可以根据 需要具有任意的数量和位置分布。孔115的深度可以根据需要而不同，优选地，孔115的深度可以为5微米至40微米。然后，如图IB所示，在孔115的内壁形成隔离层130。隔离层130覆盖了孔115的底壁和侧壁，可以用于将衬底与孔中将要填充的材料隔离开，使二者不会电连通。隔离层130可以采用任何合适的材料，例如可以是氧化硅或氮化硅。可以通过例如氧化、沉积或任何适当的エ艺来形成隔离层130。隔离层130的厚度可以根据需要而不同，优选地，隔离层130的厚度可以为50埃至2000埃。接下来，如图IC所示，在形成有隔离层130的孔115中填充半导体材料，得到半导体材料的填充件120。即,用半导体材料作为TSV替代材料来填充孔115。该填充可以通过各种适当的方法进行。例如，可以通过在衬底的第一面112上沉积半导体材料，然后进行化学机械抛光(CMP)来得到填充件120。填充的半导体材料可以是硅(例如，可以是单晶硅或多晶硅，可以未掺杂，也可以η型掺杂或P型掺杂)、锗、锗硅、或任何其他适当的半导体材料。由于填充的是半导体材料，因此，填充件120的材料与诸如浅槽隔离(STI)、局部硅氧化(LOCOS)、形成自对准接触结构等后续エ艺中使用的硬掩膜材料或阻挡层材料不相同，从而在后续エ艺中不各易受到损伤。接下来，如图ID所示，在衬底110的第一面112上形成各种功能结构。这里，功能结构指的是可以在衬底上形成的各种具有一定功能的结构，诸如层间电介质层、金属氧化物半导体(MOS)晶体管、金属塞、互连金属线、钝化层，等等。在衬底上形成功能结构的エ艺是公知的，在此不作详细描述。图ID中示意性地示出了ー些功能结构，包括电介质层210(其可以包括多个层间电介质层，在此未分别示出)、源/漏区150、源/漏区接触层160 (其可以是金属硅化物，例如TiSi2)、栅极氧化物层180、栅极170、栅极侧壁间隔件190、栅极接触层195、金属塞220、互连金属线230、压点金属250、钝化层260等。其中，源/漏区150、栅极氧化物层180、栅极170、栅极侧壁间隔件190可以构成MOS晶体管。本领域技术人员将理解，图ID中示出的功能结构并不一定都是必须的。根据需要，衬底上的功能结构可以多于、少于或完全不同于图ID中示出的那些，并且各种功能结构的具体构造、布置等也不限于图ID中所示的那样，而是可以具有另外的构造和布置。可选地，在衬底110的第一面112上形成功能结构的过程中，可以在填充件120上形成金属与填充件120的半导体材料的化合物140。形成化合物140的金属例如可以是镍、钴、钛、或其他适合的金属。如果填充件120的材料是硅，则化合物140为金属硅化物。化合物140可以在形成功能结构的过程中对填充件120起到额外的保护作用。化合物140可以在一个单独的步骤中形成，也可以与源/漏区接触层160 —起形成。对于后一种情况，例如，可以在形成源/漏区150之后，在衬底110的第一面112上沉积金属，然后进行退火，使得金属与填充件120上部的半导体材料发生反应生成化合物140 ；同时，金属也会与源/漏区150中的硅发生反应生成金属硅化物，从而得到源/漏区接触层160 ;此外，在栅极170为多晶硅栅极的情况下，金属还会与栅极170上部的硅发生反应生成金属硅化物，从而得到栅极接触层195。接下来，如图IE所示，从衬底110的第二面114对衬底110进行减薄以露出孔115中的半导体材料，即，露出填充件120。对衬底进行减薄的工艺是公知的，这里不再详述。减薄的程度可以根据需要而定。例如，衬底110可以被减薄到露出填充件120为止。或者，在露出填充件120之后，衬底110可以继续被减薄直到满足所需要的衬底厚度。
然后，如图IF所示，去除孔115中的填充件120，以形成贯穿衬底的通孔124。可以利用各种适当的工艺来去除填充件120。例如，可以利用各向同性刻蚀工艺去除填充件120。更具体地，考虑到填充件120的材料为诸如硅之类的半导体材料，可以通过用含氟的气体进行干法刻蚀来去除填充件120，或者可以通过用碱性溶液进行湿法刻蚀来去除填充件120。所述碱性溶液例如可以是浓氨水、氢氧化钾溶液、四甲基氢氧化铵(TMAH)溶液，等等。与通常使用酸性溶液来刻蚀作为TSV替代材料的氧化硅或氮化硅的情况不同，使用碱性溶液可以容易地刻蚀掉形成填充件120的半导体材料，而几乎不损伤位于填充件120上方的金属塞220和位于填充件120周围的隔离层130。即，这种刻蚀方法具有高的选择比。因此，利用半导体材料作为TSV替代材料，可以有利于保护金属塞220在去除填充件120的过程中不受损伤。此外，可选地，如果像上面参考图ID所述的那样在填充件120上形成有化合物140，那么，在去除填充件120的过程中，化合物140可以进一步地保护位于填充件120上方的金属塞220不被刻蚀。然后，如图IG所示，在通孔124中填充导电材料，得到贯穿衬底的导电通路126。该导电材料优选为金属，例如铜。可以采用各种公知的技术来填充通孔124，在此不再详述。由此，可以得到具有TSV的半导体器件，其中TSV中填充有诸如铜之类的导电材料。由上述讨论可知，采用根据本发明的前述实施例的方法来形成TSV，可以避免用氧化硅或氮化硅之类的电介质材料作为TSV替代材料引起的与后续工艺不兼容的问题。下面参考图2A-2E描述在衬底中的孔中形成半导体材料填充件的一种示例性的具体方法。利用该方法，可以得到图IC中的结构。首先，如图2A所示，在衬底110的第一面112上依次形成衬垫氧化物层102和氮化硅层104。可选地，在氮化硅层104上可以形成氧化物硬掩模层(未示出)，以作为掩模帮助在衬底110中形成孔115。然后，如图2B所示，从第一面112对氮化硅层104、衬垫氧化物层102和衬底110进行刻蚀，得到孔115。接下来，如图2C所示，对衬底110进行氧化处理，从而在孔115的内壁形成氧化物隔尚层115。
然后，如图2D所示，在孔115中和氮化硅层104上沉积诸如硅之类的半导体材料106。接下来，如图2E所示，进行化学机械抛光(CMP)以露出氮化硅层104。保留在孔115中的半导体材料形成填充件120。通常，由于CMP过程中的过抛(over-polishing)等原因，填充件120的上表面可能会略微低于氮化硅层104。在实际中，得到的填充件120可能稍微高出衬底110的上表面或与衬底110的上表面基本平齐。本领域技术人员容易理解，无论哪种情况，都不会影响本发明的实现，也不会影响到后续的各个步骤。接下来，如图2F所示，去除衬底110上的氮化硅层104和衬垫氧化物层102，得到衬底110和具有隔离层130和半导体材料填充件120的孔。氮化硅层104和衬垫氧化物层102的去除可以采用各种公知的技术(例如湿法刻蚀)来进行，这里不再详细描述。图2F的结构与图IC的结构类似。在得到图2F的结构之后，可以继续进行如图1D-1G所示的各个步骤，以得到具有 TSV的半导体器件。图3示出根据本发明的一个实施例的半导体器件300的结构示意图。如图3所示，半导体器件300可包括衬底110和贯穿衬底的通路310。衬底110可以采用各种适当的半导体材料，包括但不限于硅、锗、锗硅，等等。衬底110具有第一面112和与第一面112相对的第二面114。在第一面112上可以形成有功能结构320。作为示例，图3中示出了可以形成在衬底110的第一面112上的一些功能结构的例子，包括MOS晶体管、互连金属线、金属塞、钝化层等等。然而，功能结构不限于此，而可以是任何可以在衬底上形成的具有一定功能的结构。在通路310的内壁上具有隔离层130，在通路310中填充有半导体材料120，并且，在通路310中靠近第一面112的一端形成有金属与半导体材料120的化合物140。半导体材料120可以是硅、锗、锗硅，等等。形成化合物140的金属可以是镇、钻、钦，等等。图4示出根据本发明的另一个实施例的半导体器件400的结构示意图。如图4所示，半导体器件400可包括衬底110和贯穿衬底的通路410。衬底110可以采用各种适当的半导体材料，包括但不限于硅、锗、锗硅，等等。衬底110具有第一面112和与第一面112相对的第二面114。在第一面112上可以形成有功能结构420。作为示例，图4中示出了可以形成在衬底110的第一面112上的一些功能结构的例子，包括MOS晶体管、互连金属线、金属塞、钝化层等等。然而，功能结构不限于此，而是可以包括任何可以在衬底上形成的具有一定功能的结构。在通路410的内壁上具有隔尚层130,在通路410中填充有导电材料126，并且，在通路410中靠近第一面112的一端形成有金属与半导体材料的化合物140。导电材料126可以是各种金属，例如铜。形成化合物140的半导体材料可以是硅、锗、锗硅，等等。形成化合物140的金属可以是镍、钴、钛，等等。利用贯穿衬底的通路410，可以方便地实现不同芯片之间的电连接。至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发 明的范围由所附权利要求来限定。
权利要求
1.一种制造半导体器件的方法，包括 在衬底的第一面上形成孔； 在所述孔的内壁形成隔离层； 在所述孔中填充半导体材料； 在衬底的第一面上形成功能结构； 从衬底的与第一面相对的第二面对衬底进行减薄以露出所述孔中的半导体材料； 去除所述半导体材料，以形成贯穿衬底的通孔；以及 在所述通孔中填充导电材料。
2.如权利要求I所述的方法，其中，在衬底的第一面上形成功能结构的步骤包括在所述半导体材料上形成金属与所述半导体材料的化合物。
3.如权利要求2所述的方法，其中，所述金属是镍、钴或钛。
4.如权利要求I所述的方法，其中，所述半导体材料是硅、锗或锗硅。
5.如权利要求I所述的方法，其中，所述半导体材料是多晶硅。
6.如权利要求I所述的方法，其中，所述半导体材料是n型或p型掺杂的硅。
7.如权利要求I所述的方法，还包括 在衬底的第一面上形成孔之前，在第一面上依次形成衬垫氧化物层和氮化硅层。
8.如权利要求7所述的方法，其中，形成隔离层的步骤包括 进行氧化处理以在所述孔的内壁形成氧化物隔离层。
9.如权利要求7所述的方法，其中，填充半导体材料的步骤包括 在所述孔中和所述氮化硅层上沉积半导体材料；以及 进行化学机械抛光以露出氮化硅层；以及 去除氮化硅层和衬垫氧化物层。
10.如权利要求I所述的方法，其中，所述孔的深度为5微米至40微米。
11.如权利要求I所述的方法，其中，所述隔离层的厚度为50埃至2000埃。
12.如权利要求I所述的方法，其中，所述导电材料是铜。
13.如权利要求I所述的方法，所述功能结构包括MOS晶体管。
14.如权利要求I所述的方法，其中，所述去除所述半导体材料的步骤包括 利用各向同性刻蚀工艺去除所述半导体材料。
15.如权利要求14所述的方法，其中，通过用含氟的气体进行干法刻蚀来去除所述半导体材料。
16.如权利要求14所述的方法，其中，通过用碱性溶液进行湿法刻蚀来去除所述半导体材料。
17.如权利要求16所述的方法，其中，所述碱性溶液是浓氨水、氢氧化钾溶液、或四甲基氢氧化铵溶液。
18.—种半导体器件,包括 衬底，所述衬底具有其上形成有功能结构的第一面和与第一面相对的第二面；以及贯穿衬底的通路，所述通路的内壁上具有隔离层，所述通路中填充半导体材料，并且在通路中靠近第一面的一端形成有金属与所述半导体材料的化合物。
19.一种半导体器件，包括衬底，所述衬底具有其上形成有功能结构的第一面和与第一面相对的第二面；以及贯穿衬底的通路，所述通路的内壁上具有隔离层，所述通路中填充有导电材料，并且在通路中靠近第一面的一端形成有金属与半导体材料的化合物。
20.如权利要求18或19所述的半导体器件，其中，所述半导体材料是硅、锗或锗硅。
21.如权利要求18或19所述的半导体器件，其中，所述金属是镍、钴或钛。
22.如权利要求19所述的半导体器件，其中，所述导电材料是铜。
全文摘要
本发明涉及制造半导体器件的方法和半导体器件。根据该方法，首先在衬底的第一面上形成孔。然后，在孔的内壁形成隔离层，并在孔中填充半导体材料，诸如多晶硅、锗、锗硅等。接下来，在衬底的第一面上形成诸如MOS管之类的功能结构。然后从衬底的与第一面相对的第二面对衬底进行减薄以露出孔中的半导体材料，并去除孔中的半导体材料，以形成贯穿衬底的通孔。在该通孔中填充导电材料，得到最终的贯穿衬底通路(TSV)，以便于不同芯片之间的电连接。本发明的方法通过用半导体材料作为在TSV中填充金属之前的TSV替代材料，可以更好地与标准工艺流程相兼容。
文档编号H01L23/48GK102856246SQ20111017387
公开日2013年1月2日 申请日期2011年6月27日 优先权日2011年6月27日
发明者洪中山 申请人:中芯国际集成电路制造(北京)有限公司