专利名称：半导体装置的制作方法
技术领域：
本发明涉及半导体装置的结构，且特别涉及电力控制用半导体装置的外围结构。
背景技术：
绝缘栅双极型晶体管ansulated Gate Bipolar Transistor, IGBT)等电力控制用半导体装置(功率半导体器件)广泛应用于从民生设备到电力铁路用途。通常，随着IGBT 的低损耗化的推进，以安全操作区(SOA =Safe Operating Area)为指标表示的半导体装置的承受性能下降。SOA例如为反向偏置安全操作区(RBS0A:Reverse Bias SOA)。RBSOA是对IGBT施加反向偏置时的S0A，成为断开时的承受性能的指标。期望有能够抑制此承受性能降低的技术。另一方面，在下述专利文献1中揭示了这种构成在反向阻断型晶闸管 (thyristor)中，在外围部的上表面侧设有平面结构的保护环(guard ring)，并且使其下表面侧为台面(mesa)结构，而且在该台面结构的斜面(bevel)设有玻璃膜作为保护膜。这种构成的目的是解决在硅衬底的端面与通过电极支撑该硅衬底的衬底(支撑衬底)之间产生放电的两面平面结构的问题，以及晶圆(wafer)强度下降的两面台面结构的问题。专利文献1 日本特开平4-162777号公报(图1和图5)
发明内容
现有的IGBT的下表面侧(集电极侧)构成为包括单元(cell)区以及其外侧的保护环区，在η-型漂移层的下方分别配置有杂质浓度均勻的寿命抑制层、η型缓冲层以及P 型集电极层组成的层叠结构。由此，IGBT导通时，不仅是单元区，在保护环区中空穴也从下表面侧的P型集电极层注入到η-型漂移层。与之相对，从IGBT的上表面侧(发射极侧)注入的电子，仅从IGBT的单元区的金属氧化物半导体场效应晶体管(MOSFET)部注入到η-型漂移层，而不从保护环区的上表面注入。因而在IGBT为导通状态时，在单元区的η-型漂移层中，空穴与电子成为平衡状态而引起传导率调制，但在保护环区中，空穴仍然残留在η-型漂移层。若IGBT从导通状态断开时，从上表面侧没有电子注入，η-型漂移层剩余的空穴中接近η型缓冲层的空穴由寿命抑制层捕获，接近上表面的被吸收到IGBT的发射极配置的ρ 型阱(基极区)，此外的空穴自行在寿命期间消失。此处，在保护环区的上表面侧不存在发射极，所以保护环区的上表面附近的空穴要集中并流入到位于单元区的最外围的IGBT单元的P型阱。此时一旦吸收到IGBT单元的最外围的ρ型阱的空穴量超过一定值时，该部分会引起热破坏，所以IGBT的切断破坏承受能力下降。再者，专利文献1所示的晶闸管中，由于单元的有效面积较大，所以未发生单元外围部的电流集中而引起的热破坏的问题。另一方面，以衬底的下表面侧为负极的PiMp-intrinsic-n) 二极管也存在着与 IGBT同样的问题。即，在二极管为导通状态时，η-型漂移层中，空穴从单元区上表面侧的ρ型正极区注入，电子从下表面侧的η型负极层注入。此时不仅是单元区，在保护环区中电子也从η型负极层注入，所以保护环区的η-型漂移层中，也流入相当量的从单元区注入的空穴。若二极管断开，则在导通状态时Π-型漂移层中积蓄的电子排出到η型负极层，空穴排出到P型正极区。此外一部分电子与空穴重新结合而消失。此时，保护环区的η-型漂移层中积蓄的空穴，要集中并流入到位于单元区最外围的P型正极区。其结果是，反向恢复电流集中于单元区的外围部，所以二极管的反向恢复承受能力降低。此外，现有的保护环结构(场限制环(FLR :Field Limiting Ring))中，电场强度集中于衬底的上表面，所以为抑制此电场集中需要扩大保护环的宽度。但是从装置小型化的观点来看，希望外围结构的宽度窄。本发明为了解决以上的课题构思而成，本发明的半导体装置以抑制保护环区的载流子的积蓄为第一目的，进一步的以缓冲保护环区的上表面侧的电场集中为第二目的。本发明的第一方面的半导体装置包括第一导电型的第一半导体层；在所述第一半导体层下方配置的第二导电型的第二半导体层；具有在所述第一半导体层形成的基极区和发射极区且以所述第二半导体层为集电极层的IGBT单元；以及包围配置有所述IGBT单元的单元区且具有在所述第一半导体层形成的保护环的保护环区，在所述保护环区的下部中，去除所述第二半导体层。本发明的第二方面的半导体装置包括第一导电型的第一半导体层；在所述第一半导体层下方配置的第二导电型的第二半导体层；具有在所述第一半导体层形成的基极区和发射极区且以所述第二半导体层为集电极层的IGBT单元；以及包围配置有所述IGBT单元的单元区且具有在所述第一半导体层形成的保护环的保护环区，所述第一半导体层包括漂移层以及其杂质浓度比所述漂移层高且介于所述漂移层与所述第二半导体层之间的缓冲层，在所述保护环区中，在所述漂移层的底部形成有所述第二导电型的杂质层。本发明的第三方面的半导体装置包括第一导电型的第一半导体层；在所述第一半导体层下方配置的、其杂质浓度比所述第一半导体层高的所述第一导电型的第二半导体层；具有在所述第一半导体层形成的第二导电型的正极层、且以所述第二半导体层为负极层的二极管单元；在所述第二半导体层的下表面配置的负极电极；以及包围配置有所述二极管单元的单元区、且具有在所述第一半导体层形成的保护环的保护环区，在所述保护环区的下部中，去除所述负极电极。本发明的第四方面的半导体装置包括第一导电型的第一半导体层；在所述第一半导体层下方配置的、其杂质浓度比所述第一半导体层高的所述第一导电型的第二半导体层；具有在所述第一半导体层形成的第二导电型的正极层且以所述第二半导体层为负极层的二极管单元；在所述第二半导体层的下表面配置的负极电极；以及包围配置有所述二极管单元的单元区且具有在所述第一半导体层形成的保护环的保护环区，在所述保护环区中，第一半导体层的底部形成有所述第二导电型的杂质层。根据本发明的第一与第三方面，能够抑制半导体装置的保护环区的载流子积蓄。 从而，能够防止断开时在单元区的外围部产生电流集中，提高半导体装置的耐压性。此外，根据本发明的第二与第四方面，能够缓冲半导体装置的保护环区的上表面侧的电场集中，能够将保护环区的宽度做窄。
图1是显示实施方式1的半导体装置的构成的局部截面图。图2是用于说明实施方式1的半导体装置的效果的比较例。图3是显示实施方式2的半导体装置的构成的局部截面图。图4是显示实施方式3的半导体装置的构成的局部截面图。图5是显示实施方式4的半导体装置的构成的局部截面图。图6是显示实施方式5的半导体装置的构成的局部截面图。图7是显示实施方式6的半导体装置的构成的局部截面图。
具体实施例方式<实施方式1>图1是概略显示本发明的实施方式1的半导体装置即IGBT的构成的局部截面图。 该半导体装置包括配置有IGBT单元的单元区以及包围单元区的芯片外围部的保护环区。该半导体装置包括η型半导体层(第一半导体层)的漂移层11和缓冲层13，以及其下配置的P型集电极层12(第二半导体层)。缓冲层13是杂质浓度比η-型漂移层11 高的η型区。此外漂移层11的底部(缓冲层13附近)形成寿命抑制层11a。寿命抑制层 Ila例如由氢离子照射而形成。在单元区中，在漂移层11的上表面部选择性的形成P型阱的基极区14，再在基极区14内的上部形成η型发射极区15。此外以跨在发射极区15、基极区14以及漂移层11 上方的方式，形成栅极绝缘膜16，其上配置例如多晶硅(polysilicon)形成的栅极电极17。 各单元间的漂移层11的上表面由氧化膜IS(SiO2)覆盖，其上配置有与栅极电极17连接的布线。栅极电极17上覆盖有由例如磷硅玻璃(Ph0Sph0-SiliCate-GlaSS，PSG)形成的层间绝缘膜19。层间绝缘膜19先形成直到发射极区15的上表面的接触孔，再在其内部形成发射极电极20 (例如Al-Si层叠结构)。发射极电极20也连接到基极区14，但由于减小二者之间的连接电阻，在基极区14中的与发射极电极20的连接部分，形成有P+型接触区21。此外集电极电极22形成于集电极层12的下表面。另一方面，在保护环区中，漂移层11的上表面部至少配置有一个以上的P型保护环31。此外在漂移层11的上表面部的芯片外围部，形成有η+型沟道阻止层32。保护环 31的上表面与具有场板(field plate)功能的保护环电极33相连接，沟道阻止层32的上表面与阻止电极34相连接。保护环电极33和阻止电极34能够使用与单元区的发射极电极20相同的布线层而形成。此外保护环区上覆盖由例如半绝缘氮化硅(semi-insulating Silicon Nitride, sin-SiN)膜形成的覆盖(overcoat)膜 35。在本实施方式中，将保护环区的下表面侧做成去除集电极层12和集电极电极22 的台面结构。此结构可以待集电极层12和集电极电极22在芯片的整个下表面形成的结构体(图2)形成于晶圆之後，使用特殊形状的切割刀进行芯片切割而形成。或者，利用蚀刻技术也能够形成上述台面结构。此外，由于在保护环区的内侧(接近芯片中央一侧)产生比较强的电场，所以需要充分确保此部分芯片的厚度。因此，以使越向保护环区的内侧芯片就越厚的方式，台面结构的底面优选具有像图1那样的倾斜。以下，对图1所示的本实施方式的IGBT的开关操作进行说明。首先，对导通操作进行说明。在栅极电极17施加既定电压，从而在栅极电极17下的基极区14形成沟道，从发射极区15通过沟道向漂移层11注入电子。再者，使集电极层12与发射极电极20之间为正向偏置状态，从而从集电极层12 通过缓冲层13向漂移层11注入空穴。在单元区中，电子与空穴处于平衡状态，引起传导率调制。另一方面，在保护环区中，由于已去除集电极层12与集电极电极22，所以不引起空穴的注入。图2是用于说明实施方式1的半导体装置的效果的比较例。图2的半导体装置除在保护环区的下表面为非台面结构(保护环区的下方也形成集电极层12和集电极电极22) 以外，均与图1相同。在图2的构成中，在保护环区中也有大量空穴从集电极电极22注入到漂移层11。接着，对图1的半导体装置的断开操作进行说明。在断开时，栅极电极17反向偏置，向漂移层11的电子注入停止。在单元区的漂移层11中，缓冲层13附近残留的空穴被寿命抑制层Ila捕获，而漂移层11的上表面附近残留的空穴被发射极区15所在的基极区 14吸收，此外的空穴自行在寿命期间消失。一方面，在保护环区中，由于漂移层11的上表面侧不存在发射极区15，所以在漂移层11的上表面附近残留的空穴要流入位于单元区最外围的IGBT单元的基极区14。如上所示，在图1的半导体装置中，由于在保护环区的漂移层11没有空穴从其下表面注入，在保护环区的漂移层11中残留的空穴量少。因此，从保护环区的漂移层11流入到单元区最外围的基极区14的空穴少。与之相对，图2这样的在保护环区的下方也形成集电极层12和集电极电极22的结构中，由于导通时有较多空穴注入保护环区的漂移层11，所以断开时大量的空穴流入单元区最外围的基极区14。此空穴带来的电流一旦超过一定值，该部分就会引起热破坏，所以 IGBT的切断破坏承受能力下降。这样，根据图1的半导体装置，在导通时抑制注入到保护环区的漂移层11的空穴量，其结果是，在断开时能够抑制在单元区最外围的基极区14的电流集中。从而，能够防止在单元区最外围的基极区14的热破坏，能够提高IGBT的切断破坏承受能力，从而能够确保较宽的RBSOA。<实施方式2>图3是显示实施方式2的半导体装置的构成的局部截面图。相对于图1的构成， 该半导体装置在保护环区的漂移层11的底部形成有P型层41 (杂质层)。保护环区的下表面为与实施方式1相同的台面结构，去除了集电极层12和集电极电极22。图3的结构能够由如下工序形成。首先，将集电极层12和集电极电极22在芯片的整个下表面形成的结构体(图2)形成于晶圆。接着，在晶圆状态(切割前的状态)下， 使用截面为V字形状的刀对保护环区下表面进行磨削而做出台面结构，通过两面定位器 (aligner)装置在晶圆的下表面形成对各芯片的保护环区进行开口的掩模。然后，从晶圆的下表面，向保护环部的漂移层11的底部离子注入高浓度的P型掺杂剂(例如磷)，进行使其激活的热处理而形成P型层41。根据本实施方式的半导体装置，与实施方式1同样地，在保护环区中没有从漂移层11的下表面的空穴注入，所以断开时能够防止大量空穴流入单元区最外围的基极区14， 提高切断破坏承受能力。而且，由于保护环区的漂移层11的底部存在P型层41，电场向着漂移层11的下表面侧扩展，所以能够抑制上表面部的电场集中。其结果是，保护环区的宽度可以做成比现有的窄。此外，期望如图3那样越向芯片的外围侧，ρ型层41的厚度越大。即优选用于ρ型层41的从背面的ρ型掺杂剂的注入深度，以漂移层11的底面为基准越向芯片外围部越深。 由此，能够进一步缓冲在保护环区的电场集中，可将保护环区的宽度做得更窄。<实施方式3>图4是显示实施方式3的半导体装置的构成的局部截面图。相对于图3的构成， 该半导体装置中，将保护环区的漂移层11底部的P型层41分割为多个而形成。换言之，从保护环区的内侧到外围的方向上，有多个P型层41并列的结构。分割为多个的ρ型层41是按照与实施方式2相同的方法在保护环部的漂移层11 底部离子注入高浓度的磷之后，利用激光退火(laser anneal)局部地进行使其激活的热处理而形成。在本实施方式的半导体装置中，除可得到与实施方式2相同的效果之外，由于将ρ 型层41分割为多个，也使得保护环区的电场分布最优化。从而能够比实施方式2进一步降低漂移层11内的电场集中，可将保护环区的宽度做得更窄。<实施方式4>图5是显示实施方式4的半导体装置的构成的局部截面图。相对于图1的构成， 该半导体装置中保护环区的下表面(台面型结构表面)设有保护膜42。此结构可按照以下工序形成。首先，将集电极层12和集电极电极22在芯片的整个下表面形成的结构体(图2)形成于晶圆。然后，在晶圆的状态(切割前的状态)下，使用截面为V字形状的刀对保护环区的下表面进行磨削而做出台面结构。接着，对该磨削面涂布有机类材料(例如聚酰亚胺(polyimide))，再将其烘干固化而形成保护膜42。根据本实施方式的半导体装置，除与实施方式1同样提高切断破坏承受能力之外，由于保护环的下表面设有保护膜42也提高绝缘承受能力。此外，本实施方式对于实施方式2、3也能够适用。即，图3与图4的半导体装置中， 也可以在保护环区下表面设置保护膜42。<实施方式5>图6是显示实施方式5的半导体装置的构成的局部截面图。该半导体装置中，保护环区下表面不是台面结构，而在保护环区的漂移层11的底面形成P型层43。图6那样的 P型层43形成为其厚度(从下表面起的深度)在保护环区的外围部大于内侧部。此结构可按照以下工序形成。首先，将集电极层12和集电极电极22在芯片的整个下表面形成的结构体(图幻形成在晶圆。通过两面定位器装置在晶圆下表面形成对各芯片的保护环区进行开口的掩模。然后，从晶圆的下表面向保护环部的漂移层11的底部离子注入高浓度的P型掺杂剂(例如磷)。此时的离子注入，以使磷的注入深度在保护环区的外围部大于内侧部的方式，改变加速度分2次以上进行。此后，通过进行使离子激活的热处理而形成P型层43。根据本实施方式的半导体装置，由于保护环区的漂移层11的底部存在P型层43， 电场扩展到漂移层11的下表面侧，所以能够抑制上表面部的电场集中。此外如图6那样， 使P型层43的厚度越向芯片外围侧就越大，从而能够更有效的缓冲电场集中。其结果是， 可将保护环区的宽度做成比现有的窄。此外可适用实施方式3而将ρ型层43分割为多个来形成。据此使得保护环区的电场分布最优化，可将保护环区的宽度做得更窄。<实施方式6>在实施方式6中，将本发明适用于PiN 二极管。图7是显示实施方式6的半导体装置的构成的局部截面图。在该图中，对于具有与图1所示的同样的功能的单元标注同一符号，所以此处省略对其的说明。该半导体装置包括η-型漂移层11 (第一半导体层)以及其下配置的杂质浓度高于漂移层11的η型负极层50。此外漂移层11的底部(负极层50附近)形成有寿命抑制层 11a。在单元区中，漂移层11的上表面部形成有ρ型阱的正极层51，其上表面与正极电极52相连接。漂移层11的η-区作为所谓i层(本征半导体层)起作用。此外在负极层 50的下表面设有负极电极53。保护环区的构成与图1相同。保护环电极33和阻止电极34使用与正极电极52 相同的布线层而形成。此外与图1同样地，保护环区的下表面侧成为台面结构，保护环区中去除负极电极53与负极层50的一部分。当二极管为导通状态时，在漂移层11中，空穴从单元区上表面侧的正极层51注入，电子通过负极层50从下表面侧的负极电极53注入。但是本实施方式中，由于保护环区的下表面并未配置正极电极52，所以从保护环区的下方未向漂移层11注入电子。因此，可抑制从单元区到保护环区的漂移层11流入的空穴量。然后，若二极管断开，则在导通状态时在漂移层11积蓄的电子向负极电极53排出，空穴向正极层51排出。此外一部分电子与空穴重新结合而消失。此时，在保护环区的漂移层11积蓄的空穴，流入位于单元区的最外围的正极层51。然而本实施方式中，由于抑制导通状态时流入漂移层11的空穴量，所以断开时流入漂移层11的空穴量较少。据此，能够抑制单元区的外围部的反向恢复电流集中，提高二极管的反向恢复承受能力。此处显示实施方式1适用于二极管的实例，然而实施方式2 5也能够适用于二极管。例如，在二极管的保护环区的漂移层11的底部设置P型层41 (图3，图4)或P型层 43 (图6)，则由于电场向漂移层11的下表面侧扩展，所以能够抑制上表面部的电场集中。此外，在台面结构的表面设置保护膜42 (图5)，则也能够提高二极管的绝缘承受能力。附图标记说明11...漂移层；11a...寿命抑制层；12...集电极层；13...缓冲层；14...基极区； 15...发射极区；16...栅极绝缘膜；17...栅极电极；18...氧化膜；19...层间绝缘膜； 20...发射极电极；21...接触区；22...集电极电极；31...保护环；32...沟道阻止层； 33...保护环电极；34...阻止电极；35...覆盖膜；41，43. . . ρ型层；42...保护膜；43. . . ρ 型层；50...负极层；51...正极层；52...正极电极；53...负极电极。
权利要求
1.一种半导体装置，其特征在于包括 第一导电型的第一半导体层；第二导电型的第二半导体层，配置于所述第一半导体层下方； IGBT单元，具有在所述第一半导体层形成的基极区和发射极区且以所述第二半导体层为集电极层；以及保护环区，包围配置有所述IGBT单元的单元区，具有在所述第一半导体层形成的保护环，在所述保护环区的下部中，去除所述第二半导体层。
2.根据权利要求1所述的半导体装置，其中所述第一半导体层包括 漂移层；以及缓冲层，其杂质浓度比所述漂移层高，且介于所述漂移层与所述第二半导体层之间； 在所述保护环区中，在所述漂移层的底部形成有所述第二导电型的杂质层。
3.根据权利要求2所述的半导体装置，其中越向芯片的外围侧，所述杂质层越厚。
4.根据权利要求2或3所述的半导体装置，其中所述杂质层被分割为多个。
5.根据权利要求1所述的半导体装置，其中所述保护环区的下表面由保护膜覆盖。
6.一种半导体装置，其特征在于包括 第一导电型的第一半导体层；第二导电型的第二半导体层，配置于所述第一半导体层下方； IGBT单元，具有在所述第一半导体层形成的基极区和发射极区，且以所述第二半导体层为集电极层；以及保护环区，包围配置有所述IGBT单元的单元区，具有在所述第一半导体层形成的保护环；所述第一半导体层包括 漂移层；和缓冲层，其杂质浓度比所述漂移层高，且介于所述漂移层与所述第二半导体层之间； 在所述保护环区中，在所述漂移层的底部形成有所述第二导电型的杂质层。
7.根据权利要求6所述的半导体装置，其中越向芯片的外围侧，所述杂质层越厚。
8.根据权利要求6或7所述的半导体装置，其中所述杂质层被分割为多个。
9.一种半导体装置，其特征在于包括 第一导电型的第一半导体层；所述第一导电型的第二半导体层，配置于所述第一半导体层下方，其杂质浓度比所述第一半导体层高；二极管单元，具有在所述第一半导体层形成的第二导电型的正极层，且以所述第二半导体层为负极层；负极电极，配置于所述第二半导体层的下表面；以及保护环区，包围配置有所述二极管单元的单元区，具有形成于所述第一半导体层的保护环，在所述保护环区下部中，去除所述负极电极。
10.根据权利要求9所述的半导体装置，其中，在所述保护环区中，在所述第一半导体层的底部形成有所述第二导电型的杂质层。
11.根据权利要求10所述的半导体装置，其中越向芯片的外围侧，所述杂质层越厚。
12.根据权利要求10或11所述的半导体装置，其中所述杂质层被分割为多个。
13.根据权利要求9所述的半导体装置，其中所述保护环区的下表面由保护膜覆盖。
14.一种半导体装置，其特征在于包括 第一导电型的第一半导体层；所述第一导电型的第二半导体层，配置于所述第一半导体层下方，其杂质浓度比所述第一半导体层高；二极管单元，具有在所述第一半导体层形成的第二导电型的正极层，且以所述第二半导体层为负极层；负极电极，配置于所述第二半导体层的下表面；以及保护环区，包围配置有所述二极管单元的单元区，且具有在所述第一半导体层形成的保护环，在所述保护环区中，第一半导体层的底部形成有所述第二导电型的杂质层。
15.根据权利要求14所述的半导体装置，其中越向芯片的外围侧，所述杂质层越厚。
16.根据权利要求14或15所述的半导体装置，其中所述杂质层被分割为多个。
全文摘要
本发明抑制半导体装置的保护环区的载流子积蓄。半导体装置具有IGBT单元，该IGBT单元由n-型漂移层(11)中形成的基极区(14)和发射极区(15)，以及隔着n型缓冲层(13)而在漂移层(11)下配置的p型集电极层(12)构成。在IGBT单元的周围配置有形成保护环(31)的保护环区。保护环区的下表面是去除集电极层(12)的台面结构。
文档编号H01L29/40GK102412261SQ20111021460
公开日2012年4月11日 申请日期2011年7月20日 优先权日2010年9月22日
发明者上村仁 申请人:三菱电机株式会社