专利名称：Ldmos器件及其制造方法
技术领域：
本发明涉及半导体制造技术领域，更具体地说，涉及一种LDMOS器件及其制造方法。
背景技术：
随着半导体技术的不断发展，LDMOS(横向双扩散金属氧化物半导体场效应管，Lateral Double-diffuse M0S)器件由于其具有良好的短沟道特性而被广泛地应用于移动电话中，尤其应用在900MHz的蜂窝电话中。随着移动通信市场(尤其是蜂窝通信市场)的不断增长，LDMOS器件的制造工艺越来越成熟。
传统工艺中，LDMOS器件漂移区上的场氧化层及器件之间的隔离层均采用硅局部氧化(Local Oxidation of Silicon, LOCOS)工艺而形成,所述LOCOS工艺可包括如下步骤(以漂移区上的场氧化层为例进行说明)I、在硅衬底上用热氧化方式生长一层薄的二氧化硅，之后在二氧化硅上沉积一层氮化硅。生长二氧化硅的目的是为了避免氮化硅对硅衬底表面造成应力损伤。2、在氮化硅上旋涂光刻胶，并用定义漂移区的掩膜版进行曝光，之后显影，形成具有漂移区图案的光刻胶层。3、以所述具有漂移区图案的光刻胶层作掩模进行刻蚀，刻蚀时要保留一定厚度的二氧化硅，避免硅衬底受到损伤。4、利用漂移区以外的氮化硅作为局部氧化的掩膜生长二氧化硅。所述二氧化硅的厚度可根据器件的特性而进行选取。由于L0C0S工艺会使得硅衬底表面凹凸不平，因此，不利于高集成度、小线宽集成电路的制造。对于0. 18 μ m及其以下的工艺，器件之间的隔离层不再采用L0C0S工艺来形成，而是采用沟槽填充二氧化娃及化学机械研磨(Chemical Mechanical Polishing, CMP)工艺来形成。采用沟槽填充二氧化硅可以实现硅衬底表面的全局平坦化，以利于后续的工艺进程。但是，采用这种工艺而形成的LDMOS器件的耐压均匀性较差。
发明内容
有鉴于此，本发明提供一种LDMOS器件及其制造方法，以达到与0. 18 μ m工艺兼容、提高LDMOS器件耐压均匀性的目的。为实现上述目的，本发明提供如下技术方案 一种LDMOS器件制造方法，该方法包括提供基底；在所述基底上依次形成第一氧化娃层和第一氮化娃层；在所述基底上形成漂移区场氧化层；去除所述第一氮化硅层和第一氧化硅层；在所述基底上依次形成第二氧化硅层和第二氮化硅层；
采用沟槽隔离工艺在所述基底上形成隔离区氧化层。优选的，上述方法中，在所述基底上形成漂移区场氧化层，具体包括在所述第一氮化硅层上形成具有漂移区图案的光刻胶层；以所述具有漂移区图案的光刻胶层为掩膜对所述第一氮化硅层和第一氧化硅层进行刻蚀；以漂移区外的第一氮化硅层为掩膜采用热氧化生长工艺在基底上形成漂移区场
氧化层。
优选的，上述方法中，采用沟槽隔离工艺在所述基底上形成隔离区氧化层，具体包括在所述第二氮化硅层上形成具有隔离区图案的光刻胶层；以所述具有隔离区图案的光刻胶层为掩膜采用刻蚀工艺在基底内形成隔离区沟槽；在所述基底上形成第三氧化硅层，所述第三氧化硅层覆盖基底表面并填充所述隔离区沟槽；对所述第三氧化硅层进行化学机械研磨。优选的，上述方法中，在所述基底上依次形成第二氧化硅层和第二氮化硅层之后，还包括在所述第二氮化硅层上形成氮氧化硅层。优选的，上述方法中，在基底内形成隔离区沟槽的深度为400nm。优选的，上述方法中，在基底内形成隔离区沟槽的角度为80° 90°。优选的，上述方法中，对所述第一氮化娃层和第一氧化娃层进行刻蚀的角度为85。 90°。 本发明还提供了一种LDMOS器件，该LDMOS器件包括基底；位于基底上的漂移区场氧化层；位于基底上的隔离区氧化层；位于基底上的第二氮化硅层，所述第二氮化硅层覆盖漂移区场氧化层，但不覆盖隔离区氧化层。优选的，上述LDMOS器件中，所述漂移区场氧化层为N型漂移区场氧化层或P型漂移区场氧化层。优选的，上述LDMOS器件中，所述漂移区场氧化层的厚度为200nm。从上述技术方案可以看出，本发明所提供的LDMOS器件制造方法包括提供基底；在所述基底上依次形成第一氧化硅层和第一氮化硅层；在所述基底上形成漂移区场氧化层；去除所述第一氮化硅层和第一氧化硅层；在所述基底上依次形成第二氧化硅层和第二氮化硅层；采用沟槽隔离工艺在所述基底上形成隔离区氧化层。本发明所提供的LDMOS器件制造方法，由于采用沟槽隔离工艺在基底上形成了隔离区氧化层，因此，该制造工艺可与O. 18 μ m工艺兼容，可使基底表面实现全局平坦化。除此之外，本发明所提供的LDMOS器件制造方法，在基底上形成漂移区场氧化层后，去除了第一氮化硅层和第一氧化硅层，并重新生长了第二氧化硅层和第二氮化硅层，所重新生长的第二氮化硅层将覆盖所述漂移区场氧化层，因此，隔离区氧化层形成时所进行的化学机械研磨将不会对所述漂移区场氧化层造成影响，进而使得器件上不同位置处的漂移区场氧化层的厚度可保持一致，提高了所述漂移区场氧化层厚度的均匀性，进而可提高LDMOS器件耐压的均匀性。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本发明实施例所提供的一种LDMOS器件制造方法的流程示意图；图2 图11为本发明实施例所提供的LDMOS器件制造过程中器件的剖面结构示
意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。正如背景技术部分所述，LOCOS工艺会使得硅衬底表面凹凸不平，因此，不利于高集成度、小线宽集成电路的制造。对于O. 18μπι及其以下的工艺，器件之间的隔离层不再采用LOCOS工艺来形成，而是采用沟槽填充二氧化硅及CMP工艺(可简称沟槽隔离工艺)来形成。但是，沟槽隔离工艺又会使得LDMOS器件的耐压均匀性变差。发明人研究发现，沟槽隔离工艺使LDMOS器件的耐压均匀性变差的原因在于采用沟槽隔离工艺在器件之间的隔离区的沟槽内填充二氧化硅后，还需要对所述二氧化硅进行CMP工艺，由于之前采用LOCOS工艺形成的漂移区场氧化层裸露于基底(或衬底)表面，因此，所述CMP工艺过程中将会研磨所述漂移区场氧化层，使得漂移区场氧化层的厚度变薄。对于不同位置、不同器件、不同产品处的漂移区场氧化层的厚度的变化可能不同，从而使不同位置、不同器件、不同产品处的漂移区场氧化层的厚度不一，而漂移区场氧化层是用来承受高压的，故漂移区场氧化层厚度的不一将导致LDMOS器件耐压的不均匀。基于此，本发明提供了一种LDMOS器件制造方法，该方法包括提供基底；在所述基底上依次形成第一氧化硅层和第一氮化硅层；在所述基底上形成漂移区场氧化层；去除所述第一氮化娃层和第一氧化娃层；在所述基底上依次形成第二氧化娃层和第二氮化娃层；采用沟槽隔离工艺在所述基底上形成隔离区氧化层。由上可知，本发明所提供的LDMOS器件制造方法，采用沟槽隔离工艺在基底上形成隔离区氧化层，因此能够使得基底表面实现全局平坦化，故该工艺可制造方法可与O. 18μπι工艺兼容。除此之外，本发明所提供的LDMOS器件制造方法，在基底上形成漂移区场氧化层后，去除了第一氮化硅层和第一氧化硅层，并重新生长了第二氧化硅层和第二氮化硅层，所重新生长的第二氮化硅层将覆盖所述漂移区场氧化层，因此，隔离区氧化层形成时所进行的CMP工艺将不会对所述漂移区场氧化层进行研磨，进而可使不同位置、不同器件、不同产品处的漂移区场氧化层的厚度保持一致，从而可提高LDMOS器件耐压的均匀性。
下面结合附图具体介绍本发明所提供的LDMOS器件及其制造方法。参考图1，图I为本发明实施例所提供的一种LDMOS器件制造方法的流程示意图，该方法具体包括如下步骤步骤SI :提供基底。参考图2，本实施例中所述基底包括本体层100和外延层101。一般情况下，所述本体层为硅衬底，所述外延层为在硅衬底上形成的具有轻掺杂的硅层。在半导体器件制造过程中，光刻、刻蚀或离子注入等工艺进行时的载体一般均为外延层。本实施例的外延层101中具有深阱区102。所述深阱区102 —般通过高能量、大剂量的离子注入工艺形成，深阱区102可深入外延层101中约Ιμπι左右。在所述深阱区102内可形成LDMOS器件的栅区、源区及漏区，且深阱区内具有漂移区(图中未示出)，所述漂移区位于源区及漏区之间，漂移区一般为轻掺杂区，漂移区的存在可提供LDMOS器件的击穿电压，同时减小源、漏两极之间的寄生电容。后续形成的漂移区场氧化层即是在漂移区上方形成。本实施例中所述本体层100为P型硅衬底，所述外延层101为在P型硅衬底上外延生长的P型硅外延层。所述深阱区102为在外延层101中形成的深掺杂区，所述深阱区102可以为N型掺杂，也可以为P型掺杂。图2中只示出了一个深阱区。步骤S2 :在所述基底上依次形成第一氧化硅层和第一氮化硅层。参考图3，采用热氧化生长工艺在基底的外延层101上形成较薄的第一氧化硅层103,之后米用化学气相沉积方法在所述第一氧化娃层103上形成第一氮化娃层104。本实施例中所形成的第一氮化硅层104的厚度为150Α,所述第一氮化硅层104用来作为掩膜层。所述第一氧化硅层103可在形成第一氮化硅层104及第一氮化硅层104作为掩膜层的过程中避免基底受到损伤。步骤S3 :在所述基底上形成漂移区场氧化层。该步骤又可包括如下几个步骤步骤S31 :在所述第一氮化硅层上形成具有漂移区图案的光刻胶层。首先在所述第一氮化硅层上旋涂光刻胶层，然后采用具有漂移区图案的掩膜版对所述光刻胶层进行曝光，曝光之后显影，除去漂移区上方所对应的光刻胶层，即形成了具有漂移区图案的光刻胶层。步骤S32 :以所述具有漂移区图案的光刻胶层为掩膜对所述第一氮化硅层和第一氧化硅层进行刻蚀。参考图4，以所述具有漂移区图案的光刻胶层为掩膜，采用干法刻蚀工艺依次刻蚀掉漂移区(图中未示出)上方的第一氮化硅层104和第一氧化硅层103。刻蚀时应保留一定厚度的第一氧化硅层103，以避免外延层101表面受到损伤。对所述第一氮化硅层104和第一氧化硅层103进行刻蚀时的角度应控制在85° 90°之间，从而形成上宽下窄或上下同宽形状的槽结构。图4中示出了上宽下窄的槽结构。对于LDMOS器件中既有N型漂移区，又有P型漂移区的情况，可以先进行对应N型漂移区的刻蚀，然后再进行对应P型漂移区的刻蚀。刻蚀完成后，去除所述具有漂移区图案的光刻胶层。步骤S33 :以漂移区外的第一氮化硅层为掩膜采用热氧化生长工艺在基底上形成漂移区场氧化层。参考图5，本步骤中以漂移区外的第一氮化硅层104为掩膜采用热氧化生长工艺在基底上形成漂移区场氧化层105。由于热氧化生长时以漂移区外的第一氮化硅层104为掩膜，因此，漂移区之外的区域不生长氧化层，对应漂移区上的区域(即图4中所刻蚀掉第一氮化硅层104和第一氧化硅层103的区域)生长氧化层，所生长的氧化层称为漂移区场氧化层105。所述漂移区场氧化层105—部分延伸至基底的外延层101内，一部分裸露在外延层101外。所形成的漂移区场氧化层105的厚度要兼顾源漏导通电阻和击穿电压的需求，这是由于如果漂移区场氧化层105较厚，则从器件的源端到漏端所需的路径就会增加，进而增大了导通电阻；如果漂移区场氧化层105较薄，则栅场极板对漂移区的作用加强，使得栅场极板边缘电势线弯曲严重，进而容易形成大电场，导致击穿电压降低。
本实施例中所形成的较优的漂移区场氧化层105的厚度为200nm，且漂移区场氧化层105延伸至外延层101内的厚度约为90nm，裸露在外延层101外的厚度约为llOnm。步骤S4 :去除所述第一氮化硅层和第一氧化硅层。漂移区场氧化层形成后，后续需要采用沟槽隔离工艺来形成隔离区氧化层，由于形成隔离区氧化层的过程中需要进行CMP工艺，而CMP工艺过程会对裸露在外延层外的漂移区场氧化层造成影响，故本发明中通过在漂移区场氧化层上形成保护层(第二氧化硅层)以避免后续CMP工艺对所述漂移区场氧化层造成影响。在所述漂移区场氧化层上形成保护层之前，首先去除所述第一氮化硅层和第一氧
化娃层。在采用相应腐蚀液漂洗第一氧化硅层时，所述漂移区场氧化层也会被相应地减薄，这样有利于平坦化基底表面。步骤S5 :在所述基底上依次形成第二氧化硅层和第二氮化硅层。参考图6，在所述基底的外延层101上依次形成第二氧化硅层106和第二氮化硅层107。由于漂移区场氧化层105也是氧化硅层，故在形成第二氧化硅层106时，所述第二氧化硅层106不会覆盖漂移区场氧化层105表面。本步骤中形成第二氧化硅层106和第二氮化硅层107的工艺与步骤S2中形成第一氧化硅层和第一氮化硅层的工艺相同，在此不再赘述。步骤S6 :在所述第二氮化硅层上形成氮氧化硅层。参考图7，通过化学气相沉积工艺在所述第二氮化硅层107上形成较薄的氮氧化硅层108，所述氮氧化硅层108作为后续光刻工艺中的抗反射层，避免曝光时倾斜的光线被反射回来照到不需要曝光的光刻胶上形成反射凹槽。步骤S7 :采用沟槽隔离工艺在所述基底上形成隔离区氧化层。该步骤可包括如下几个步骤步骤S71 :在所述氮氧化硅层上形成具有隔离区图案的光刻胶层。首先在所述氮氧化硅层上旋涂光刻胶层，然后采用具有隔离区图案的掩膜版对所述光刻胶层进行曝光，曝光之后显影，除去隔离区上方所对应的光刻胶层，即形成了具有隔离区图案的光刻胶层。步骤S72 :以所述具有隔离区图案的光刻胶层为掩膜采用刻蚀工艺在基底内形成隔离区沟槽。参考图8，以所述具有隔离区图案的光刻胶层为掩膜，采用干法刻蚀工艺依次刻蚀掉隔离区(图中未示出)上方的氮氧化硅层108、第二氮化硅层107、第二氧化硅层106及部分外延层101，从而在基底的外延层101内形成了隔离区沟槽109。本步骤中形成的隔离区沟槽109在外延层101中的深度约为400nm，形成隔离区沟槽109的角度为80° 90°，从而形成上宽下窄或上下宽度相同的沟槽。图8中示出了上宽下窄形状的沟槽。刻蚀完成后，去除所述具有隔离区图案的光刻胶层。步骤S73 :在所述基底上形成第三氧化硅层，所述第三氧化硅层覆盖基底表面并填充所述隔离区沟槽。 参考图9，利用高密度等离子体化学气相沉积(HDPCVD)方法在所述基底的外延层101上形成第三氧化硅层110，所述第三氧化硅层110覆盖外延层101表面并填充所述隔离区沟槽109。步骤S74 :对所述第三氧化硅层进行化学机械研磨。参考图9，对所述第三氧化硅层110进行CMP。CMP工艺过程中，由于氮氧化硅层108较薄，故可以被研磨掉，研磨过程中以所述第二氮化硅层107作为研磨终点层。在CMP工艺中，由于漂移区场氧化层105上覆盖有第二氮化硅层107，故所述漂移区场氧化层105不会被抛光机的抛光头所触碰到，从而使得所述漂移区场氧化层105的厚度不会变薄，从而可使不同位置、不同器件、不同产品处的漂移区场氧化层105的厚度保持一致，进而可提高LDMOS器件耐压的均匀性。参考图10，CMP工艺后在隔离区上方形成了隔离区氧化层111，所述隔离区氧化层111即为填充所述隔离区沟槽的氧化硅。之后去除所述第二氮化硅层。本实施例中在所述隔离区氧化层形成之后，还包括步骤S8 :在所述基底上形成有源器件。参考图11，首先在基底的外延层101上形成栅介质层112和多晶硅栅113，；之后在所述外延层101中的深阱区102内形成浅阱区114，并在所述浅阱区114内形成源区(图中未示出)，在所述外延层101中的深阱区102内形成漏区(图中未示出)。其中，所述浅阱区114与对应深阱区102的掺杂类型相同，所述源区和漏区与对应深阱区102的掺杂类型相反。最后在基底上沉积介质层(图中未示出)，并在介质层中形成相应的通孔，在所述相应通孔中引入金属可将所述多晶硅栅113、源区和漏区与相应的栅极G、源极S和漏极D相连。所述多晶硅栅113延伸至漂移区场氧化层105上的部分充当栅场板，所述栅场板可弱化漂移区的表面电场，有利于提高器件的击穿电压。本发明所提供的LDMOS器件制造方法，用于隔离低压逻辑器件的隔离区氧化层采用沟槽隔离工艺来形成，因此，该制造方法可与O. 18 μ m工艺兼容。另外，在形成漂移区场氧化层后，去除了第一氮化硅层和第一氧化硅层，并重新生长了第二氧化硅层和第二氮化硅层，重新生长的第二氧化硅层和第二氮化硅层为后续形成隔离区氧化层做准备，由于重新生长的第二氮化硅层覆盖漂移区场氧化层，因此，在形成隔离区氧化层时所进行的CMP工艺不会对所述漂移区场氧化层造成影响，进而可使不同位置、不同器件、不同产品处的漂移区场氧化层的厚度保持一致，最终提高LDMOS器件耐压的均匀性。以上详细描述了本发明所提供的LDMOS器件的制造方法，下面介绍本发明所提供的LDMOS器件。参考图9，本发明所提供的LDMOS器件包括基底，所述基底包括本体层100和位于本体层100上的外延层101，且外延层101内具有深阱区102，所述深阱区102内具有漂移区(图中未示出)；位于所述漂移区上的漂移区场氧化层105 ;位于外延层101上的隔离区氧化层(图中填充隔离区沟槽109的第三氧化硅层110);位于外延层101上的第二氮化硅层107，所述第二氮化硅层107覆盖漂移区场氧化层105，但不覆盖隔离区氧化层。本实施例中所述漂移区场氧化层105可以为N型漂移区场氧化层，也可以为P型漂移区场氧化层。较优的，所述漂移区场氧化层105的厚度为200nm。本发明所提供的LDMOS器件，由于在漂移区场氧化层上覆盖有第二氮化硅层，因此，形成隔离区氧化层时所进行的CMP工艺不会对所述漂移区场氧化层造成影响，进而可 提高LDMOS器件耐压的均匀性。本发明实施例中对LDMOS器件及其制造方法的描述各有侧重点，对于各实施例中的相关、相似之处可相互参考。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备
所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排
除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种LDMOS器件制造方法，其特征在于，包括 提供基底； 在所述基底上依次形成第一氧化娃层和第一氮化娃层； 在所述基底上形成漂移区场氧化层； 去除所述第一氮化娃层和第一氧化娃层； 在所述基底上依次形成第二氧化硅层和第二氮化硅层； 采用沟槽隔离工艺在所述基底上形成隔离区氧化层。
2.根据权利要求I所述的方法，其特征在于，在所述基底上形成漂移区场氧化层，具体包括 在所述第一氮化硅层上形成具有漂移区图案的光刻胶层； 以所述具有漂移区图案的光刻胶层为掩膜对所述第一氮化硅层和第一氧化硅层进行刻蚀； 以漂移区外的第一氮化硅层为掩膜采用热氧化生长工艺在基底上形成漂移区场氧化层。
3.根据权利要求I所述的方法，其特征在于，采用沟槽隔离工艺在所述基底上形成隔离区氧化层，具体包括 在所述第二氮化硅层上形成具有隔离区图案的光刻胶层； 以所述具有隔离区图案的光刻胶层为掩膜采用刻蚀工艺在基底内形成隔离区沟槽；在所述基底上形成第三氧化硅层，所述第三氧化硅层覆盖基底表面并填充所述隔离区沟槽； 对所述第三氧化硅层进行化学机械研磨。
4.根据权利要求I所述的方法，其特征在于，在所述基底上依次形成第二氧化硅层和第二氮化硅层之后，还包括 在所述第二氮化硅层上形成氮氧化硅层。
5.根据权利要求3所述的方法，其特征在于，在基底内形成隔离区沟槽的深度为400nmo
6.根据权利要求5所述的方法，其特征在于，在基底内形成隔离区沟槽的角度为80。 90°。
7.根据权利要求2所述的方法，其特征在于，对所述第一氮化硅层和第一氧化硅层进行刻蚀的角度为85° 90°。
8.一种LDMOS器件，其特征在于，包括 基底； 位于基底上的漂移区场氧化层； 位于基底上的隔离区氧化层； 位于基底上的第二氮化硅层，所述第二氮化硅层覆盖漂移区场氧化层，但不覆盖隔离区氧化层。
9.根据权利要求8所述的LDMOS器件，其特征在于，所述漂移区场氧化层为N型漂移区场氧化层或P型漂移区场氧化层。
10.根据权利要求8所述的LDMOS器件，其特征在于，所述漂移区场氧化层的厚度为20nm
全文摘要
本发明实施例公开了一种LDMOS器件及其制造方法。所述LDMOS器件制造方法包括提供基底；在所述基底上依次形成第一氧化硅层和第一氮化硅层；在所述基底上形成漂移区场氧化层；去除所述第一氮化硅层和第一氧化硅层；在所述基底上依次形成第二氧化硅层和第二氮化硅层；采用沟槽隔离工艺在所述基底上形成隔离区氧化层。本发明所提供的LDMOS器件制造方法，不仅可实现与0.18μm的工艺兼容，而且还能提高LDMOS器件耐压的均匀性。
文档编号H01L21/336GK102931089SQ201110228658
公开日2013年2月13日 申请日期2011年8月10日 优先权日2011年8月10日
发明者韩广涛, 孙贵鹏, 林峰, 马春霞, 黄枫, 任刚 申请人:无锡华润上华半导体有限公司