专利名称：半导体多项目或多产品晶片制造工艺的制作方法
技术领域：
本发明涉及一种半导体多项目或多产品(以下简称MP)晶片制造工艺，尤其涉及一种具有较低的原型产品NRE (non-recurring engineering，一次性工程费用)、较低的量产成本、较短生产周期时间及更具弹性的半导体元件制造或集成电路产品服务的半导体MP 晶片制造工艺服务。
背景技术：
当半导体技术的尺寸微缩且复杂度增加时，制造元件所需的NRE，包括新遮罩组和晶片的复杂度、数量和总成本会明显增加。对于无晶片厂集成电路(IC)公司而言，当纳米 (nm)等级技术来临时，半导体智财/智财库(IP/Lib)设计、IC原型或甚至小量生产的财务门槛会变得过高。由半导体代工厂供应商提供的用来减轻NRE的一个解决方法为提供具IC 智财/智财库的光掩膜共乘(mask shuttle)的服务。代工供应商可以将NRE费用分担给多个无晶片厂客户，其依据用于IC智财/智财库的设计原型需求的光掩膜共乘座位(seat) 的数量而定。因为具有光掩膜共乘服务，IC智财/智财库(IP/Lib)巨集(macro)功能单元的半导体设计验证会使用到开放(意即非私有)或私有智财/智财库。不同IC智财/智财库的设计联合成为一共用光掩膜组和一原型晶片批。然后，半导体晶片会在半导体晶片厂进行制造工艺。最终完成的半导体裸片(封装或未封装)会回到提交IC智财/智财库(IP/ Lib)巨集(macro)功能单元设计验证的代工客户或用户。集成电路(IC)工业已历经数十年快速的成长。集成电路(IC)材料和设计的技术发展已使每一个集成电路世代的电路较前一个世代更小且更复杂。然而，这些发展会增加集成电路制造工艺和制造方法的复杂度。再者，当IC产业日趋成熟，单一公司或不同公司需求不限定于一特定国家区域的方式在不同地区代工来制造IC。举例来说，使用光掩膜共乘的IC代工厂制造工艺可提供具IC智财/智财库的光掩膜共乘(mask shuttle)的代工服务。图8为公知光掩膜共乘晶片光掩膜组，其包含多重制造工艺节点。光掩膜组800 包括一第一层光掩膜802、一第二层光掩膜804、一第三层光掩膜806、一第五层光掩膜812、 一第六层光掩膜814和一第八层光掩膜820。光掩膜组800还包括一第四层光掩膜808和 810、一第七层光掩膜816和818。光掩膜802、804、812、814和820为单一制造工艺节点光掩膜(STM)。每一个光掩膜组的多重制造工艺节点光掩膜(MTM) (808和816)和(810和818) 包含一第一和第二图案，分别属于不同制造工艺节点(例如65nm和90nm制造工艺节点)。 第四层光掩膜808和第七层光掩膜816为单一制造工艺节点光掩膜(STM)且包括第一图案 (例如65nm制造工艺节点)，且第四层光掩膜810和第七层光掩膜818为单一制造工艺节点光掩膜(STM)且包括第二图案(例如90nm制造工艺节点)。光掩膜组800用以制造包括第一图案的一元件和包括第二图案的另一元件。
发明内容
公知光掩膜共乘设计通常仅包括IC智财/智财库的客户和其半导体制造代工生产场所之间的通信。不只如此，于未来MP晶片中或运送成品部件的交易模式中，单一或多个客户或使用者的需求及复杂度会增加，单一或多个客户或使用者可动态要求将遮罩的一特定层做分批，或将一给定制造工艺配方做分批为不同优先顺序、不同特性或不同制造工艺配方内容，例如可满足半导体装置元件的不同特制要求，意即元件结构或物理/电性特性。在创作一更具弹性和新颖的方法中，本发明实施例提供的新方法或服务可缩短原型产品验证(prototyping verification) /特性分析测量的周期时间(Cycle-time)，且可加速 IC成熟产品即时上市(time-to-market)的能力。因此，需要一种新颖的半导体MP晶片制造工艺，其在同时制造多重IC设计或产品时会具有较低的原型产品NRE、较低的量产成本或较短产品即时上市时间。本发明一实施例的半导体MP晶片制造工艺包括对一晶片批的多个MP晶片进行一第一制造工艺步骤。进行上述第一制造工艺步骤之后，将上述晶片批的上述这些MP晶片分批为一 MP晶片群组-1和一 MP晶片群组-2。对上述MP晶片群组_1的上述这些MP晶片的至少一个进行一第二制造工艺步骤-1 (步骤-A)，且对上述MP晶片群组-2 的上述这些MP晶片的至少一个进行一第二制造工艺步骤_2 (步骤-B)，其中上述第二制造工艺步骤-1 (步骤-A)和上述第二制造工艺步骤-2 (步骤-B)分别于上述MP晶片群组-1 的至少一个上述MP晶片和上述MP晶片群组-2的至少一个上述MP晶片上形成大体上不同的半导体装置或制造工艺元件，意即半导体元件结构或物理/电性特性。另外，且其中上述第二制造工艺步骤-1和上述第二制造工艺步骤_2属于大体上相同的制造工艺世代。然后， 完成进行上述第二制造工艺步骤-1 (步骤-A)和上述第二制造工艺步骤-2 (步骤-B)之后，对上述MP晶片群组-1的至少一个上述MP晶片进行一第三制造工艺步骤_3 (步骤-C)， 且对上述MP晶片群组-2的至少一个上述MP晶片进行一第三制造工艺步骤_4 (步骤-D)。 通常来说，第三制造工艺步骤-3 (步骤-C)和上述第三制造工艺步骤-4 (步骤-D)为功能上相同的制造工艺步骤，可通过大体上相同制造工艺配方、相同的制造工艺机具或相同类型制造工艺机具，例如相同类型的蚀刻或光刻机具，来进行第三制造工艺步骤_3(步骤-C) 和上述第三制造工艺步骤-4 (步骤-D)。上述功能上相同的制造工艺步骤会分别于上述MP 晶片群组-1的至少一个上述MP晶片和上述MP晶片群组-2的至少一个上述MP晶片上形成大体上相同的半导体装置或制造工艺元件，意即半导体元件结构或物理/电性特性或其他类似特性。之后，对包含上述MP晶片群组-1的至少一个上述MP晶片和上述MP晶片群组-2的至少一个上述MP晶片的上述这些MP晶片进行一接续制造工艺，以制造多个最终MP 晶片。对于本领域技术人士而言，于上述MP晶片群组-1的上述第二制造工艺步骤_1(步骤-A)之前或之后也可能会有例如薄膜沉积或清洁步骤的另一制造工艺步骤-X，乃为一常识。类似地，于上述MP晶片群组-2的上述第二制造工艺步骤_2 (步骤-B)之前或之后也可能会有例如薄膜沉积或清洁步骤的另一制造工艺步骤-Y，其中步骤-X和步骤-Y可以不同或可为大体上相同。另外，完成进行上述第二制造工艺步骤_1(步骤-A)和上述第二制造工艺步骤_2 (步骤-B)之后，可于具相同制造工艺配方的相同机具，或具大体上相制造工艺同配方的不同机具(例如，具相同型号或功能的另外一蚀刻机具)对上述MP晶片群组-1 的上述这些MP晶片的至少一个和上述MP晶片群组-2的上述这些MP晶片的至少一个一起进行制造工艺处理。或者，为了提供优选制造排程或运送弹性，虽然MP晶片群组-2的最终MP晶片的后续制造工艺与MP晶片群组-1的最终MP晶片的后续制造工艺具有相同的功能步骤，然而可于不同于上述MP晶片群组-1的上述这些MP晶片的至少一个进行制造工艺的日期/时间，对上述MP晶片群组-2的上述这些MP晶片的至少一个进行后续制造工艺以完成该批的最终MP晶片。本发明另一实施例，提供一种半导体MP晶片制造工艺，包括对一MP晶片进行一第一制造工艺步骤。之后，定义上述MP晶片的一晶片区域-1和一晶片区域-2，其中在不同实施例中，晶片区域-1和晶片区域-2面积的尺寸可以相同或不同。对上述MP晶片的上述晶片区域-1进行一第二制造工艺步骤-1，且对上述MP晶片的上述晶片区域_2进行一第二制造工艺步骤_2，其中上述第二制造工艺步骤-1和上述第二制造工艺步骤_2分别于上述MP晶片的上述晶片区域-1和上述晶片区域_2上形成大体上不同的半导体装置或制造工艺元件，意即半导体元件结构或物理/电性特性。其中进行完成上述第一制造工艺步骤之后再进行第二制造工艺步骤-1和第二制造工艺步骤-2。接着，对MP晶片的晶片区域-1 进行一第三制造工艺步骤-3，且对MP晶片的晶片区域_2进行一第三制造工艺步骤-4。通常来说，第三制造工艺步骤-3和上述第三制造工艺步骤_4为功能上相同的制造工艺步骤， 可通过大体上相同制造工艺配方、相同条件或相同制造工艺机具来进行上述第三制造工艺步骤-3和上述第三制造工艺步骤-4。上述功能上相同的制造工艺步骤会分别于MP晶片的晶片区域-1和晶片区域_2上形成大体上相同的半导体装置或制造工艺元件，意即半导体元件结构或物理/电性特性。然后，对上述MP晶片进行一接续制造工艺，以制造一最终 MP晶片。对于本领域普通技术人员而言，于上述MP晶片的上述晶片区域-1的第二制造工艺步骤-1之前或之后会有例如局部热处理或退火步骤的另一制造工艺步骤-Z1，乃为一常识。类似地，于上述MP晶片的上述晶片区域_2的上述第二制造工艺步骤_2之前或之后会有例如局部热处理或退火步骤的另一制造工艺步骤-Z2。另外，对于制造最终MP晶片的后续制造工艺而言，可于具相同配方，或具大体上相同配方的相同机具或另一机具(例如，具相同型号或功能的另一蚀刻机具)对上述晶片区域-1和上述晶片区域_2进行续制制造工艺。或者，为了提供优选制造排程或运送弹性，虽然晶片区域_2和上述晶片区域-1的后续制造工艺为共用制造工艺，然而可于不同于上述晶片区域-1进行制造工艺的日期/时间， 对上述晶片区域-2进行后续制造工艺以完成该批的最终MP晶片。本发明再举另一实施例，提供一种半导体MP晶片制造工艺，包括使用一遮罩，对一MP晶片进行一光刻制造工艺。接着，进行完成上述光刻制造工艺之后，对上述MP晶片进行包括一蚀刻制造工艺、一沉积制造工艺或一离子注入制造工艺的一第一制造工艺。进行完成上述第一制造工艺之前或之后，对上述MP晶片进行一离子束无遮罩光刻制造工艺。进行上述离子束无遮罩光刻制造工艺之后，对上述MP晶片进行包括一蚀刻制造工艺、一沉积制造工艺或一离子注入制造工艺的一第二制造工艺，因而于上述MP晶片形成上述离子束无遮罩光刻制造工艺的一半导体装置或制造工艺元件。然后，对上述MP晶片进行一接续制造工艺，以制造一最终MP晶片。本发明又举另一实施例，提供一种半导体MP晶片制造工艺，包括定义一MP晶片的具有大约相同或不同尺寸的一晶片区域-1和一晶片区域_2。然后，对上述MP晶片的上述晶片区域-1进行一第一离子束无遮罩光刻制造工艺，以于上述MP晶片的上述晶片区域-1 上形成一 MP IC设计-1的一曝光(或IC设计)图案-1。于此，公知普通技术人员皆知本发明所言的IC设计(或图案)代表可用于完整功能的IC产品或智财/智财库(IP/Lib) 巨集(macro)功能单元的设计(或图案)。接着，于形成曝光(或IC设计)图案-1之后或与形成曝光图案-1的相同曝光期间内，对上述MP晶片的上述晶片区域-2进行一第二离子束无遮罩光刻制造工艺，以于上述MP晶片的上述晶片区域_2上形成一 MP IC设计-2的一曝光(或IC设计)图案_2，其中上述曝光(或IC设计)图案-1不同于上述曝光(或IC 设计)图案_2。然后，对上述MP晶片进行一接续制造工艺，以制造一最终MP晶片。其中， 上述IC设计-1和IC设计-2可具大体上相同技术世代，且该IC设计-1和-2可有关于某一特定客户或不同客户。上述IC设计-1和IC设计-2可用于相同或不同客户的IC产品原型或量产的要求。对于即将来临的无遮罩技术年代，前述的MP晶片制造工艺创造无遮罩MP晶片的创新服务，对代工厂(Foundry)或整合元件制造商(IDM)而言可以用来制造不同MP IC元件。对于满足单一或多个客户(或使用者)的IC硅智财/硅智财库(Si-IP/Si-Lib)设计、IC产品原型制作、特性分析测量或最终IC量产需求的动态组合而言，MP晶片制造工艺提供更具有弹性和更具有多功能的创新服务方式。依此，一MP晶片批的无遮罩机具的昂贵运作成本可易于由不同的代工厂(Foundry)或整合元件制造商(IDM)的众多客户(或使用者)摊还，上述代工厂或整合元件制造商(IDM)的客户彼此共用相同MP晶片批(lot，run or batch)量产的服务。或者，对一给定的半导体技术也世代，无遮罩机具生产运作的产量便可即时与弹性调配以达到满足单一或一组客户的需求为止。现今无晶片厂或整合元件制造商(IDM)客户(或使用者)逐渐体认到，缩短开发周期时间和量产成本效益的MP晶片 (或成品部件)服务方法和设备的需求渐增，因其可克服前述IC硅智财/硅智财库(Si-IP/ Si-Lib)巨集(macro)功能特性测量、验证发展或制造等动态要求。在相同半导体MP晶片批制造不同原型产品或甚至量产IC元件确实有显著的经济优势。另外，MP晶片服务会戏剧化降低开发NRE的总花费。接着，MP晶片服务会提供半导体产业达到较快速、较低成本、 具较高信赖度及优选品质的原型或量产产品服务。另外本发明实施例，允许不同的IC设计或产品，之选择权，在优选制造工艺控制情形下扩大制造能力，因而代工厂或整合元件制造商制作及生产所有类型客户(或使用者)的量产品时，可以增加一次性成功机率。
图1为用于本发明一实施例的半导体MP晶片制造工艺的MP遮罩组的部分IC设计、布局或图案信息，以及利用本发明一实施例的MP晶片制造工艺制造的一集成电路裸片。其中A可代表IC设计-1或IC设计-2，B可代表IC设计-2，或其他IC设计。图2为本发明一实施例的半导体MP晶片批制造工艺的流程图。图3a至图3d为利用本发明另一实施例的半导体MP晶片制造工艺制造的半导体 MP晶片。图4为本发明另一实施例，定义MP晶片的一晶片区域-1和一晶片区域-2的半导体MP晶片制造工艺的流程图。图5为本发明一实施例，定义MP晶片的一晶片区域的离子注入设备的活动遮板。图6为本发明又另一实施例，离子束无遮罩光刻制造工艺的半导体MP晶片制造工艺的流程图。
图7为本发明又另一实施例，IC设计-1和IC设计-2不同的半导体MP晶片制造工艺的流程图。于此，本发明所言的IC设计(或图案)代表可用于完整功能的IC产品或智财/智财库(IP/Lib)巨集(macro)功能单元的设计(或图案)。图8为公知MP晶片遮罩组，其包含多重制造工艺节点的遮罩组。上述附图中的附图标记说明如下100 多项目或多产品(MP)晶片；101 多项目或多产品裸片；450 MP遮罩组；4A、4B、4C、4D、4E、4F、4F， 遮罩；200、400、600、700 半导体MP晶片制造工艺；201、203、205、207、209、401、403、405、407、409、601、603、605、607、609、701、703、 705,707 步骤；500 活动遮板工具；501 离子注入设备；502、504、506、508 晶片区域；500a、500b 活动遮板；800 光掩膜组；802 第一层光掩膜；804 第二层光掩膜；806 第三层光掩膜；812 第五层光掩膜；808,810 第四层光掩膜；814 第六层光掩膜；816,818 第七层光掩膜；820 第八层光掩膜
具体实施例方式以下以各实施例详细说明本发明并伴随着
的范例，做为本发明的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的附图标记。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明之，值得注意的是，图中未绘图标示或描述的元件，为所属技术领域中普通技术人员所知的形式。另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。本发明涉及多项目或多产品(Multi-project or Multi-product,以下简称MP)晶片或成品部件的研发服务或制造，且特别涉及晶片代工厂(wafer foundry)或整合元件制造商(IDM)。上述创新的机制会提升功能/成本比值(performance/cost ratio)，因而降低整体新产品开发的NRE或缩短其原型产品验证(prototyping verification)和特性分析的循环周期数。另外，因为本发明创新的机制，例如加速产品即时上市(time-to-market) 且具低制造成本，以及加速量产循环周期或类似的机制，所以可对晶片代工厂或整合元件制造商的客户，意即买主或使用者，提供明显的商业价值或IC产品研究开发的利益。图1为用于本发明一实施例的半导体MP晶片制造工艺的MP遮罩组的部分设计、 布局或图案信息，以及利用本发明一实施例的MP晶片制造工艺制造的一个或多个集成电路MP裸片(或MP photo-shot) 101 (意即IC设计A、设计B和设计C)。如图1所示，利用本发明一实施例的半导体MP晶片制造工艺制造具有多个MP裸片(或MP photo-shot) 101 的一 MP晶片100其中MP裸片(或MP photo-shot) 101代表一个单位曝光区或多数个IC 设计裸片的集合。每一个MP裸片(或MP photo-shot) 101具有多数个不同或相同的集成电路(IC)设计的产品或IC硅智财/硅智财库(Si-IP/Si-Lib)单元，例如IC设计A、IC 设计B和IC设计C代表不同或相同的集成电路(IC)设计的产品或IC硅智财/硅智财库 (Si-IP/Si-Lib)单元。如图1所示，使用一 MP遮罩组450，且利用本发明一实施例的半导体MP晶片制造工艺来制造MP裸片101的IC设计A。在本发明一实施例中，MP遮罩组450 包括用以于不同制造工艺层别形成不同装置构件的多个遮罩4A、4B、4C、4D、4E和4F或4F，。 另外，MP遮罩组450包括至少一遮罩分批(split)，其包括至少两个不同的遮罩(例如遮罩4F和4F’)，上述不同的遮罩属于相同制造工艺遮罩层别例如一源/漏极有源区、一内连线或一介层孔(意即连接两个相同材料或不同材料的导电层的一贯穿孔)等，对应于相同制造工艺遮罩层别在相同MP晶片批但非相同MP晶片分批(split)中能够制造出不同的关键装置构件或特性。在本发明一实施例中，遮罩4F和4F’之间的不同处可包括一元件功能应用、一裸片尺寸、一设计信息、一布局信息、一曝光图案信息、一关键尺寸等，其可对应至单一或各自的MP晶片客户。因此，使用MP遮罩组450，且利用本发明一实施例的半导体 MP晶片制造工艺来制造在相同晶片批中，位于不同或甚至相同的MP晶片100上的制造完成的IC产品可具有不同的功能。完成MP晶片100的制造后，可以利用包含用激光切割法 (Laser scribe method)的一裸片切割方式来克服传统旋转刀片方式切割裸片的缺点(意即无法分离出MP裸片中的任意大小不同的裸片设计A、B和C)，而得以分离出大小不同的裸片(意即IC设计A、设计B和设计C)。举例而言，该裸片切割方式可包含先用激光切割法去除最终MP晶片100的切割道表层硅材料，然后接续一晶片背面研磨步骤(例如化学机械研磨，CMP)去除大部分最终MP晶片100背部硅材料的厚度，而得以分离出大小不同的裸片。另举例而言，先用该晶片背面研磨步骤(CMP)以去除大部分最终MP晶片100背部硅材料的厚度，然后接续用激光切割法穿透去除大部分最终MP晶片100的切割道表层硅材料， 也可以分离出大小不同的裸片。因此，用来做为设计/制造工艺适用范围验证或用来做为每一个IC产品裸片或IC硅智财/硅智财库(Si-IP/Si-Lib)巨集(macro)单元原型制造工艺/产品特性分析测量所必需的遮罩组数量可以大量减少，且可缩短设计验证的循环周期(cycle time)。图2显示本发明一实施例的利用MP遮罩组450的半导体MP晶片制造工艺200的流程图。首先，对同一晶片批的多个MP晶片进行一第一制造工艺步骤(步骤201)。在本发明一实施例中，上述第一制造工艺步骤或流程可包括一光刻曝光制造工艺、一离子注入制造工艺、一清洁制造工艺或一蚀刻制造工艺。上述MP晶片(图2，步骤201)可共用相同的第一制造工艺流程或步骤，然而可于大体上相同或不同制造机具(设备)中进行上述第一制造工艺流程或步骤，其中上述大体上相同或不同制造机具(设备)的归属依据具有大体上相同的制造工艺内容(意即条件或配方)的单一或一组共通第一制造工艺流程或步骤而定。接着，完成第一制造工艺步骤之后，将同一晶片批的多个MP晶片分批为一MP晶片群组-1和一 MP晶片群组-2 (步骤203)。此方法可节省制造工艺适用范围验证、IC设计适用范围验证及/或特性分析测量的时间和费用。接着，对MP晶片群组-1的MP晶片的至少一个进行一第二制造工艺步骤-1，且对 MP晶片群组_2的MP晶片的至少一个进行一第二制造工艺步骤_2，其中第二制造工艺步骤-1和第二制造工艺步骤_2分别于MP晶片群组-1的至少一个MP晶片和该MP晶片群组-2的至少一个MP晶片上形成不同的半导体装置或制造工艺元件，且其中第二制造工艺步骤-1和第二制造工艺步骤_2，两者属于大体上相同的制造工艺世代(制造工艺节点) (步骤205)。在本发明一实施例中，第二制造工艺步骤-1和第二制造工艺步骤_2可包括一光刻曝光制造工艺、一离子注入制造工艺、一清洁制造工艺、一蚀刻制造工艺或类似的制造工艺。可于大体上相同或不同制造机具(设备)中进行上述第二制造工艺步骤-1和第二制造工艺步骤-2，其中上述大体上相同或不同制造机具(设备)的归属依据具有不同的制造工艺内容(意即条件或配方)的一共通制造工艺流程或步骤而定，上述制造工艺流程或步骤例如可为“内连线信息”。在本实施例中，上述第二制造工艺步骤-1可包括使用例如图1所示的遮罩4F的一第一遮罩的一光刻曝光制造工艺，而上述第二制造工艺步骤-1可包括使用例如如图1所示的遮罩4F’的一第二遮罩的一光刻曝光制造工艺。在本实施例中， 遮罩4F和遮罩4F’的不同处可包括IC布局信息、一元件功能应用、一裸片尺寸、一设计信息、一布局信息、一曝光图案信息、一关键尺寸或类似信息，其中遮罩4F和遮罩4F’两者的 IC布局或设计信息对应至单一MP晶片客户或多个终端客户。在本发明其他实施例中，遮罩 4F和遮罩4F’具有大体上相同的主要功能应用和裸片尺寸，遮罩4F和遮罩4F’具有不同的详细设计信息、曝光图案或关键尺寸。举例来说，遮罩4F和遮罩4F’可具有包括一有源区域布局图案、一源/漏极布局图案、一内连线布局图案或一介电孔布局图案的不同的IC布局或设计信息。在如图1所示的实施例中，遮罩4F和遮罩4F’的不同处为各自对应至MP 晶片群组-1和MP晶片群组-2的不同内连线。在本发明其他实施例中，如果上述第二制造工艺步骤-1和第二制造工艺步骤_2为离子注入制造工艺，第二制造工艺步骤-1和第二制造工艺步骤_2可包括彼此具有不同配方或条件(包括离子注入能量、倾斜角度或剂量)。 在本发明其他实施例中，如果上述第二制造工艺步骤-1和第二制造工艺步骤-2为蚀刻制造工艺，举例来说，半导体元件(金属氧化半导体薄膜晶体管，M0SFET)的栅极形成或蚀刻制造工艺。第二制造工艺步骤-1和第二制造工艺步骤_2可包括彼此具有不同配方或条件 (包括栅极关键尺寸、栅极剖面轮廓)。因此，如上述实施例，利用第二制造工艺步骤-1和第二制造工艺步骤_2制造的半导体装置或制造工艺元件可以有关于一半导体元件源/漏极，一内连线或一介层孔。接着，完成进行上述第二制造工艺步骤-1和第二制造工艺步骤_2之后，对MP晶片群组-1的至少一个MP晶片进行一第三制造工艺步骤_3，且对MP晶片群组-2的至少一个MP晶片进行一第三制造工艺步骤_4，其中上述第三制造工艺步骤-3和第三制造工艺步骤-4分别于MP晶片群组-1的至少一个MP晶片和MP晶片群组-2的至少一个MP晶片上形成大体上相同的半导体装置或制造工艺元件(步骤207)。在本发明一实施例中，上述第三制造工艺步骤_3和第三制造工艺步骤_4可包括一光刻曝光制造工艺、一离子注入制造工艺、一清洁制造工艺或一蚀刻制造工艺。上述第三制造工艺步骤_3和第三制造工艺步骤_4 可共用相同的制造工艺流程或步骤，然而可于大体上相同或不同制造机具(设备)中进行上述第三制造工艺步骤-3和第三制造工艺步骤_4，其中上述大体上相同或不同制造机具 (设备)的归属依据具有大体上相同的制造工艺内容(意即条件或配方)的单一或一组共通制造工艺流程或步骤而定。接着，对上述MP晶片进行一接续制造工艺，以制造多个最终MP晶片或成品部件 (步骤209)。最后，将上述最终MP晶片或成品部件运送给各自的MP晶片或成品部件客户。 在本发明另一实施例中，半导体MP晶片制造工艺200可还包括一服务或商业流程，该服务连接到MP晶片或成品部件客户的一互联网连线请求或一互联网连线确认回应，让他们得以使用不同制造工艺制造MP晶片群组-1和MP晶片群组-2。另外，半导体MP晶片制造工艺200可还包括有关于至少一个MP晶片或成品部件客户的用于最终MP晶片或成品部件的另一种形态的一 IC连接服务或连接制造工艺，以将MP晶片形成或制造一三维(3D)裸片堆叠(Die Stacking)。上述3D裸片堆叠的MP晶片服务或制造工艺可通过利用包括一打线制造工艺、一连线凸块制造工艺或一硅通孔(TSV)制造工艺的简单的连接制造工艺以连接异种的半导体技术或混模(mix-mode)(意即数位、射频或类比模式)IC设计，来提供优选的功能整合和低制造成本的解决方案。在本发明一些实施例中，半导体MP晶片制造工艺可接续后晶片厂制造工艺(post-wafer-fab processes)的一组合可以包括切割晶片为多片分离的裸片或模组、包装、组装、运送或销售给与有关于MP晶片的成品部件多个客户等。在本发明其他实施例中，可利用一第一 IC设计布局或曝光图案来制造晶片区域-1，且利用一第二 IC设计布局或曝光图案来制造晶片区域-2的方式来完成半导体MP 晶片制造工艺，其中第一和第二 IC设计布局或曝光图案涉及两个不同的IC元件。然后，对 MP晶片进行一后续制造工艺，包括蚀刻、沉积或离子注入制造工艺，和用于制造最终MP晶片或成品部件的剩余制造工艺。为了降低研发原型产品或量产成本，两个不同的IC元件或产品可对应至相同或不同的客户，以满足产品即时上市(time-to-market)或混合数量量产(production mix-volume)等动态或特定要求。图3a至图3d为利用本发明另一实施例的半导体MP晶片制造工艺制造的半导体 MP晶片，其具有不同晶片区域。如图3a至图3d所示，在本发明一实施例中，MP晶片100的晶片区域150和160可具有规律或不规律的形状，包括西洋棋盘状、条状、扇形或类似的形状。特别是当实施例为用于直径为8英寸、12英寸、18英寸或大于18英寸的MP晶片的优选原型产品或制造解决方案。图4显示本发明另一实施例的半导体MP晶片制造工艺400的流程图。首先，对一 MP晶片进行一第一制造工艺步骤(步骤401)。在本发明一实施例中，上述第一制造工艺步骤或流程可包括一光刻曝光制造工艺、一离子注入制造工艺、一清洁制造工艺或一蚀刻制造工艺ο接着，定义MP晶片的一晶片区域-1和一晶片区域_2(步骤403)，其中在不同实施例中，晶片区域-1和晶片区域-2面积的尺寸可以相同或不同。在本发明一实施例中，晶片区域-1和晶片区域-2的尺寸可为MP晶片的四分之一或多于四分之一，且可通过使用一遮罩或一活动遮板的制造工艺，或一无遮罩制造工艺来定义MP晶片的晶片区域-1和晶片区域-2。在本发明一实施例中，可通过建造于一半导体设备的一活动遮板来投影出MP晶片的晶片区域-1和晶片区域_2，上述半导体设备包括一光刻设备、一蚀刻设备或一离子注入设备。图5为本发明一实施例的建造于一离子注入设备501的活动遮板工具500，以定义MP 晶片100的不同晶片区域(例如晶片区域502、504、506和508)。在图5所示的一实施例中，活动遮板工具500可包括至少两片或多片活动遮板(例如活动遮板500a和500b)，通过机械、电力、光学或磁力开关方法的至少一方法来改变遮蔽面积，以定义MP晶片100的晶片区域-1 502至晶片区域-4 508。接着，对MP晶片的晶片区域-1进行一第二制造工艺步骤-1。在进行第二制造工艺步骤-1之后或相同时期，对MP晶片的晶片区域-2进行一第二制造工艺步骤-2，其中第二制造工艺步骤-1和第二制造工艺步骤_2分别于MP晶片的晶片区域-1和晶片区域_2 上形成不同的半导体装置或制造工艺元件，且其中进行完成第一制造工艺步骤之后再进行第二制造工艺步骤-1和第二制造工艺步骤_2 (步骤405)。在本发明一实施例中，第二制造工艺步骤-1和第二制造工艺步骤_2，两者属于大体上相同的制造工艺世代(制造工艺节点)。在本发明一实施例中，第二制造工艺步骤-1和第二制造工艺步骤_2可包括一光刻曝光制造工艺、一离子注入制造工艺、一清洁制造工艺、一蚀刻制造工艺或类似的制造工艺。可于大体上相同或不同制造机具(设备)中进行上述第二制造工艺步骤-1和第二制造工艺步骤-2，其中上述大体上相同或不同制造机具(设备)的归属依据具有不同的制造工艺内容(意即条件或配方)的一共通制造工艺流程或步骤而定，上述制造工艺流程或步骤例如可为“内连线成形”。在本发明一实施例中，上述第二制造工艺步骤-1可包括使用例如图1所示的遮罩 4F的一第一遮罩的一光刻曝光制造工艺，而上述第二制造工艺步骤-1可包括使用例如如图1所示的遮罩4F’的一第二遮罩的一光刻曝光制造工艺。在本发明一实施例中，遮罩4F 和遮罩4F’的不同处可包括包含一元件功能应用、一裸片尺寸、一设计信息、一曝光图案信息、一关键尺寸或类似信息的IC设计或布局信息，其中遮罩4F和遮罩4F’两者的IC布局或设计信息对应至单一 MP晶片客户。在本发明其他实施例中，遮罩4F和遮罩4F’具有大体上相同的主要功能应用和裸片尺寸，但遮罩4F和遮罩4F’具有局部不同的设计信息、曝光图案或关键尺寸。举例来说，遮罩4F和遮罩4F’可具有包括一半导体元件源/漏极布局图案、一内连线布局图案或一介电孔布局图案的不同的IC布局或设计信息。在如图1所示的实施例中，对应至相同遮罩层别的遮罩4F和遮罩4F’的不同处为各自对应至MP晶片群组-1和MP晶片群组-2的不同内连线。在本发明其他实施例中，如果上述第二制造工艺步骤-1和第二制造工艺步骤_2为离子注入制造工艺，第二制造工艺步骤-1和第二制造工艺步骤-2相应的离子注入能量、倾斜角度或剂量配方或条件彼此不同。在本发明其他实施例中，如果上述第二制造工艺步骤-1和第二制造工艺步骤_2为蚀刻制造工艺。举例来说，半导体元件的栅极蚀刻制造工艺。第二制造工艺步骤-1和第二制造工艺步骤_2可以分别包括不同栅极关键尺寸、栅极剖面轮廓的蚀刻配方或条件。因此，如上述实施例，利用第二制造工艺步骤-1和第二制造工艺步骤_2制造的半导体装置或制造工艺元件可有关于一半导体元件源/漏极，一内连线或一介层孔。接着，对MP晶片的晶片区域-1进行一第三制造工艺步骤_3，且对MP晶片的晶片区域_2进行一第三制造工艺步骤_4，其中上述第三制造工艺步骤-3和第三制造工艺步骤_4分别于MP晶片的晶片区域-1和晶片区域_2上形成大体上相同的半导体装置或制造工艺元件(步骤407)。完成进行上述第二制造工艺步骤-1和第二制造工艺步骤_2之后 (步骤405)，可使用大体上相同的制造工艺流程或步骤，于具有大体上相同的制造工艺内容(意即条件或配方)的大体上同一台或相同类型的制造机具(设备)中进行上述第三制造工艺步骤_3和第三制造工艺步骤_4。在本发明另一实施例中，包括一光刻曝光制造工艺、一离子注入制造工艺、一清洁制造工艺或一蚀刻制造工艺的上述第三制造工艺步骤-3 和第三制造工艺步骤-4可共用大体上相同的制造工艺流程或步骤，然而可于大体上相同类型的制造机具(设备)中进行上述第三制造工艺步骤_3和第三制造工艺步骤-4。接着，对MP晶片进行一接续制造工艺，以制造一最终MP晶片或多个成品部件(步骤409)。在本发明一实施例中，步骤409之后的上述接续制造工艺，其包括一光刻曝光制造工艺、一离子注入制造工艺、一清洁制造工艺或一蚀刻制造工艺，可共用大体上相同的制造工艺流程或步骤，然而于具有大体上相同的制造工艺内容(意即条件或配方)的大体上同一台或相同类型的制造机具(设备)中进行上述接续制造工艺。最后，将上述最终MP晶片或成品部件运送给各自的MP晶片或成品部件客户。在本发明另一实施例中，半导体MP晶片制造工艺400可还包括一服务或商业程序，该服务连接到MP晶片或成品部件客户的一互联网连线请求或一互联网连线确认回应，让他们得以使用不同制造工艺制造MP晶片区域-1 和MP晶片区域-2。另外，半导体MP晶片制造工艺400可还包括有关于至少一个MP晶片或成品部件客户的用于具有三维(3D)裸片堆叠的另一种形态的最终MP晶片或成品部件的一 IC连接服务或连接制造工艺。上述3D裸片堆叠的MP晶片服务或制造工艺可通过利用包括一打线制造工艺、一连线凸块制造工艺或一硅通孔(TSV)制造工艺的简单的连接制造工艺来连接异种的半导体技术或混模(mix-mode)(意即数位、射频或类比模式)IC设计的方式，来提供优选的功能整合和低制造成本的解决方案。离子束无遮罩直写制造工艺(包括电子束和其他类型的充电粒子束)可以克服公知遮罩或光学光刻法所产生的问题。通常来说，上述离子束无遮罩直写制造工艺因为具有较短的等效波长，可避免公知遮罩或光学光刻法所产生例如图案解析度或景深(DOF)等制造工艺适用范围的窄化或恶化。并且，上述离子束无遮罩直写制造工艺通常可允许优选的关键尺寸(CD)控制，且控制关键尺寸的其他方法会需要非常昂贵的光学遮罩且使用复杂的光学邻近校正(OPC)、相位移光掩膜技术(PSM)或其他光学校正方法或其他类似方法。因此，使用离子束无遮罩(直写，direct writing)光刻制造工艺的一半导体MP晶片制造工艺具有缩短制造工艺周期时间及价格竞争力等优点，以克服制造、特性分析测量或验证IC原型产品，且包括量产制造使用等要求。在本发明另一实施例中，使用离子束无遮罩(直写) 光刻制造工艺的半导体MP晶片制造工艺具有允许在相同片或相同批的半导体MP晶片中制造不同的IC元件。目前使用一组光学遮罩和一个或数个离子束无遮罩(直写)光刻系统的半导体MP晶片，可以制造对应一或多个第一半导体IC元件和一或多个第二半导体IC元件的一或多个半导体IC元件(或产品)。每一个第一半导体IC元件涉及具有一第一功能应用范围的一第一产品设计功能。每一个第二半导体IC元件涉及不同于第一产品设计功能的一第二产品设计功能或应用。上述第二产品设计功能具有不同于第一功能应用范围的一第二功能应用范围。举例来说，第二功能应用范围可为一系统存储器，其用以储存一电脑系统的程序编码或数据。另一方面，第一功能应用范围可为一中央处理器(CPU)或图形处理器(GPU)，以分别执行系统数据或计算图形数据。
图6为本发明又另一实施例的半导体MP晶片制造工艺600的流程图。半导体MP晶片制造工艺600使用离子束无遮罩光刻制造工艺，可以不需要用来制造关键制造工艺或例如元件的源/漏极、半导体装置的一栅极、一内连线形成图案或一介层孔的关键半导体装置或制造工艺元件的遮罩制作时间(mask tooling time)，因而减少遮罩制作周期时间、成本且改善制造工艺良率。首先，使用一遮罩，对一 MP晶片进行一遮罩或光学光刻制造工艺 (步骤601)。接着，进行完成上述光刻制造工艺(步骤601)之后，对上述MP晶片进行包括一蚀刻制造工艺、一沉积制造工艺或一离子注入制造工艺的一第一制造工艺(步骤603)。 注意上述第一制造工艺可与其他制造工艺步骤结合，且上述第一制造工艺可以不是直接接续上述光刻制造工艺的下一个步骤。接着，进行完成上述第一制造工艺之后，对上述MP晶片进行一离子束无遮罩光刻制造工艺(步骤605)。在本发明一实施例中，上述离子束无遮罩光刻制造工艺用来制造关键制造工艺或例如元件的源/漏极、半导体装置的一栅极、一内连线形成图案或一介层孔的关键半导体装置或制造工艺元件，其中使用无遮罩光刻设备(机具)来进行上述离子束无遮罩光刻制造工艺，上述无遮罩光刻设备的离子束能量约小于IOkeV,可用以降低二次离子束的干扰。在本发明一实施例中，上述离子束无遮罩光刻制造工艺可还包括定义上述MP 晶片的一晶片区域-1和一晶片区域-2。接着，于上述MP晶片的晶片区域-1上形成一无遮罩曝光(或IC设计)图案-1，且于形成无遮罩曝光(或IC设计)图案-1的之后或相同时期，于上述MP晶片的晶片区域-2上形成一无遮罩曝光(或IC设计)图案_2，其中上述无遮罩曝光图案-1不同于上述无遮罩曝光图案-2。在本发明一实施例中，上述无遮罩曝光图案-1和上述无遮罩曝光图案_2对应至单一 MP晶片客户的大体上相同的半导体元件栅极或内连线关键尺寸的世代。在本发明其他实施例中，上述无遮罩曝光图案-1和上述无遮罩曝光图案_2在半导体元件栅极或内连线层具有不同关键尺寸或轮廓。在本发明一实施例中，上述无遮罩曝光图案-1和上述无遮罩曝光图案_2分别属于不同的MP晶片客户。在本发明另一实施例中，MP晶片的尺寸大体上约为8英寸、12英寸或大于12英寸，当依此方法将NRE投资减到最少时，其有助于提供半导体MP晶片或成品部件优选的量产弹性。接着，进行上述离子束无遮罩光刻制造工艺之后，对上述MP晶片进行包括一蚀刻制造工艺、一沉积制造工艺或一离子注入制造工艺的一第二制造工艺，因而于上述MP晶片上形成一半导体装置或制造工艺元件(步骤607)。接着，对上述MP晶片进行一接续制造工艺，以制造一最终MP晶片或多个成品部件 (步骤609)。在本发明一实施例中，上述接续制造工艺包括一光刻曝光制造工艺、一离子注入制造工艺、一清洁制造工艺或一蚀刻制造工艺，其可共用大体上同一台或相同类型的制造机具(设备)，其可对应至具有不同制造工艺内容(或配方)的上述第一制造工艺的制造机具(设备)，以节省制造机具的设置成本。最后，上述最终MP晶片或成品部件运送给单一或各自的多数个客户。在本发明另一实施例中，半导体MP晶片制造工艺600可还包括一服务或商业程序，该服务连接到MP晶片或成品部件客户的一互联网连线请求或一互联网连线确认回应，让他们得以使用不同IC设计(或图案)制造MP晶片区域-1和MP晶片区域-2。另外，半导体MP晶片制造工艺600可还包括将MP晶片形成三维(3D)裸片堆叠的一 IC连接服务或连接制造工艺，其有关于至少一个客户用以制造具有裸片堆叠的另一种形态的最终MP晶片或成品部件。上述3D裸片堆叠的MP晶片服务或制造工艺可通过利用包括一打线制造工艺、一连线凸块制造工艺或一硅通孔(TSV)制造工艺的简单的连接制造工艺来连接异种的半导体技术或混模(mix-mode)(意即数位、射频或类比模式)IC设计的方式， 来提供优选的功能整合和低制造成本的解决方案。并且，为了节省如图1和图7所示的大量制造或原型产品需求的IC裸片量产成本，上述MP晶片可定义成不同区域，以使用离子束无遮罩光刻制造工艺，于相同光刻层别形成不同关键半导体制造工艺或装置元件，举例来说，半导体装置的一栅极、一内连线形成图案或一介层孔。因此，在MP晶片各自区域中的最终IC裸片或组装完成的部分，可运送至各自的多数个客户。图7为本发明又另一实施例的半导体MP晶片制造工艺700的流程图。 首先，定义一 MP晶片的一晶片区域-1和一晶片区域_2(步骤701)，对于不同实施例而言， 晶片区域-1和晶片区域-2的面积可为大约相同或不同的尺寸。在本发明一实施例中，可通过建造于一半导体设备(机具)的一活动遮板来投影出MP晶片的晶片区域-1和晶片区域-2，上述半导体设备包括一光刻设备、一蚀刻设备或一离子注入设备。接着，对上述MP晶片的晶片区域-1进行一第一离子束无遮罩光刻制造工艺，以于上述MP晶片的晶片区域-1上形成一 IC设计-1的一曝光(或IC设计)图案-1 (步骤 703)。接着，于形成曝光图案-1的之后或相同时期，对上述MP晶片的晶片区域-2进行一第二离子束无遮罩光刻制造工艺，以于上述MP晶片的晶片区域-2上形成一 IC设计-2的一曝光图案_2，其中曝光图案_2不同于曝光图案-1 (步骤705)。在本发明一实施例中， 上述无遮罩光刻设备的离子束能量约小于lOkeV。在本发明一实施例中，IC设计-1和IC 设计-2的IC裸片尺寸可以彼此不同。在本发明其他施例中，IC设计-1和IC设计-2的 IC裸片尺寸相同，其中曝光图案-1和曝光图案_2彼此不同。在本发明一实施例中，IC设计-1和IC设计-2涉及对应至MP晶片或成品部件的相同或不同客户。在本发明一实施例中，上述无遮罩光刻设备可为一无遮罩曝光丛集机具，其具有一多重离子束栏柱，多重离子束栏柱包括一栏柱-1和一栏柱_2，其中栏柱-1用以曝光上述曝光图案-1，且于形成上述曝光图案-1的之后或相同时期，使用栏柱_2以曝光上述曝光图案_2。接着，对上述MP晶片进行一接续制造工艺，以制造一最终MP晶片或多个成品部件 (步骤707)。在本发明一实施例中，上述接续制造工艺包括一光刻曝光制造工艺、一离子注入制造工艺、一清洁制造工艺或一蚀刻制造工艺。最后，将上述最终MP晶片或成品部件运送给各自的多数个客户。在本发明另一实施例中，半导体MP晶片制造工艺700可还包括一服务或商业程序，该服务连接到MP晶片或成品部件客户的一互联网连线请求或一互联网连线确认回应，让他们得以使用不同IC设计(或图案)制造MP晶片区域-1和MP晶片区域-2。另外，在本发明一实施例中，半导体MP晶片制造工艺700可还包括将MP晶片形成三维(3D)裸片堆叠的一 IC连接服务或连接制造工艺，其有关于至少一个客户用以制造具有裸片堆叠的另一种形态的最终MP晶片或成品部件。上述3D裸片堆叠的MP晶片服务或制造工艺可通过利用包括一打线制造工艺、一连线凸块制造工艺或一硅通孔(TSV)制造工艺的简单的连接制造工艺来连接异种的半导体技术或混模(mix-mode)(意即数位、射频或类比模式)IC设计的方式，来提供优选的功能整合和低制造成本的解决方案。在本发明其他实施例中，半导体MP晶片制造工艺700可还包括使用一遮罩，以遮罩或光学光刻设备对上述MP晶片进行制造工艺，以形成一预定制造工艺层别，其中光刻设备的尺寸解析度大于上述无遮罩光刻设备的尺寸解析度，且其中上述预定制造工艺层别包括一内连线层、一对准标记形成层，一接合垫或一凸块重布线(RDL)层或其他类似层。本发明实施例提供一种半导体MP晶片制造工艺，其中上述半导体MP晶片制造工艺特别设计以制造直径约为8英寸、12英寸或大于12英寸的一半导体MP晶片。本发明实施例的半导体MP晶片制造工艺可不仅能够让客户通过形成有关于原型IC产品、IC硅智财/硅智财库(Si-IP/Si-Lib)巨集(macro)功能单元和设计的一共同MP晶片的方式来分担NRE或制造成本，而且可以减少用来做原型制造工艺的遮罩层的总数量。另外，本发明实施例的半导体MP晶片制造工艺可减少物理遮罩的数量或需要无遮罩光刻法做为平面设计 (或布局)信息的数量，以制造一或多个理想的半导体元件且降低研发原型或量产的NRE， 其中两个以上的不同的IC元件或IC产品可对应至相同或不同的多数个客户，以满足产品即时上市(time-to-market)或混合数量量产(production mix-volume)等特定要求。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种半导体多项目或多产品MP晶片制造工艺，包括下列步骤对多个MP晶片进行一第一制造工艺步骤；进行该第一制造工艺步骤之后，将该些MP晶片分批为一 MP晶片群组-1和一 MP晶片群组_2 ；对该MP晶片群组-1的一个MP晶片进行一第二制造工艺步骤-1，且对该MP晶片群组-2的一个MP晶片进行一第二制造工艺步骤_2，其中该第二制造工艺步骤-1和该第二制造工艺步骤_2分别于该MP晶片群组-1的一个该MP晶片和该MP晶片群组-2的一个该 MP晶片上形成大体上不同的半导体装置或制造工艺元件，且其中该第二制造工艺步骤-1 和该第二制造工艺步骤_2属于相同的制造工艺世代；完成进行该第二制造工艺步骤-1和该第二制造工艺步骤_2之后，对该MP晶片群组-1 的一个该MP晶片进行一第三制造工艺步骤_3，且对该MP晶片群组-2的一个该MP晶片进行一第三制造工艺步骤_4，其中该第三制造工艺步骤-3和该第三制造工艺步骤_4分别于该MP晶片群组-1的一个该MP晶片和该MP晶片群组-2的一个该MP晶片上形成大体上相同的半导体装置或制造工艺元件；以及对该MP晶片群组-1的一个该MP晶片和该MP晶片群组-2的一个该MP晶片进行一接续制造工艺，以制造一个或多个最终MP晶片。
2.如权利要求1所述的MP晶片制造工艺，该MP晶片还包括大小不同的多个裸片，其中该多个裸片经由一包含激光切割的方法来分离。
3.如权利要求1所述的MP晶片制造工艺，其中该第二制造工艺步骤-1包括具有一第一集成电路IC图案信息的一光刻曝光制造工艺，且该第二制造工艺步骤-2包括具有一第二集成电路IC图案信息的一光刻曝光制造工艺，且其中该第一 IC图案信息和该第二 IC图案信息为不同的IC图案信息。
4.如权利要求3所述的MP晶片制造工艺，其中该些不同的图案信息包括一半导体元件的源/漏极形成图案、一内连线形成图案或一介层孔形成图案。
5.如权利要求1所述的MP晶片制造工艺，其中该第二制造工艺步骤-1和该第二制造工艺步骤-2包括具有不同配方或条件的离子注入制造工艺，且其中该些不同配方或条件包括离子注入能量、倾斜角度或剂量。
6.如权利要求3所述的MP晶片制造工艺，其中该光刻曝光制造工艺的该些不同的图案信息属于至少一个MP晶片客户。
7.如权利要求1所述的MP晶片制造工艺，其中该第二制造工艺步骤-1和该第二制造工艺步骤_2分别包括彼此不同的一第一蚀刻制造工艺和一第二蚀刻制造工艺。
8.如权利要求7所述的MP晶片制造工艺，其中该第一蚀刻制造工艺和该第二蚀刻制造工艺附属于栅极形成制造工艺。
9.如权利要求1所述的MP晶片制造工艺，还包括用于该些MP晶片的一连接制造工艺， 以形成一三维裸片堆叠。
10.如权利要求9所述的MP晶片制造工艺，其中该连接制造工艺包括一打线制造工艺、 一连线凸块制造工艺或一硅通孔制造工艺。
11.如权利要求1所述的MP晶片制造工艺，还包括一服务，连接至一互联网连线请求或一互联网连线确认回应。
12.—种半导体多项目或多产品MP晶片制造工艺，包括下列步骤对一 MP晶片进行一第一制造工艺步骤；定义该MP晶片的一晶片区域-1和一晶片区域_2 ；进行完成该第一制造工艺步骤之后，对该MP晶片的该晶片区域-1进行一第二制造工艺步骤-1，且对该MP晶片的该晶片区域-2进行一第二制造工艺步骤_2，其中该第二制造工艺步骤-1和该第二制造工艺步骤-2分别于该MP晶片的该晶片区域-1和该晶片区域-2 上形成大体上不同的半导体装置或制造工艺元件；以及对该MP晶片进行一接续制造工艺，以制造一最终MP晶片。
13.如权利要求12所述的MP晶片制造工艺，该MP晶片还包括大小不同的多个裸片，其中该多个裸片经由一包含激光切割的方法来分离。
14.如权利要求12所述的MP晶片制造工艺，其中该MP晶片的该晶片区域-1和该晶片区域-2的面积约相同。
15.如权利要求12所述的MP晶片制造工艺，其中利用一遮罩制造工艺步骤或一无遮罩制造工艺步骤形成该MP晶片的该晶片区域-1和该晶片区域_2。
16.如权利要求12所述的MP晶片制造工艺，其中本质上使用同一设备形成该MP晶片的该第二制造工艺步骤-1及该第二制造工艺步骤_2。
17.如权利要求12所述的MP晶片制造工艺，其中通过一半导体机台的一活动遮板工具定义该MP晶片的该晶片区域-1和该晶片区域-2，且该半导体设备包括一光刻设备、一蚀刻设备或一离子注入设备。
18.如权利要求17所述的MP晶片制造工艺，其中该活动遮板工具乃通过机械、电力、 光学或磁力的开关方法中的至少一个方法，以定义该MP晶片的该晶片区域-1和该晶片区域-2。
19.如权利要求12所述的MP晶片制造工艺，其中该第二制造工艺步骤-1和第二制造工艺步骤_2包括具有不同IC图案信息的遮罩曝光步骤或无遮罩曝光步骤。
20.如权利要求19所述的MP晶片制造工艺，其中该些IC图案信息包括一半导体元件的源/漏极形成图案、一内连线形成图案或一介层孔形成图案。
21.如权利要求12所述的MP晶片制造工艺，其中该第二制造工艺步骤-1和该第二制造工艺步骤_2包括具有不同配方或条件的离子注入制造工艺。
22.如权利要求19所述的MP晶片制造工艺，其中该第二制造工艺步骤-1和第二制造工艺步骤-2的不同的该些IC图案信息属于至少一个MP晶片客户。
23.如权利要求12所述的MP晶片制造工艺，其中该第二制造工艺步骤-1和该第二制造工艺步骤_2分别包括具有不同配方或条件的一第一蚀刻制造工艺和一第二蚀刻制造工艺。
24.如权利要求23所述的MP晶片制造工艺，其中该第一蚀刻制造工艺和该第二蚀刻制造工艺附属于栅极形成制造工艺。
25.如权利要求12所述的MP晶片制造工艺，还包括用于该些MP晶片的一连接制造工艺，以形成一三维裸片堆叠。
26.如权利要求25所述的MP晶片制造工艺，其中该连接制造工艺包括一打线制造工艺、一连线凸块制造工艺或一硅通孔制造工艺。
27.如权利要求12所述的MP晶片制造工艺，还包括一服务，连接至一互联网连线请求或一互联网连线确认回应。
28.一种半导体多项目或多产品MP晶片制造工艺，包括下列步骤 使用一遮罩，对一 MP晶片进行一光刻制造工艺；进行完成该光刻制造工艺之后，对该MP晶片进行包括一蚀刻制造工艺、一沉积制造工艺或一离子注入制造工艺的一第一制造工艺；对该MP晶片进行一离子束无遮罩光刻制造工艺；进行该离子束无遮罩光刻制造工艺之后，对该MP晶片进行包括一蚀刻制造工艺、一沉积制造工艺或一离子注入制造工艺的一第二制造工艺；以及对该MP晶片进行一接续制造工艺，以制造一最终MP晶片。
29.如权利要求28所述的MP晶片制造工艺，其中对该MP晶片进行该离子束无遮罩光刻制造工艺包括定义该MP晶片的一晶片区域-1和一晶片区域_2 ； 于该MP晶片的该晶片区域-1上形成一无遮罩曝光图案-1 ；以及于该MP晶片的该晶片区域-2上形成一无遮罩曝光图案-2，其中该无遮罩曝光图案-1 不同于该无遮罩曝光图案-2。
30.如权利要求28所述的MP晶片制造工艺，其中该无遮罩曝光图案-1和该无遮罩曝光图案_2属于相同制造工艺世代。
31.如权利要求28所述的MP晶片制造工艺，其中该无遮罩曝光图案-1和该无遮罩曝光图案_2属于至少一个MP晶片客户。
32.如权利要求28所述的MP晶片制造工艺，该MP晶片还包括大小不同的多个裸片，其中该多个裸片一包含激光切割的方法来分离。
33.如权利要求28所述的MP晶片制造工艺，其中该离子束无遮罩光刻制造工艺关连于形成一半导体元件的一源/漏极、一栅极、一内连线或一介层孔。
34.如权利要求28所述的MP晶片制造工艺，其中使用离子束能量约小于IOkeV的一无遮罩曝光机台进行该离子束无遮罩光刻制造工艺。
35.如权利要求28所述的MP晶片制造工艺，还包括用于该些MP晶片的一连接制造工艺，以形成一三维裸片堆叠。
36.如权利要求35所述的MP晶片制造工艺，其中该连接制造工艺包括一打线制造工艺、一连线凸块制造工艺或一硅通孔制造工艺。
37.如权利要求28所述的MP晶片制造工艺，还包括一服务，连接至一互联网连线请求或一互联网连线确认回应。
38.一种半导体多项目或多产品MP晶片制造工艺，包括下列步骤 定义一 MP晶片的一晶片区域-1和一晶片区域_2 ；对该MP晶片的该晶片区域-1进行一第一离子束无遮罩光刻制造工艺，以于该MP晶片的该晶片区域-1上形成一 IC设计-1的一曝光图案-1 ；对该MP晶片的该晶片区域_2进行一第二离子束无遮罩光刻制造工艺，以于该MP晶片的该晶片区域_2上形成一 IC设计-2的一曝光图案_2，其中该曝光图案-1不同于该曝光图案-2 ；以及对该MP晶片进行一接续制造工艺，以制造一最终MP晶片。
39.如权利要求38所述的MP晶片制造工艺，还包括对该MP晶片进行一遮罩曝光制造工艺。
40.如权利要求38所述的MP晶片制造工艺，其中该接续制造工艺步骤包括一蚀刻制造工艺或一沉积制造工艺。
41.如权利要求38所述的MP晶片制造工艺，其中该IC设计-1的裸片设计尺寸和该 IC设计-2的裸片设计尺寸不同。
42.如权利要求38所述的MP晶片制造工艺，其中该IC设计-1的裸片设计尺寸和该 IC设计-2的裸片设计尺寸本质上相同。
43.如权利要求38所述的MP晶片制造工艺，该MP晶片还包括大小不同的多个裸片，其中该多个裸片经由一包含激光切割的方法来分离。
44.如权利要求38所述的MP晶片制造工艺，其中该第一和第二离子束无遮罩光刻制造工艺包括使用一无遮罩曝光丛集机具，其具有一多重离子束栏柱，该多重离子束栏柱包括一栏柱-1和一栏柱_2，其中该栏柱-1用以曝光该曝光图案-1且该栏柱-2用以曝光该曝光图案-2。
45.如权利要求38所述的MP晶片制造工艺，其中该IC设计-1和该IC设计-2属于相同客户。
46.如权利要求38所述的MP晶片制造工艺，其中该IC设计-1和该IC设计-2属于不同客户。
47.如权利要求38所述的MP晶片制造工艺，还包括用于该些MP晶片的一连接制造工艺，以形成一三维裸片堆叠。
48.如权利要求47所述的MP晶片制造工艺，其中该连接制造工艺包括一打线制造工艺、一连线凸块制造工艺或一硅通孔制造工艺的一组合。
49.如权利要求38所述的MP晶片制造工艺，还包括一服务，连接至一互联网连线请求或一互联网连线确认回应。
全文摘要
本发明提供一种半导体多项目或多产品MP晶片制造工艺，包括对多个MP晶片进行第一制造工艺步骤；将MP晶片分批为MP晶片群组-1和MP晶片群组-2；对MP晶片群组-1的MP晶片的进行第二制造工艺步骤-1，且对MP晶片群组-2的MP晶片进行第二制造工艺步骤-2，分别于MP晶片群组-1和MP晶片群组-2的MP晶片上形成大体上不同的半导体装置或制造工艺元件，且第二制造工艺步骤-1和第二制造工艺步骤-2属于相同的制造工艺世代。对MP晶片群组-1的MP晶片进行第三制造工艺步骤-3，对MP晶片群组-2的MP晶片进行第三制造工艺步骤-4，分别于MP晶片群组-1的MP晶片和MP晶片群组-2的MP晶片上形成大体上相同的半导体装置或制造工艺元件。本发明具有较低的原型产品一次性工程费用。
文档编号H01L21/02GK102446708SQ20111031544
公开日2012年5月9日 申请日期2011年10月8日 优先权日2010年10月12日
发明者甘万达 申请人:甘万达