专利名称：形成半导体器件的图案的方法
技术领域：
本发明的示例性实施例总体而言涉及一种形成半导体器件的图案的方法，更具体而言涉及一种利用不同宽度的图案形成半导体器件的方法。
背景技术：
形成在诸如快闪存储器件的半导体器件中的图案可以具有不同的尺寸。在快闪存储器件的情况下，可以在快闪存储器件的存储器单元阵列区中形成多个存储器单元串。每个存储器单元串包括源极选择晶体管、漏极选择晶体管和串联耦接在源极选择晶体管与漏极选择晶体管之间的多个存储器单元。这里，源极选择晶体管的栅极与源极选择线耦接，漏极选择晶体管的栅极与漏极选择线耦接，且每个存储器单元的栅极与各自的字线耦接。源极选择线、漏极选择线和字线中的每个都与焊盘耦接。除了焊盘之外还形成用于传输信号的导线，且在导线与焊盘之间形成接触结构以便使导线与焊盘电连接。这里，为了接触结构与焊盘之间的对准余量，要将焊盘形成为具有比源极选择线、漏极选择线和字线更大的宽度。字线可以具有比源极选择线和漏极选择线小的线宽。具体地，为了更高的集成度， 字线可以具有比曝光分辨极限窄的细线宽。为了将具有不同的线宽的字线、源极选择线、漏极选择线以及焊盘同时图案化，在图案化期间用作刻蚀掩模的硬掩模图案必须具有不同的线宽。具体地，如果一些图案如字线的线宽必须具有比曝光分辨极限窄的宽度，则硬掩模图案的线宽必须比曝光分辨极限窄。图IA至图IL是说明一种已知的形成半导体器件的图案的方法的截面图，此方法用于形成第一图案和第二图案，所述第一图案每个都比曝光分辨极限细，所述第二图案每个都具有比第一图案大的线宽。参见图1A，在包括第一区域A和第二区域B或C的供图案用的材料层11之上形成第一硬掩模层13、辅助清除层15以及第二硬掩模层17。在第二硬掩模17上形成分区图案 19。材料层11可以由形成字线、源极选择线、漏极选择线和驱动栅极的材料形成。材料层11的第一区域A可以是要形成字线的区域，所述字线每个都具有比曝光分辨极限细的宽度。第二区域可以包括要形成源极选择线或漏极选择线的选择线区域B，所述源极选择线或漏极选择线具有比字线大的宽度。此外，还可以将第二区域定义为要形成焊盘的焊盘区域C，所述焊盘每个都具有比字线或源极和漏极选择线大的宽度。在随后刻蚀材料层11时，第一硬掩模层13用作刻蚀掩模。辅助清除层15形成在第一硬掩模层13与第二硬掩模层17之间，以便清除在刻蚀第二辅助层时所产生的聚合物。
可以通过利用光刻工艺来将旋涂碳(spin on carbon, S0C)层图案化来形成分区图案19。形成在第二区域B或C中的分区图案19是虚设图案。因为如果仅在第一区域A 中形成分区图案19，则会发生漫散射和碟形现象(dishing phenomenon)。因此，也在第二区域B或C中形成分区图案19，以便减少在光刻工艺期间产生的漫反射和因刻蚀速率的不同而出现的碟形现象。参见图1B，在包括分区图案19的表面的整个结构上形成第一辅助层21。这里，第一辅助层21形成在第二硬掩模层17和分区图案19暴露出的表面上。接着，通过用第一刻蚀工艺(如回蚀工艺)刻蚀第一辅助层21来在每个分区图案 19的侧壁上形成间隔件21a，使得第二硬掩模层17和分区图案19暴露出来。每个间隔件 21a的宽度可以比曝光分辨极限窄，因为每个间隔件21a的宽度是由形成在分区图案19的侧壁上的第一辅助层21的厚度来决定的。接着，去除分区图案19。因此，如图ID所示，第二硬掩模层17中的不与间隔件21a 重叠的部分被暴露出来。参见图1E，形成在第二区域B或C中的间隔件21a被暴露出来，而在第二硬掩模层 17上形成覆盖第一区域A中所形成的间隔件21a的第一光致抗蚀剂图案23。参见图1F，去除第二区域B或C中的间隔件21a。接着，去除第一光致抗蚀剂图案 23以暴露出第一区域A中的间隔件21a，如图IG所示。参见图1H，在包括间隔件21a的整个结构上形成第二辅助层31。根据形成第二辅助层31的材料还可以在第二辅助层31上形成第三辅助层33。例如，如果第二辅助层31是由可以在用于去除光致抗蚀剂物质的剥离工艺中去除的SOC层形成，则第三辅助层33可以由SiON形成以便保护第二辅助层31免受后续用于去除光致抗蚀剂物质的工艺的影响。接着，在第二辅助层31或第三辅助层33上或在这两者之上形成第二光致抗蚀剂图案35。第二光致抗蚀剂图案35形成在第二区域B或C中。第二光致抗蚀剂图案35可以定义要在第二区域B或C形成的半导体器件的图案的线宽和间距。参见图II，通过利用第二光致抗蚀剂图案35作为刻蚀掩模的第二刻蚀工艺来刻蚀第二和第三辅助层，以暴露出第二硬掩模层17和间隔件21a的一部分。因此，在第二区域B或C中形成辅助图案31a和33a。参见图1J，通过利用间隔件21a和辅助图案31a和33a作为刻蚀掩模的第三刻蚀工艺来刻蚀第二硬掩模层17和辅助清除层15。因此，在第二硬掩模层17a之间或辅助清除层15之间暴露出第一硬掩模层13的一部分。在第三刻蚀工艺之后，因由SOC层形成的辅助图案31a产生的聚合物可以保留在第二硬掩模层17a的侧壁上。可以利用刻蚀辅助清除层的刻蚀剂来清除聚合物。参见图1K，执行剥离工艺以去除其余的第二光致抗蚀剂图案。接着，去除其余的辅助图案和其余的间隔件。因此，第二硬掩模层17a的上表面暴露出来。参见图1L，通过利用其余的第二硬掩模图案17a作为刻蚀掩模的第四刻蚀工艺来刻蚀第一硬掩模层13。因此，在其余的第一硬掩模层113a之间供图案用的材料层11的一部分暴露出来。如果利用其余的第一硬掩模层13a作为刻蚀掩模来刻蚀材料层11，则可以在第一区域A中形成第一图案和在第二区域B或C中形成第二图案，所述第一图案每个都具有比曝光分辨极限小的线宽，所述第二图案每个都具有比第一图案宽的线宽。然而，根据已知的技术，必须形成辅助清除层和必须执行多个光刻工艺。
发明内容
本发明的示例性实施例涉及一种形成半导体器件的图案的方法，所述方法简化形成第一图案和第二图案的工艺，所述第一图案每个都具有比曝光分辨极限窄的宽度，所述第二图案每个都具有比同一层的第一图案大的宽度。根据本发明的一个实施例，一种形成半导体器件的图案的方法包括以下步骤在包括第一区域和第二区域的区域内的材料层之上形成分区图案，其中，所述第二区域中的分区图案具有比所述第一区域中的分区图案大的宽度；在所述分区图案的表面上形成第一辅助层；形成辅助图案以覆盖所述第一辅助层在所述第二区域中的部分，其中所述第一辅助层的所述部分被形成于在所述第二区域中形成的分区图案的侧壁之上，且每个辅助图案都具有比所述第一辅助层的厚度大的宽度；通过利用所述辅助图案作为第一刻蚀掩模刻蚀第一辅助层直至分区图案的上表面暴露为止，来在所述分区图案的侧壁上形成间隔件；通过刻蚀暴露在所述间隔件与所述辅助图案之间的分区图案，来形成第二刻蚀掩模；以及通过刻蚀被所述第二刻蚀掩模暴露出的所述材料层，来在所述第一区域中形成第一图案和在所述第二区域中形成第二图案，其中，所述第二图案中的每个都具有比所述第一图案大的宽度。根据本发明的一个实施例，一种形成半导体器件的图案的方法包括以下步骤在硬掩模层上形成分区图案；在包括分区图案的表面的整个结构上形成第一辅助层；形成辅助图案，以覆盖第一辅助层的形成于在第二区域中形成的分区图案的侧壁上的部分，其中， 第二区域中的辅助图案中的每个都具有比第一辅助层的厚度大的宽度；通过去除第一辅助层暴露在第一区域中的分区图案的顶部上的部分和第一辅助层暴露在第二区域中的辅助图案之间的部分，来在分区图案的侧壁上形成间隔件，使得分区图案的一部分和硬掩模层的一部分暴露出来；去除辅助图案；刻蚀暴露在间隔件之间的分区图案；以及去除分区图案的其余区域和暴露在间隔件之间的硬掩模层。
图IA至图IL是说明一种已知的形成半导体器件的图案的方法的截面图；以及图2A至图2J是说明根据本发明的一个实施例的形成半导体器件的图案的方法的截面图。
具体实施例方式下面将参照附图详细描述本发明的各个实施例。提供附图的目的在于帮助本领域技术人员通过本文所描述和图示的各个实施例来理解本发明。图2A至图2J是说明根据本发明的一个实施例的形成半导体器件的图案的方法的截面图。参见图2A，在包括第一区域A和第二区域B或C的区域内，在供图案用的材料层 111上形成硬掩模层。硬掩模层可以具有第一硬掩模层113与第二硬掩模层117的层叠结构。在第二硬掩模层117上形成分区图案119al和119a2。分区图案119al和119a2包括形成在第一区域A中的彼此以一定的距离间隔开的第一分区图案119al、以及形成在第二区域B或C中的第二分区图案119a2。这里，每个第二分区图案119a2可以具有比第一分区图案119al大的宽度。供图案用的材料层111可以是半导体衬底或者可以是由形成半导体器件的栅图案、绝缘图案或金属图案的材料形成。第一区域A可以是要形成比曝光分辨极限更细的图案的区域。第二区域B或C是要形成这样的图案的区域，所述图案每个都具有比形成在第一区域A中的图案大的宽度。 例如，在第一区域A中形成字线，且在第二区域B中形成源极选择线或漏极选择线，所述字线每个都具有比曝光分辨极限细的宽度，且所述源极选择线或漏极选择线具有比字线大的宽度。另外，例如，在第二区域B中形成焊盘，所述焊盘每个都具有比字线或者源极选择线或漏极选择线大的宽度。在随后刻蚀供图案用的材料层111时，第一硬掩模层113用作刻蚀掩模。当随后刻蚀第一辅助层时，第二硬掩模层117用作刻蚀掩模。例如，第一硬掩模层113可以由氧化物层形成，而第二硬掩模层117可以由多晶硅层形成。每个分区图案119al或119a2的宽度与目标图案之间的间距成比例。根据一个实例，由于要形成在第二区域B或C中的相邻的第二图案之间的间距大于要形成在第一区域 A中的相邻的第一图案之间的间距，因此，形成在第二区域B或C中的第二分区图案119a2 的宽度大于第一分区图案119al的宽度。此外，可以通过利用光刻工艺将旋涂碳(SOC)层图案化来形成分区图案119al和119a2。参见图2B，在包括分区图案119al和119a2的表面的整个结构上形成第一辅助层 121。这里，第一辅助层121可以是氧化物层，且形成在第二硬掩模层117和分区图案119al 和119a2暴露出的表面上。参见图2C，在第一辅助层121上形成第二辅助层131以填充分区图案119al和 119a2之间的空间。第二辅助层131由不同于第一辅助层121的材料形成。在第二辅助层 131之上形成第一光致抗蚀剂图案135。这里，在形成第一光致抗蚀剂图案135之前，根据形成第二辅助层131的材料，还可以在第二辅助层131上形成第三辅助层133。例如，第二辅助层131可以由旋涂碳(SOC)层形成。可以在后续的用于去除第一光致抗蚀剂图案135的剥离工艺中去除第二辅助层131。为了防止去除第二辅助层131，如果第二辅助层131由SOC形成，则利用诸如SiON的多功能硬掩模(multi-function hard mask, MFHM)还在第二辅助层131上形成第三辅助层133。尽管在附图中未示出，可以省略形成第三辅助层133的工艺，且第二辅助层131可以由底部抗反射涂覆(bottom anti-reflective coating, BARC)层形成。BARC层可以形成为具有300至600A的厚度，以填充分区图案119al和119a2之间的空间。第一光致抗蚀剂图案135形成在第二区域B或C中，且被形成为定义要形成在第二区域B或C中的第二图案的宽度和间距。第一光致抗蚀剂图案135可以具有比形成在分区图案119al和119a2的侧壁上的第一辅助层121的厚度大的宽度。第一光致抗蚀剂图案 135与第二分区图案119a2的两侧上的各个边缘区域有重叠。参见图2D，通过经由利用第一光致抗蚀剂图案135作为刻蚀掩模的第一刻蚀工艺去除第三辅助层133的一部分，来形成第三辅助图案133a。另外，通过经由利用第三辅助图案133a作为刻蚀掩模的第二刻蚀工艺去除第二辅助层，来在第二区域B或C中形成第二辅助图案131a。第二辅助图案131a和第三辅助图案133a分别与第二分区图案119a2的两侧的区域重叠。换言之，第二辅助图案131a和第三辅助图案133a覆盖形成在第二分区图案 119al的侧壁之上的第一辅助层121的一部分。另外，第三辅助图案133a可以以一定的距离而彼此间隔开，而第二辅助图案131a 也可以以一定的距离而彼此间隔开。第二辅助图案131a和第三辅助图案133a中的每个都可以具有比形成在分区图案119al和119a2的侧壁上的第一辅助层121的厚度大的宽度。 如果第二辅助图案由SOC形成，则可以利用N2和&的混合物来去除第二辅助层。此外，可以利用第二刻蚀工艺或另外的刻蚀工艺来去除第一光致抗蚀剂图案。参见图2E，通过利用第二辅助图案131a和第三辅助图案133a作为刻蚀掩模的第三刻蚀工艺来去除第一辅助层暴露在第二辅助图案131a和第三辅助图案133a之间的部分。因此，在第二硬掩模层117上形成具有形成在分区图案119al和119a2的侧壁上的间隔件121a和121b的分区图案119al和119a2。这里，与第二和第三辅助图案131a和133a 重叠的每个间隔件121b可以具有比不与第二和第三辅助图案131a和133a重叠的间隔件 121b大的宽度。形成在第一区域A中的每个间隔件121a的线宽可以比曝光分辨极限窄，因为每个间隔件121a的线宽是由当形成第一辅助层时通过曾形成在第一分区图案119al的侧壁上的第一辅助层的厚度来决定的。另外，形成在第二区域B或C中的间隔件121b的线宽可以不同于形成在第一区域A中的间隔件121a的线宽，因为间隔件121b的线宽是由第二辅助图案131a的线宽决定的。如上所述，根据本发明的一个实施例，间隔件121a和121b在第一区域A和第二区域B或C中可以具有不同的宽度。换言之，间隔件121a和121b的宽度可以根据形成有间隔件121a和121b的区域而变化。因此，在间隔件具有相同宽度时所执行的用于去除部分间隔件的工艺，例如形成光致抗蚀剂图案的工艺，另外的刻蚀工艺等可以忽略，且因而可以简化形成半导体器件的图案的过程。另外，在执行第三刻蚀工艺以去除间隔件121a和121b之后可以去除第三辅助图案 133a0参见图2F，去除第二辅助图案131a，且去除分区图案119al和119a2所暴露出的区域。这里，可以通过干法刻蚀工艺来去除第二辅助图案131a和分区图案119al和119a2， 使得第二分区图案的被间隔件121b阻挡的部分119a保留在第二区域B或C中而不去除。保留在第二区域B或C中的间隔件121b还保留在分区图案119a的上表面上且因而具有比保留在第一区域A中的间隔件121a高的高度。另外，尽管分区图案119a是由SOC 形成的，分区图案119a所暴露出的区域比SOC图案(参考图II的31a)的区域窄，因为分区图案119a的其余部分已经被间隔件121b阻挡。参见图2G，通过第四刻蚀工艺去除经由包括间隔件121a和121b以及其余的分区图案119a的刻蚀掩模暴露的第二硬掩模层117。因此，形成了暴露出一部分第一硬掩模层 113的第二硬掩模图案117a。在第四刻蚀工艺中，降低间隔件121a和121b的高度，且可以暴露出分区图案119a。根据本发明的一个实施例，由SOC形成的分区图案119a所暴露出的区域比已知技术的分区图案所暴露出的区域小。因此，在第二硬掩模层的第四刻蚀工艺中因由SOC形成的第二辅助层产生的聚合物的量可以减少到可以利用后续的刻蚀工艺或清除工艺来充分去除聚合物的程度。因此，在不具有辅助清除层例如用于去除聚合物的氮化物层的情况下， 可以执行形成半导体器件的图案的工艺，且因而可以简化形成半导体器件的图案的过程。参见图2H，去除保留在第一区域A中的间隔件121a。这里，保留在第二区域B或C 中的间隔件121b可以保留，因为它们具有比第一区域A中的间隔件121a高的高度。其余间隔件121b的厚度薄到足以在后续的剥离工艺中被去除。此外，在去除保留在第一区域A中的间隔件121a的工艺或另外的刻蚀工艺的影响下，可以去除第一硬掩模层113暴露在第二硬掩模图案117a之间的部分，由此在第一硬掩模层113中形成凹陷区域R。接着，利用氧(0)或氟(F)执行清除工艺。通过清除工艺去除聚合物。参见图21，通过用于去除分区图案119a的剥离工艺来不仅去除分区图案119a而且还去除厚度较薄的间隔件121b。然而，第二硬掩模图案117a保留在第一硬掩模层113 上。在形成第一硬掩模图案之前去除间隔件119a。因此，间隔件119a的非对称结构不会转移到第一硬掩模图案上。此外，还可以改善第一硬掩模图案的对称性。参见图2J，通过第五刻蚀工艺来去除第一硬掩模层暴露在第二硬掩模图案117a 之间的部分。因此，形成了暴露出一部分材料层111的第一硬掩模图案113a。当通过第六刻蚀工艺来去除材料层111暴露在第一硬掩模图案113a之间的部分时，可以在材料层111的第一区域A中形成每个都具有比曝光分辨极限小的线宽的图案，以及可以在材料层111的第二区域B或C中形成每个都具有比第一区域A的图案大的线宽的图案。例如，可以在材料层111的第一区域A中形成半导体存储器件的字线，可以在材料层 111的第二区域中的部分B中形成半导体器件的选择线，以及可以在材料层111的第二区域中的其余部分C中形成半导体器件的焊盘。根据本发明的一个实施例，可以采用相同的方式来原位地执行第二辅助层的第二刻蚀工艺至第一硬掩模层的第五刻蚀工艺。根据本发明的一个实施例，可以通过控制形成在分区图案的侧壁上的第一辅助层的厚度来形成第一图案，所述第一图案每个都比曝光分辨极限窄。另外，在通过刻蚀形成在分区图案的表面上的第一辅助图案的一部分来形成间隔件之前，在与特定的分区图案的两个侧部重叠的第一辅助层上形成辅助图案，所述辅助图案每个都具有比第一辅助层的厚度大的宽度。因此，可以形成第二图案，所述第二图案每个都具有比第一图案大的宽度。另外，通过刻蚀暴露在辅助图案之间的第一辅助层在分区图案的顶部和侧壁的部分上形成间隔件，并且保留间隔件直至分区图案的上表面暴露出来为止。因此，与辅助图案重叠的间隔件的宽度可以大于不与辅助图案重叠的间隔件的宽度。因此，在间隔件具有相同的宽度时所执行的去除一部分间隔件的工艺可以省略。另外，在刻蚀硬掩模层时不会因辅助图案产生聚合物，因为剩余的辅助图案是在刻蚀硬掩模层之前被去除的。此外，可以通过减少在刻蚀硬掩模时所暴露的分区图案的区域来减少因为分区图案而产生的聚合物的量。因此，即使不执行另外的清除工艺，也可以在后续工艺中去除聚合物。因此，形成硬掩模的工艺可以简化，因为不会产生因聚合物带来的缺陷，且不需要使用辅助清除工艺来用于去除聚合物的清除工艺。
权利要求
1.一种形成半导体器件的图案的方法，所述方法包括以下步骤在包括第一区域和第二区域的区域内的材料层之上形成分区图案，其中，所述第二区域中的分区图案具有比所述第一区域中的分区图案大的宽度； 在所述分区图案的表面上形成第一辅助层；形成辅助图案以覆盖所述第一辅助层在所述第二区域中的部分，其中所述第一辅助层的所述部分被形成于在所述第二区域中形成的分区图案的侧壁之上，且所述第二区域的每个辅助图案都具有比所述第一辅助层的厚度大的宽度；通过利用所述辅助图案作为第一刻蚀掩模刻蚀第一辅助层直至分区图案的上表面暴露为止，来在所述分区图案的侧壁上形成间隔件；通过刻蚀暴露在所述间隔件与所述辅助图案之间的分区图案，来形成第二刻蚀掩模；以及通过刻蚀被所述第二刻蚀掩模暴露出的所述材料层，来在所述第一区域中形成第一图案和在所述第二区域中形成第二图案，其中，所述第二图案中的每个都具有比所述第一图案大的宽度。
2.如权利要求1所述的方法，其中，形成所述辅助图案的步骤包括以下步骤 在所述第一辅助层上形成第二辅助层以填充所述分区图案之间的空间；在所述第二辅助层之上形成光致抗蚀剂图案；去除暴露在所述光致抗蚀剂图案之间的所述第二辅助层；以及去除所述光致抗蚀剂图案。
3.如权利要求2所述的方法，其中，利用N2和&的混合物去除所述第二辅助层。
4.如权利要求1所述的方法，其中，所述辅助图案是由底部抗反射涂覆部或旋涂碳形成的。
5.如权利要求1所述的方法，其中，所述第一区域是存储器单元阵列区。
6.如权利要求1所述的方法，还包括以下步骤在形成所述分区图案之前，在所述材料层上形成硬掩模层。
7.如权利要求6所述的方法，其中，所述硬掩模层是通过层叠氧化物层和多晶硅层形成的。
8.如权利要求7所述的方法，还包括以下步骤在刻蚀被所述第二刻蚀掩模暴露出的所述材料层之前，刻蚀被所述第二刻蚀掩模暴露出的所述多晶硅层； 去除所述第一区域中的所述间隔件；去除保留在所述第二区域中的所述间隔件和所述分区图案；以及刻蚀暴露在所述多晶硅层的其余区域之间的所述氧化物层。
9.如权利要求1所述的方法，其中，在所述间隔件之间暴露出的所述分区图案是通过干法刻蚀工艺被刻蚀的。
10.一种形成半导体器件的图案的方法，包括以下步骤 在硬掩模层上形成分区图案；在包括所述分区图案的表面的整个结构上形成第一辅助层；形成辅助图案，以覆盖所述第一辅助层的形成于在所述第二区域中形成的分区图案的侧壁上的部分，其中，所述第二区域中的所述辅助图案中的每个都具有比所述第一辅助层的厚度大的宽度；通过去除所述第一辅助层暴露在所述第一区域中的所述分区图案的顶部上的部分和所述第一辅助层暴露在所述第二区域中的所述辅助图案之间的部分，来在所述分区图案的侧壁上形成间隔件，使得所述分区图案的一部分和所述硬掩模层的一部分暴露出来； 去除所述辅助图案；刻蚀暴露在所述间隔件之间的所述分区图案；以及去除所述分区图案的其余区域和暴露在所述间隔件之间的所述硬掩模层。
11.如权利要求10所述的方法，其中，形成所述辅助图案的步骤包括以下步骤 在所述第一辅助层上形成第二辅助层；在所述第二辅助层之上形成光致抗蚀剂图案；去除暴露在所述光致抗蚀剂图案之间的所述第二辅助层；以及去除所述光致抗蚀剂图案。
12.如权利要求11所述的方法，其中，利用N2和&的混合物去除所述第二辅助层。
13.如权利要求10所述的方法，其中，所述辅助图案是由底部抗反射涂覆部或旋涂碳形成的。
14.如权利要求10所述的方法，其中，暴露在所述间隔件之间的所述分区图案是通过干法刻蚀工艺被刻蚀的。
15.如权利要求14所述的方法，其中，形成所述硬掩模图案的步骤包括以下步骤 刻蚀所述分区图案的其余区域和暴露在所述间隔件之间的所述硬掩模层的多晶硅层；去除所述分区图案的所述其余区域和所述间隔件；以及刻蚀暴露在所述多晶硅层的所述其余区域之间的所述硬掩模层的氧化物层。
16.如权利要求10所述的方法，其中，通过干法刻蚀工艺去除所述分区图案的暴露出的区域。
全文摘要
本发明公开了一种形成半导体器件的图案的方法。所述方法包括以下步骤在硬掩模层上形成分区图案；在包括分区图案的表面的整个结构上形成第一辅助层；形成辅助图案，以覆盖第一辅助层的形成于在第二区域中形成的分区图案的侧壁上的部分，其中，第二区域中的辅助图案中的每个都具有比第一辅助层的厚度大的宽度；通过去除第一辅助层暴露在第一区域中的分区图案的顶部上的部分和第一辅助层暴露在第二区域中的辅助图案之间的部分，来在分区图案的侧壁上形成间隔件，使得分区图案的一部分和硬掩模层的一部分暴露出来；去除辅助图案；刻蚀暴露在间隔件之间的分区图案；以及去除分区图案的其余区域和暴露在间隔件之间的硬掩模层。
文档编号H01L21/768GK102543676SQ20111042004
公开日2012年7月4日 申请日期2011年12月15日 优先权日2010年12月15日
发明者崔在昱 申请人:海力士半导体有限公司