专利名称：半导体器件的制造方法
技术领域：
本发明涉及一种半导体器件的制造方法，尤其涉及一种用于形成具有超厚金属层(Ultra Thick Metal)的半导体器件的制造方法。
背景技术：
在集成电路制造领域，超厚金属层(Ultra Thick Metal)被广泛用于尺寸在90nm到65nm的半导体器件结构中，超厚金属层的厚度可以达到IOOOnm以上。图1至图2为现有技术中一种半导体器件的制作方法的结构示意图，如图1至图2所示，制作超厚金属层的过程包括:首先在基底10形成上形成刻蚀阻挡层20和层间介质层30 ;接着在层间介质层30上形成图案化的光阻层40，并以该图案化的光阻层40为掩膜刻蚀层间介质层30，以形成用以填充超厚金属层的沟槽50。然而，由于该沟槽50的深度较大，需要对层间介质层30进行长时间的刻蚀，故在刻蚀过程中产生的大量的刻蚀副产物(Polymer)停留在沟槽50中，并聚集在沟槽50底部的中间区域，减慢了沟槽50底部的中间区域的刻蚀速度，使沟槽50底部边缘区域的刻蚀速度大于中间区域的刻蚀速度，长时间刻蚀后，导致刻蚀厚度差距愈来愈大，导致形成如图2所示的结构，沟槽50底部的中间区域未达到刻蚀厚度，而沟槽50底部的边缘区域已经刻蚀到下方的基底10中，由于沟槽50底部的界面平整度较差，后续在该沟槽50中沉积形成的超厚金属层时容易形成空洞，影响超厚金属互连层的电连特性，甚至造成刻蚀穿通基底10，后续形成的超厚金属层沉积进入基底10中，导致器件严重的短路，影响半导体器件性能。为了解决上述问题，现有技术采用单纯增加刻蚀阻挡层的厚度会的方法，然而，过度增加刻蚀阻挡层20的厚度会大幅提高层间介质层30的整体介电常数，进而影响半导体器件的介电能力，同样影响半导体器件的性能。
发明内容
本发明的目的是提供一种在形成用于填充超厚金属层的沟槽时，控制刻蚀速率差、提高底面平整度、并维持良好的介电能力的半导体器件的制造方法。本发明提供一种半导体器件的制造方法，包括以下步骤:提供基底；在所述基底上形成第一刻蚀阻挡层，所述第一刻蚀阻挡层的水平截面为环绕形状，与后续形成的沟槽的底面形状相适配；在所述第一刻蚀阻挡层上形成层间介质层；在所述层间介质层上形成图案化的光阻层，所述图案化的光阻层暴露出的层间介质层的外边沿位于所述第一刻蚀阻挡层的正上方；以所述图案化的光阻层为掩膜刻蚀所述层间介质层，形成沟槽，所述沟槽的底面的外边沿位于所述第一刻蚀阻挡层上。可选的，在所述基底上形成第一刻蚀阻挡层的步骤和形成层间介质层的步骤之间，还包括:在所述第一刻蚀阻挡层和基底上覆盖第二阻挡层。可选的，在所述基底上形成第一刻蚀阻挡层的步骤之前，还包括:在所述基底上覆
盖第二阻挡层。可选的，在所述基底上形成第一刻蚀阻挡层的步骤包括:在所述基底上覆盖刻蚀阻挡薄膜；刻蚀部分厚度的刻蚀阻挡薄膜，形成第一刻蚀阻挡层及其下的第二阻挡层。进一步的，所述第一刻蚀阻挡层的厚度为所述第二刻蚀阻挡层的厚度的50% 200%。进一步的，所述第二刻蚀阻挡层的材质为氮化硅或碳氮化硅。进一步的，在形成沟槽的步骤之后，还包括在所述沟槽中形成超厚金属层的步骤。进一步的，所述第一刻蚀阻挡层的材质为氮化硅或碳氮化硅。进一步的，所述第一刻蚀阻挡层的水平截面呈圆环形或“口”字形。进一步的，所述第一刻蚀阻挡层的宽度为所述沟槽底面的宽度的5% 20%。进一步的，所述基底为具有有源电路的半导体衬底或金属互连层。相比于现有技术，本发明的半导体器件的制造方法，通过在所述基底上形成第一刻蚀阻挡层，所述第一刻蚀阻挡层的水平截面为环绕形状，与后续形成的沟槽的底面形状相适配，从而加厚沟槽底面外边沿处的刻蚀阻挡图形的厚度，在刻蚀形成沟槽时，形成的沟槽的底面外边沿能够停止于该第一刻蚀阻挡层，克服了因沟槽外边沿附近刻蚀去除速度大于中间刻蚀去除速度导致底面不平整的问题，并保护了刻蚀阻挡层下方的基底不被刻蚀损伤，以防止在沉积形成超厚金属层时，超厚金属层进入半导体基底导致器件短路，有利于在后续工艺中能够形成电连特性良好的超厚金属层，提高半导体器件的性能。
图1至图2为现有技术中一种半导体器件的制作方法的结构示意图。图3为本发明一实施例中半导体器件的制造方法的流程示意图。图4 图8为本发明一实施例中半导体器件制造过程的结构示意图。图9 图11为本发明另一实施例中半导体器件的制造过程的结构示意图。
具体实施例方式为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。本发明的核心思想在于，通过在基底上形成刻蚀阻挡图形，所述刻蚀阻挡图形包括第一刻蚀阻挡层和第二刻蚀阻挡层，第一刻蚀阻挡层的水平截面为环绕形状，且与沟槽的底面形状相适配，从而加厚沟槽底面外边沿处的刻蚀阻挡图形的厚度，克服因沟槽外边沿附近刻蚀去除速度大于中间刻蚀去除速度导致底面不平整的问题，进一步保护刻蚀阻挡层下方的基底不被刻蚀损伤，以保证在后续工艺中形成电连特性良好的超厚金属层，提高半导体器件的性能。图3为本发明一实施例中半导体器件的制造方法的流程示意图。本实施例所述半导体器件的制造方法，包括以下步骤:步骤SO 1:提供基底；步骤S02:在所述基底上形成第一刻蚀阻挡层，所述第一刻蚀阻挡层的水平截面为环绕形状，与后续形成的沟槽的底面形状相适配；步骤S03:在所述第一刻蚀阻挡层上形成层间介质层；步骤S04:在所述层间介质层上形成图案化的光阻层，所述图案化的光阻层暴露出的层间介质层的外边沿位于所述第一刻蚀阻挡层的正上方；步骤S05:以所述图案化的光阻层为掩膜刻蚀所述层间介质层，形成沟槽，所述沟槽的底面的外边沿位于所述第一刻蚀阻挡层上。其后，在形成沟槽的步骤之后，还包括在所述沟槽中形成超厚金属层的步骤。图4 图11为本发明一实施例中半导体器件制造过程中的结构示意图。以下结合图3 图11详细说明本发明几种半导体器件的制造方法。实施例一
结合图4和图5，在步骤SOI中，提供基底100，所述基底100可以为具有有源电路的半导体衬底，亦可以为前一层金属互连层。继续参考图4和图5，在步骤S02中，首先在所述基底100上形成第一刻蚀阻挡薄膜(图中未标示)，利用光刻和刻蚀工艺，图案化该刻蚀阻挡薄膜，形成第一刻蚀阻挡层201，所述第一刻蚀阻挡层201的水平截面为环绕形状，所述第一刻蚀阻挡层201环绕的形成图形与后续形成的沟槽的底面形状相适配，具体形状根据需要形成的沟槽的形状确定，例如为圆环形或“口”字形，如图5所示，在本实施例中，以沟槽底面为矩形为例，所述第一刻蚀阻挡层201的水平截面为“口”字形，后续形成的沟槽的底面的外边沿位于第一刻蚀阻挡层201的中间区域上方。此外，所述第一刻蚀阻挡层201的材质可以为氮化硅或碳氮化娃，氮化娃或碳氮化娃的材质与后续形成的层间介质层能够产生较大的刻蚀速率差，同时氮化硅或碳氮化硅的材质具有较低的介电常数，维持形成良好的介电能力，此外其它蚀刻阻挡层，例如碳化硅等也在本发明的思想范围之内。接着，在所述第一刻蚀阻挡层201和基底100上覆盖第二阻挡层202 ;第二阻挡层202及其下方的第一刻蚀阻挡层201共同组成刻蚀阻挡图形203。其中，所述第二刻蚀阻挡层202的材质可以为氮化硅或碳氮化硅，所述第二阻挡层202与第一刻蚀阻挡层201的材质可以相同，亦可以不同，可以根据工艺要求确定。然后，在步骤S03中，在所述第二刻蚀阻挡层202上形成层间介质层300 ;所述层间介质层300的厚度根据半导体器件的工艺要求确定，所述层间介质层的材质可以为二氧化硅或低介电常数(Low-K)材料，较佳的为低介电常数材料，维持良好的介电能力。如图6所示，在步骤S04中，在所述层间介质层300上形成图案化的光阻层400，所述图案化的光阻层400可以包括光刻胶和位于光刻胶下方的底部抗反射涂层(图中未标示)，所述底部抗反射涂层用以防止光刻胶中毒和提高光刻对准精确度，所述图案化的光阻层400暴露的图案的外边沿位于所述第一刻蚀阻挡层201的正上方，即所述图案化的光阻层400所暴露的图案位于所述第一刻蚀阻挡层20 1的正上方。
如图7所示，在步骤S05中，以所述图案化的光阻层400为掩膜刻蚀所述层间介质层300，形成沟槽500，所述沟槽500的底面的外边沿位于所述第一刻蚀阻挡层201上，由于刻蚀过程中,沟槽500外边缘区域的刻蚀速率大于沟槽500中间区域的刻蚀速率，通过形成第一刻蚀阻挡层201以加厚沟槽500底面外边缘附近的刻蚀阻挡厚度，减慢了沟槽500外边缘区域的刻蚀速率，从而使沟槽底面形成平整度良好的界面，有利于后续形成电连特性良好的超厚金属层。其中，所述第一刻蚀阻挡层201的厚度H2为所述第二刻蚀阻挡层202的厚度H1的50% 200%。所述第一刻蚀阻挡层W2的宽度为所述沟槽W1对应边的宽度的5% 20%。第一刻蚀阻挡层201和第二刻蚀阻挡层202的厚度根据实际形成的沟槽500的深度以及产品的曝光率(即图形百分比)来调比，一般来说是沟槽500深度越深越容易发生钻穿，就需要增加第一刻蚀阻挡层201和第二刻蚀阻挡层202的厚度。第一刻蚀阻挡层W2的宽度也是根据实际工艺要求调整，增大宽度能够更好地防止钻穿，同时防止避免面积过大影响整个层间介电层的介电常数值。其后，如图8所示，在形成沟槽500的步骤之后，利用电镀工艺和化学机械研磨工艺在沟槽500中形成超厚金属层600，形成工艺为本领域技术人员所述熟知的内容，故不再赘述。由于刻蚀形成沟槽500时，未穿通到基底100中，从而保护了刻蚀阻挡层下方的基底100，超厚金属层600没有进入基底100中，有效防止了器件短路，且形成的沟槽500底面较为平整，减少了超厚金属层6 00中孔洞(Hole)或凸起(Hillock)的形成，从而能够在后续工艺中形成电连特性良好的超厚金属层，提高半导体器件的性能。实施例二结合图9 图11，在实施例一的基础上，在步骤S02中，改变第一刻蚀阻挡层202和第二刻蚀阻挡层202形成的先后顺序；具体地，在本实施例在基底100上先覆盖第二阻挡层202，然后在第二刻蚀阻挡层202上第一刻蚀阻挡薄膜(图中未标示)，利用光刻和刻蚀工艺，图案化第一刻蚀阻挡薄膜，形成第一刻蚀阻挡层201，第一刻蚀阻挡层201及其下的第二阻挡层202共同组成刻蚀阻挡图形203 ;在本实施例中，所述第一刻蚀阻挡层201位于所述第二刻蚀阻挡层202上，同样加厚沟槽底面外边沿处的刻蚀阻挡的厚度，以在刻蚀形成沟槽500时，克服因沟槽500外边沿附近刻蚀去除速度大于中间刻蚀去除速度因此的底面不平整的问题，进一步保护基底100不被刻蚀损伤，保证在后续在沟槽500中形成电连特性良好的超厚金属层600。此外，本实施例中第一刻蚀阻挡层201的材质、形状、厚度以及第二刻蚀阻挡层202的材质、形状厚度及基底100与实施例一相同。实施例三在实施例二的基础上，本实施例在步骤S02中通过首先沉积较厚的刻蚀阻挡薄膜(未标示)，然后图案化该刻蚀阻挡薄膜，从而形成包括第一刻蚀阻挡层201及其下的第二阻挡层202的刻蚀图形，形成的结构与实施例二中所述图11结构相同。具体地，结合图9至图11，首先形成在基底100上先覆盖一层较厚的刻蚀阻挡薄膜，然后利用光刻和刻蚀工艺刻蚀阻挡薄膜的部分厚度，控制刻蚀时间，使刻蚀阻挡薄膜形成由第一刻蚀阻挡层201和其下的为第二刻蚀阻挡层202组成的阻挡图形203，通过覆盖沉积工艺结合刻蚀工艺，形成的刻蚀阻挡图形203，同样能够加厚沟槽500底面外边沿处的刻蚀阻挡厚度，以在刻蚀形成沟槽500时，克服因沟槽500外边沿附近刻蚀去除速度大于中间刻蚀去除速度，避免了底面不平整的问题，进一步保护了基底100不被刻蚀损伤，从而保证在沟槽500中形成电连特性良好的超厚金属层600。此外，本实施例中第一刻蚀阻挡层201的材质、形状、厚度以及第二刻蚀阻挡层202的材质、形状厚度及基底100与实施例一相同。综上所述，相比于现有技术，本发明半导体器件的制造方法，通过在所述基底上形成第一刻蚀阻挡层，所述第一刻蚀阻挡层的水平截面为环绕形状，与后续形成的沟槽的底面形状相适配，从而加厚沟槽底面外边沿处的刻蚀阻挡图形的厚度，在刻蚀形成沟槽时，形成的沟槽的底面外边能够停止于该第一刻蚀阻挡层，克服了因沟槽外边沿附近刻蚀去除速度大于中间刻蚀去除速度导致底面不平整的问题，并保护了刻蚀阻挡层下方的基底不被刻蚀损伤，以防止在沉积形成超厚金属层时，超厚金属层进入半导体基底导致器件短路，从而在后续工艺中能够形成电连特性良好的超厚金属层，提高半导体器件的性能。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种半导体器件的制造方法，其特征在于，包括， 提供基底； 在所述基底上形成第一刻蚀阻挡层，所述第一刻蚀阻挡层的水平截面为环绕形状，与后续形成的沟槽的底面形状相适配； 在所述第一刻蚀阻挡层上形成层间介质层； 在所述层间介质层上形成图案化的光阻层，所述图案化的光阻层暴露出的层间介质层的外边沿位于所述第一刻蚀阻挡层的正上方； 以所述图案化的光阻层为掩膜刻蚀所述层间介质层，形成沟槽，所述沟槽的底面的外边沿位于所述第一刻蚀阻挡层上。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述基底上形成第一刻蚀阻挡层的步骤和形成层间介质层的步骤之间，还包括:在所述第一刻蚀阻挡层和基底上覆盖第二阻挡层。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述基底上形成第一刻蚀阻挡层的步骤之前，还包括:在所述基底上覆盖第二阻挡层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述基底上形成第一刻蚀阻挡层的步骤包括: 在所述基底上覆盖刻蚀阻挡薄膜； 刻蚀部分厚度的刻蚀阻挡薄膜，形成第一刻蚀阻挡层及其下的第二阻挡层。
5.如权利要求2至4中任意一项所述的半导体器件的制造方法，其特征在于，所述第一刻蚀阻挡层的厚度为所述第二刻蚀阻挡层的厚度的50% 200%。
6.如权利要求2至4中任意一项所述的半导体器件的制造方法，其特征在于，所述第二刻蚀阻挡层的材质为氮化娃或碳氮化娃。
7.如权利要求1至4中任意一项所述的半导体器件的制造方法，其特征在于，在形成沟槽的步骤之后，还包括在所述沟槽中形成超厚金属层的步骤。
8.如权利要求1至4中任意一项所述的半导体器件的制造方法，其特征在于，所述第一刻蚀阻挡层的材质为氮化娃或碳氮化娃。
9.如权利要求1至4中任意一项所述的半导体器件的制造方法，其特征在于，所述第一刻蚀阻挡层的水平截面呈圆环形或“ 口”字形。
10.如权利要求1至4中任意一项所述的半导体器件的制造方法，其特征在于，所述第一刻蚀阻挡层的宽度为所述沟槽底面的宽度的5% 20%。
11.如权利要求1至4中任意一项所述的半导体器件的制造方法，其特征在于，所述基底为具有有源电路的半导体衬底或金属互连层。
全文摘要
本发明提供一种半导体器件的制造方法，通过在所述基底上形成第一刻蚀阻挡层，所述第一刻蚀阻挡层的水平截面为环绕形状，与后续形成的沟槽的底面形状相适配，从而加厚沟槽底面外边沿处的刻蚀阻挡图形的厚度，在刻蚀形成沟槽时，形成的沟槽的底面外边能够停止于该第一刻蚀阻挡层，克服了因沟槽外边沿附近刻蚀去除速度大于中间刻蚀去除速度导致底面不平整的问题，并保护了刻蚀阻挡层下方的基底不被刻蚀损伤，以防止在沉积形成超厚金属层时，超厚金属层进入半导体基底导致器件短路，从而在后续工艺中能够形成电连特性良好的超厚金属层，提高半导体器件的性能。
文档编号H01L21/311GK103187265SQ20111045745
公开日2013年7月3日 申请日期2011年12月31日 优先权日2011年12月31日
发明者符雅丽, 王新鹏 申请人:中芯国际集成电路制造(上海)有限公司