一种多晶硅薄膜晶体管的制备方法
【专利摘要】本发明提供了一种薄膜晶体管的制备方法，包括：1)形成多晶硅薄膜；2)在多晶硅薄膜上形成掩膜；3)离子注入，在多晶硅薄膜中形成掺杂的导电带或导电线；4)将步骤3)获得的多晶硅薄膜图案化成有源岛；5)在沉积100nm的低温氧化物作为栅极绝缘层；6)形成栅电极；7)掺杂，形成源漏极。
【专利说明】—种多晶硅薄膜晶体管的制备方法
【技术领域】
[0001]本发明涉及多晶硅技术，更具体地涉及一种多晶硅薄膜晶体管及其制备方法。
【背景技术】
[0002]在传统的有源矩阵显示领域，TFT通常是用非晶硅(a-Si)材料做成的。这主要是因为其在大面积玻璃底板上的低处理温度和低制造成本。最近多晶硅用于高分辨率的液晶显示器(IXD)和有源有机电致发光显示器(AMOLED)。多晶硅还有着在玻璃基板上集成电路的优点。此外，多晶硅具有较大像素开口率的可能性，提高了光能利用效率并且减少了 LC和底部发光OLED显示器的功耗。众所周知，多晶硅TFT更适合用于驱动OLED像素，不仅因为OLED是电流驱动设备，a-Si TFT有驱动OLED的长期可靠性问题，而且也是因为非晶硅电子迁移率较小，需要大的W/L的比例，以提供足够的OLED像素驱动电流。因此，对于高清晰度显不器，闻品质多晶娃TFT是必不可少的。
[0003]为了实现有源矩阵TFT显示板的工业化生产，需要非常高的多晶硅薄膜的质量。它需要满足在大面积的玻璃基板上低温处理，低成本的制造，制造工艺稳定，高性能，器件性能的高均匀性和高可靠性。
[0004]高温多晶硅技术可以用来实现高性能的TFT，但它不能被应用在商业面板中使用的普通玻璃基板。在这种情况下，必须使用低温多晶硅(LTPS)。有三个主要的LTPS技术:(I)在600°C下退火很长一段时间的固相结晶(SPC) ；(2)准分子激光结晶、退火(ELC/ELA)或快速加热退火；(3)金属诱导结晶(MIC)。ELC可以产生最佳效果，但受限于高的设备投资和维护成本，而且玻璃基板的尺寸也难以进一步增加。SPC是最便宜的技术，但需要在600°C下退火24小时左右才结晶。MIC的缺点是金属污染和TFT器件的非均匀性。从而，还没有任何一种技术能够满足所有上述的低成本和高性能的要求。
[0005]所有的多晶硅薄膜材料的共同点是，薄膜上的晶粒的结晶方向的大小和形状在本质上是随机分布。当这种多晶硅薄膜被用做TFT的有源层，TFT的电学特性受限于沟道中出现的晶界。晶粒的分布是随机的，使得整个基板的TFT的电学特性不均匀。正是这种电学特性分布离散的问题，使得最终的显示出现如mura的缺陷和非均匀的亮度。
【发明内容】
[0006]为克服上述缺陷，本申请提出一种新的方法来改善以上的TFT特性，包括ELA、SPC和MIC技术。通过掺杂多晶硅线，本征的多晶硅是由掺杂的平行线，称之为搭桥晶粒结构(BG)进行连接。
[0007]本发明提供一种薄膜晶体管的制备方法，包括:
[0008]I)形成多晶硅薄膜；
[0009]2)在多晶硅薄膜上形成掩膜；
[0010]3)离子注入，在多晶硅薄膜中形成掺杂的导电带或导电线；
[0011]4)将步骤3)获得的多晶硅薄膜图案化成有源岛；[0012]5)沉积低温氧化物作为栅极绝缘层；
[0013]6)形成栅电极；
[0014]7)掺杂，形成源漏极。
[0015]本发明提供又一种薄膜晶体管的制备方法，包括:
[0016]I)形成非晶硅薄膜，并在非晶硅薄膜上形成掩膜；
[0017]2)离子注入，在非晶硅薄膜中形成掺杂的导电带或导电线；
[0018]3)使非晶硅薄膜晶化，形成多晶硅薄膜；
[0019]4)将步骤3)获得的多晶硅薄膜图案化成有源岛；
[0020]5)沉积低温氧化物作为栅极绝缘层；
[0021 ] 6)在栅极绝缘层上形成栅电极；
[0022]7)掺杂，形成源漏极。
[0023]这种先在非晶硅上掺杂形成BG线再结晶的方法，与先把非晶硅结晶，再在多晶硅上形成BG线的方法相比，至少具有以下优点:当在非晶硅上进行P型掺杂，退火时更能促进非晶硅的结晶；由于掺杂物质在非晶硅结晶时会进行扩散，利用这点，可以更好地控制掺杂区与非掺杂区的比例，进一步地缩小存在于非掺杂区的晶界的几率，同时降低短路的风险；再有，由于退火工艺是在掺杂之后，在把非晶硅结晶化的同时也把掺杂物激活了。
[0024]根据本发明提供的制备方法，其中在425°C经LPCVD沉积所述低温氧化物。
[0025]根据本发明提供的制备方法，其中步骤6)包括在栅极绝缘层上形成300nm的铝，再图案化成栅电极。
[0026]根据本发明提供的制备方法，其中步骤6)包括在栅极绝缘层上形成280nm的多晶硅，再图案化成栅电极。
[0027]根据本发明提供的制备方法，其中对P型TFT的源漏极进行剂量为4X IO1Vcm2的硼掺杂。
[0028]根据本发明提供的制备方法，其中对N型TFT的源漏极进行剂量为4X IO1Vcm2的憐惨杂。
[0029]根据本发明提供的制备方法，其中还包括步骤8)沉积一层500nm的低温氧化物隔离层，同时激活掺杂物。
[0030]根据本发明提供的制备方法，其中还包括步骤9)刻蚀接触孔，然后溅射一层700nm的铝-1%硅的接触导线并图案化。
[0031]根据本发明提供的制备方法，其中栅极绝缘层的厚度为lOOnm。
[0032]使用这种BG多晶硅层作为有源层，保证电流垂直流过平行线TFT设计，晶界的影响可以减少。阈值电压，开关比率，器件迁移率，整个基板的均匀性，亚阈值斜率和器件的可靠性这些重要的特性都可以使用现在的这种技术得到改进。这些改进，同时也可以使得成本较低，价格更为低廉，使高性能的LTPS TFT成为现实。
【专利附图】
【附图说明】
[0033]以下参照附图对本发明实施例作进一步说明，其中:
[0034]图1a和图1b分别为低温多晶硅薄膜和对应的势垒分布的示意图；
[0035]图2a和图2b分别为搭桥晶粒多晶娃薄I旲和对应的势鱼分布的不意图；[0036]图3为形成BG线结构的横截面示意图；
[0037]图4为以PR1075形成的周期为I μ m的BG线图案的SEM图片；
[0038]图5a、5b和5c分别为样品A、样品B和样品C结晶的横截面不意图；
[0039]图6为所有样品通过光刻胶和离子注入形成BG线后的横截面示意图；
[0040]图7a、7b和7c为TMAH刻蚀大晶粒多晶硅、小晶粒多晶硅和SR-MILC多晶硅的显微照片；
[0041]图8为BG TFT结构横截面示意图；
[0042]图9a为以Vgs作为函数的有BG和无BG的P沟道大晶粒MIC TFT的转移特征曲线，图9b为以Vgs作为函数的有BG和无BG的P沟道大晶粒MIC TFT的输出电流比图；
[0043]图1Oa和IOb为在Vds = -0.1V和Vds = -5V情况下BG大晶粒MIC TFT和非BG大晶粒MIC TFT的跨导；
[0044]图1Ia和IIb分别为均匀分布的50个大晶粒MIC TFTs和50个BG大晶粒MICTFTs的TFT的Vth和GIDL性能差异；
[0045]图12a和12b分别为以Vgs作为函数的，有着BG结构和没有BG结构的P型小晶粒MIC多晶硅TFT的转移特性曲线，和以Vgs作为函数的，有着BG结构和没有BG结构的P型小晶粒MIC多晶硅TFT的输出电流比；
[0046]图13a和13b分别为在Vds = -0.1V和Vds = -5V时BG小晶粒MIC TFT和非BG小晶粒MIC TFT的跨导；
[0047]图14a和14b分别为均匀分布的小晶粒MIC TFTs and BG小晶粒MICTFTs的Vth和GIDL性能的差异；
[0048]图15a和15b分别为以Vgs为函数，有BG和无BG结构的P型沟道SR-MILCTFTs的转移特征曲线，和以Vgs为函数，有BG和无BG结构的P型沟道SR-MILCTFTs的输出电流比。
【具体实施方式】
[0049]通常情况下，多晶硅由两个部分组成，一种是单一的晶粒区域，另一种是晶界。晶粒内的导电特性几乎是相同的，而跨晶界的传导较差，这会导致整体的迁移率的损失和阈值电压的增加。多晶硅薄膜的薄膜晶体管(TFT)的有源通道通常由这样的多晶硅薄膜组成。随意性和变化的导电特性不利于显示性能和画面质量。典型的多晶硅结构图如图1a所示，低温多晶硅薄膜包括晶粒和晶粒的边界。相邻的晶粒之间有明显的晶界。通常情况下，晶粒的长度是在几十纳米，到几微米大小之间，被认为是一个单一的晶体。晶界处通常分布有很多错位，堆栈故障和悬挂键缺陷。由于不同的制备方法，低温多晶硅薄膜内的晶粒可能是随机分布或呈方向性分布的。
[0050]在晶界存在严重缺陷，将引起高势垒，如在图1b所示。势垒(或斜势垒的垂直分量)垂直方向的载流子传输会影响到初始状态和载流能力。这种低温多晶硅薄膜制备的薄膜晶体管阈值电压，场效应迁移率都受限于晶界势垒。起连结作用的晶粒边界应用于TFT时，也会在高的反向栅极电压下，造成较大的漏电流。
[0051]搭桥晶粒(BG)的多晶硅技术是在TFT的有源层，通过使用平行导电带或线连接晶粒的技术。形成导电带或垂直方向的电流流过的晶粒的跨越线，可以大大提高TFT的性能。这些跨越线可以减少结晶晶界的影响，如在图2(b)项所示。这种结构被定义为搭桥晶粒(BG)的结构。
[0052]所述“搭桥”是由平行的高掺杂的线条组成，我们称之为BG线。多晶硅薄膜上形成的BG线应狭窄，彼此非常接近。该线的宽度和间距应与晶粒的大小类似。导电线不应互相接触，并应涵盖整个多晶硅薄膜以便以后处理。BG线的主要功能是在晶粒之间垂直于电流的流动方向架桥。因此，电流沿着这些线路流动不再是一个重要问题。
[0053]图2a为所示的搭桥晶粒结构的多晶硅薄膜示意图。导电线垂直于电流的流动方向。这些导电线可用P或η型掺杂半导体掺杂离子形成。掺杂量可以调整，以创建导电通道，通常在IO1Vcm2到IOlfVcm2范围。掺杂的模式可以用各种的方法进行，如简单的光刻，激光干涉，或纳米压印光刻技术等。
[0054]实施例1
[0055]本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括:
[0056]I)在多晶硅薄膜表面旋涂一层PR 1075光刻胶，PR光刻胶旋涂之后，样品被加热到90度进行软烤，加热时间为I分钟，软烤的目的是为了减少光刻胶的溶剂，从?20%到?5%，同时释放诱导旋涂薄膜的应力，软烤后，使用ASM PAS5000步进光刻机在波长为365nm光下对光刻胶进行曝光，在110°C烧烤I分钟之后，然后样品被浸泡到FHD-530秒进行显影处理，显露在光下的光刻胶溶解在溶解液里，并没有接触到光的部分是保持原样，从而使BG线图形转移到光刻胶上(如图3所示)，形成周期为Iym的BG线图案(其SEM照片如图4所示)；
[0057]2)在120°C硬烤后，样品被送到CF3000里进行离子注入。
[0058]NFF(The Nanoelectronics Fabrication Facility 纳米电子制造工厂)的 ASML5000型的步进光刻机，比率为5比1，这保证了最小线宽和最小间隔为0.5μπι。因此，最低的线周期限制在I μ m。
[0059]本实施例通过光刻生成BG图案和离子注入两个步骤，得到了由单个重复周期为I μ m的掺杂多晶硅平行线组成的BG线。
[0060]在其他实施例中，也可以在非晶硅上先形成BG线后再将非晶硅结晶成多晶硅，即BG线可以形成在结晶前或后。
[0061]这种先在非晶硅上掺杂形成BG线再结晶的方法，与先把非晶硅结晶，再在多晶硅上形成BG线的方法相比，至少具有以下优点:当在非晶硅上进行P型掺杂，退火时更能促进非晶硅的结晶；由于掺杂物质在非晶硅结晶时会进行扩散，利用这点，可以更好地控制掺杂区与非掺杂区的比例，进一步地缩小存在于非掺杂区的晶界的几率，同时降低短路的风险；再有，由于退火工艺是在掺杂之后，在把非晶硅结晶化的同时也把掺杂物激活了。
[0062]实施例2
[0063]本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括:
[0064]I)在Eage 12000玻璃基板上，使用等离子体增强化学气相沉积(PEV⑶)沉积300nm的氧化硅(SiO2)。然后用低压化学气相沉积(LPCVD)方法在550°C环境下沉积45纳米的a-Si ；
[0065]2)在I %的氢氟酸容液(HF)里浸溃I分钟到去除的自然氧化层后，放进温度为550度的氧化环境15分钟，使a-Si表面形成一层SiO2纳米氧化层；
[0066]3)在该纳米层上溅射一层缓释(SR)镍/硅氧化源层进行金属诱导结晶，采用镍硅合金作为靶材，镍硅比为:Ni: Si = I: 9，溅射是在氩气与氧气200: I的比例混合环境中进行，溅射直流电源是7W，溅射时间为90秒；
[0067]4)在590°C N2气氛下加热6个小时，到a_Si完全结晶为止，图5a为该结晶方案的截面示意图；
[0068]5)浸泡120°C混合溶液H2S04+H202中10分钟，以去除表面上残留的镍。然后放到I %的氟氢酸(HF)浸泡I分钟，以去除纳米涂层，再沉积IOOnm的LTO ；
[0069]6)使用实施例1中所述的波长为365nm的ASM PAS5000步进光刻机形成BG图案，BG线周期是I微米。
[0070]7)在120°C烘烤30分钟后，对于所有的P沟道TFT，在40KeV的能量和2E15/cm2剂量下使用硼为BG掺杂，对于所有的N型TFT，用磷为BG掺杂，这里的BG掺杂是通过两个步骤进行，在每一步的剂量为lE15/cm2，注入能量分别为80KeV和130KeV，得到如图6所示的结构；
[0071]8)使用氧等离子体在100摄氏度下30分钟剥离光刻胶，去除PR光刻胶之后，IOOnm的LTO也使用777的湿刻去除。在BG这一步完成后，整个部分掺杂多晶硅薄膜可以称为BG-poly-Si，可用于TFT有源层。
[0072]利用缓释镍/硅氧化源层进行金属诱导结晶的过程中，缓释镍/硅氧化源在一个相对较慢的速度中只作为镍的补充源。这种镍诱导源的镍由硅和镍硅氧化物反应中慢慢提供，这跟纯镍源提供大量的纯镍原子有很大的不同。因此，镍氧化物提供的镍量小于纯镍源，这种缓释放反应镍在多晶硅中会减少残留镍的含量。
[0073]本实施例中提供的方法的步骤4)所得到的多晶硅薄膜被四甲基氢氧化铵(TMAH)蚀刻液在室温蚀刻后表现出的薄膜的内部结构如图7a所示，本实施例得到的多晶硅为大型晶粒多晶娃，有着高迁移率、低成本和低温退火的特征。
[0074]实施例3
[0075]本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括:
[0076]I)在Eage 12000玻璃基板上，使用等离子体增强化学气相沉积(PEV⑶)沉积300nm的氧化硅(SiO2)。然后用低压化学气相沉积(LPCVD)方法在550°C环境下沉积45纳米的a-Si ；
[0077]2)在1%的氢氟酸容液(HF)里浸溃I分钟到去除的自然氧化层后，浸入温度为120度的H2S04+H202混合溶液10分钟，使a-Si表面形成一层SiO2纳米层；
[0078]3)在该纳米层上溅射一层缓释(SR)镍/硅氧化源层进行金属诱导结晶，采用镍硅合金作为靶材，镍硅比为:Ni: Si = I: 9，溅射是在氩气与氧气200: I的比例混合环境中进行，溅射直流电源是7W，溅射时间为2分钟；
[0079]4)在590°C N2气氛下加热6个小时，到a_Si完全结晶为止，图5b为该结晶方案的截面示意图；
[0080]5)浸泡120°C混合溶液H2S04+H202中10分钟，以去除表面上残留的镍。然后放到1%的氟氢酸(HF)浸泡I分钟，以去除纳米涂层，再沉积IOOnm的LTO(低温氧化物);
[0081]6)使用实施例1中所述的波长为365nm的ASM PAS5000步进光刻机形成BG图案，BG线周期是I微米；
[0082]7)在120°C烘烤30分钟后，对于所有的P沟道TFT，在40KeV的能量和2E15/cm2剂量下使用硼为BG掺杂，对于所有的N型TFT，用磷为BG掺杂，这里的BG掺杂是通过两个步骤进行，在每一步的剂量为lE15/cm2，注入能量分别为80KeV和130KeV，得到如图6所示的结构；
[0083]8)使用氧等离子体在100°C温度下30分钟剥离光刻胶，去除PR光刻胶之后，IOOnm的LTO也使用777的湿刻去除。在BG这一步完成后，整个部分掺杂多晶硅薄膜可以称为BG-poly-Si，可用于TFT有源层。
[0084]本实施例中提供的方法的步骤4)所得到的多晶硅薄膜被四甲基氢氧化铵(TMAH)蚀刻液在室温蚀刻后表现出的薄膜的内部结构如图7b所示，本实施例得到的多晶硅为小晶粒(絮状结构)的多晶硅薄膜，有着较小的迁移率和较高的镍残留量，然而这项技术具有均匀性好，成本低，退火时间短，更宽的工艺处理窗口等优点。
[0085]实施例4
[0086]本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括:
[0087]I)在Eage 12000玻璃基板上，使用等离子体增强化学气相沉积(PEV⑶)沉积300nm的氧化硅(SiO2)。然后用低压化学气相沉积(LPCVD)方法在550°C环境下沉积45纳米的a-Si ；
[0088]2)在I %的氢氟酸容液(HF)里浸溃I分钟到去除的自然氧化层后，沉积一层100纳米厚的低温氧化物(LTO)；
[0089]3)通过光刻和蚀刻工艺，在LTO层上形成宽度为8微米间隔为IOOym的凹槽作为诱导线(IL)，如图5C所示，浸泡到120度的H2S04+H202混合溶液里10分钟以去除光刻胶，溅射一层缓释(SR)镍/硅氧化源层进行金属诱导结晶，采用镍硅合金作为靶材，镍硅比为:N1: Si = 1: 9，溅射是在氩气与氧气200: I的比例混合环境中进行，溅射直流电源是7W，溅射时间为6分钟；
[0090]4)在590°C下，N2气氛加热2小时进行结晶，图5c为该结晶方案的截面不意图；
[0091]5)沉浸到120度的H2S04+H202混合溶液10分钟，以去除表面上残留的镍；
[0092]6)使用实施例1中所述的波长为365nm的ASM PAS5000步进光刻机形成BG图案，BG线周期是I微米；
[0093]7)在120°C烘烤30分钟后，对于所有的P沟道TFT，在40KeV的能量和2E15/cm2剂量下使用硼为BG掺杂，对于所有的N型TFT，用磷为BG掺杂，这里的BG掺杂是通过两个步骤进行，在每一步的剂量为lE15/cm2，注入能量分别为80KeV和130KeV，得到如图6所示的结构；
[0094]8)使用氧等离子体在100°C温度下30分钟剥离光刻胶，去除PR光刻胶之后，IOOnm的LTO也使用777的湿刻去除。在BG这一步完成后，整个部分掺杂多晶硅薄膜可以称为BG-poly-Si，可用于TFT有源层。
[0095]本实施例中提供的方法的步骤4)所得到的多晶硅薄膜被四甲基氢氧化铵(TMAH)蚀刻液在室温蚀刻后表现出的薄膜的内部结构如图7c所示，本实施例得到的多晶硅为缓释镍诱导横向结晶(SR-MILC)多晶硅薄膜，提供了一个更广泛的工艺窗口，可以防止分批处理对多晶硅薄膜晶体管之间的工艺参数变化的影响。
[0096]实施例5
[0097]本实施例提供一种薄膜晶体管的制造方法，包括:[0098]I)利用上述实施例4提供的方法形成具有搭桥晶粒(BG)线的多晶硅薄膜；
[0099]2)用AME8110活性离子蚀刻机把这些部分掺杂的BG-poly-Si薄膜图案化成有源岛;
[0100]3)经过干式蚀刻，光刻胶被氧离子去除；
[0101]4)用I % HF去除自然氧化层之后，在425°C经LPCVD沉积IOOnm的低温氧化物(LTO)作为栅极绝缘层；
[0102]5)沉积300nm的铝(或280nm的多晶硅)并图案化成栅电极，对P型和N型TFT的源漏极分别进行剂量为4 X IO1Vcm2的硼和磷掺杂；
[0103]6)沉积一层500nm的LTO隔离层并同时激活掺杂物；
[0104]7)刻蚀接触孔，然后溅射一层700nm的铝_1 %硅的接触导线并图案化，形成BG-poly-TFT，其横截面示意图如图8所示。
[0105]在其他实施例中，上述步骤I)还可替换成利用上述实施例5或实施例6提供的方法或者其他方法形成具有搭桥晶粒(BG)线的多晶硅薄膜。为了下文描述方便，将由实施例4形成的多晶硅薄膜(大晶粒)制成的薄膜晶体管命名为样品A，将由实施例5形成的多晶硅薄膜(小晶粒)制成的薄膜晶体管命名为样品B，将由实施例6形成的多晶硅薄膜制成的薄膜晶体管命名为样品C(SR-MILC-TFT)。
[0106]为了说明根据本发明的薄膜晶体管的性能的有异性，用HP4156半导体参数分析仪分别对3种BG多晶硅TFT和无BG的TFT进行电学特性的测量以进行性能比较。Vds=-0.1V和Vds = -5V，通过TFT场效应迁移率(μ FE)的Vgs的函数来测量转移特性曲线。阈值电压(Vth)被定义为当Vds = -5V时，使得Id = ff/LX 10_7Α的Ve电压。场效应迁移率(μ FE)在低漏极电压(Vds = -0.1V)时，其次方程:
【权利要求】
1.一种薄膜晶体管的制备方法，包括: 1)形成多晶硅薄膜； 2)在多晶硅薄膜上形成掩膜； 3)离子注入，在多晶硅薄膜中形成掺杂的导电带或导电线； 4)将步骤3)获得的多晶硅薄膜图案化成有源岛； 5)沉积低温氧化物作为栅极绝缘层； 6)形成栅电极； 7)掺杂，形成源漏极。
2.一种薄膜晶体管的制备方法，包括: 1)形成非晶硅薄膜，并在非晶硅薄膜上形成掩膜； 2)离子注入，在非晶硅薄膜中形成掺杂的导电带或导电线； 3)使非晶硅薄膜晶化，形成多晶硅薄膜； 4)将步骤3)获得的多晶硅薄膜图案化成有源岛； 5)沉积低温氧化物作为栅极绝缘层； 6)在栅极绝缘层上形成栅电极； 7)掺杂，形成源漏极。
3.根据权利要求1或2所述的制备方法，其中在425°C经LPCVD沉积所述低温氧化物。
4.根据权利要求1或2所述的制备方法，其中步骤6)包括在栅极绝缘层上形成300nm的铝，再图案化成栅电极。
5.根据权利要求1或2所述的制备方法，其中步骤6)包括在栅极绝缘层上形成280nm的多晶硅，再图案化成栅电极。
6.根据权利要求1或2所述的制备方法，其中对P型TFT的源漏极进行剂量为4XIO15/cm2的硼掺杂。
7.根据权利要求1或2所述的制备方法，其中对N型TFT的源漏极进行剂量为4X IO15/cm2的磷掺杂。
8.根据权利要求1或2所述的制备方法，其中还包括步骤8)沉积一层500nm的低温氧化物隔离层，同时激活掺杂物。
9.根据权利要求1或2所述的制备方法，其中还包括步骤9)刻蚀接触孔，然后溅射一层700nm的铝-1%硅的接触导线并图案化。
10.根据权利要求1或2所述的制备方法，其中栅极绝缘层的厚度为lOOnm。
【文档编号】H01L21/336GK103779209SQ201110461873
【公开日】2014年5月7日 申请日期:2011年12月31日 优先权日:2011年8月23日
【发明者】赵淑云, 郭海成, 王文 申请人:广东中显科技有限公司