半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
半导体装置技术领域[0001]本实用新型涉及具有多层配线构造的半导体装置。
技术背景[0002]半导体装置中，在半导体基板上具有多层配线构造。[0003]配线的材料广泛使用Al (铝)。在使用Al作为配线的材料的多层配线构造中，交替层叠具有平坦的表面的层间绝缘膜、和在该层间绝缘膜的平坦的表面上配设的配线。在最上层的层间绝缘膜上形成有由SiN(氮化硅)构成的钝化膜，在该层间绝缘膜上配设的配线(最上层配线)被钝化膜覆盖。实用新型内容[0004]本实用新型的第一目的在于提供一种能够防止钝化膜从由以Cu为主成分的材料构成的最上层配线剥离的半导体装置。[0005]本实用新型的第二目的在于提供一种在最上层配线由Cu构成的结构中能够高精度地识别对准标记的位置的半导体装置及其制造方法。[0006]本实用新型的第三目的在于提供一种能够良好地防止Cu向层间绝缘膜中扩散， 同时能够将以Cu为主成分的最上层配线和下配线电连接的半导体装置。[0007]本实用新型的第四目的在于提供一种能够防止应力集中于钝化膜而导致开裂的产生的半导体装置。[0008]本实用新型的上述或其它的目的、特征及效果参照附图，由下面叙述的实施方式的说明来明确。[0009]近年来，特别是在消耗大电力的功率半导体装置中，期望降低配线电阻。因此，本申请发明者们研究采用导电性比Al高的Cu(铜)来作为最上层配线的材料。[0010]Cu具有高的导电性，但却缺少对于SiN等绝缘材料的紧贴性，此外，其为容易离子化的元素。为此，若最上层配线的材料采用Cu，则存在钝化膜从最上层配线剥离，Cu离子从最上层配线沿与钝化膜的界面扩散，通过该扩散的Cu离子，与其它的最上层配线之间形成漏电路径(leak path)之虞。[0011]因此，该实用新型的第一方面涉及的实施方式提供一种半导体装置，具备层间绝缘膜；钝化膜，其由绝缘材料构成，且形成在所述层间绝缘膜上；最上层配线，其由以铜为主成分的材料构成，且形成在所述层间绝缘膜的表面与所述钝化膜之间；配线覆盖膜，其由以铝为主成分的材料构成，且设置在所述钝化膜与所述最上层配线的表面之间，并覆盖所述最上层配线的表面。[0012]在该半导体装置中，在层间绝缘膜上形成有由以铜为主成分的材料构成的最上层配线。最上层配线的表面被由铝为主成分的材料构成的配线覆盖膜覆盖。而且，在层间绝缘膜上形成有钝化膜，对于表面被配线覆盖膜覆盖的最上层配线，由钝化膜覆盖配线覆盖膜的外侧。[0013]作为配线覆盖膜的主成分的铝相对于作为最上层配线的主成分的铜的紧贴性高。 因此，配线覆盖膜与最上层配线的表面良好地紧贴。此外，作为配线覆盖膜的主成分的铝相对于作为钝化膜的材料的绝缘材料的紧贴性高。因此，钝化膜与配线覆盖膜的表面良好地紧贴。于是，能够防止钝化膜从最上层配线的剥离。[0014]此外，由于最上层配线被由铝构成的配线覆盖膜覆盖，因此，在钝化膜上形成开口 (焊盘开口)，并经由该开口，使配线覆盖膜的一部分露出，由此能够将接合线与该露出的部分直接接合。故而，不需要在最上层配线上设置接合焊盘，因此不需要形成接合焊盘的工序及用于该工序的层。[0015]在接合线由金构成的情况下，优选在配线覆盖膜与最上层配线之间设置相对于金的扩散具有阻隔性的阻隔膜。由此，能够防止接合线中的金贯通配线覆盖膜而扩散到最上层配线中。[0016]此外，优选阻隔膜相对于铜的扩散具有阻隔性。由此，能够防止铜(铜离子)从最上层配线扩散，因此能够可靠地防止在最上层配线与其他的最上层配线之间形成漏电路径。[0017]在接合线由铜构成的情况下，也可在配线覆盖膜与最上层配线之间不设置阻隔膜，配线覆盖膜与最上层配线紧贴。[0018]此外，可以通过在最上层配线的形成后，以将层间绝缘膜及最上层配线的表面一并覆盖的方式形成金属膜，并除去该金属膜中的层间绝缘膜上的不需要的部分，由此形成配线覆盖膜。此时，作为除去金属膜的不需要部分的方法，可以采用比湿式蚀刻更低价实施的RIE(ReaCtive Ion Kching 反应性离子蚀刻)等干式蚀刻。于是，能够降低半导体装置的制造成本。[0019]钝化膜的材料既可是氮化硅，也可是有机材料。此外，钝化膜也可具备由氮化硅构成的氮化膜、和由有机材料构成且形成在氮化膜上的有机膜。[0020]此外，层间绝缘膜由氮化硅构成也可。[0021]本申请发明者们进而研究在作为最上层配线的材料采用导电性比Al高的Cu (铜) 的情况下，将该由Cu构成的最上层配线形成为比原来的由Al构成的最上层配线厚。[0022]在该情况下，以与最上层配线同一工序形成的对准标记由以最上层配线的材料相同的Cu构成，并具有与最上层配线相同的厚度。Cu与Al相比，光的反射率低。因此，由Cu 构成的对准标记的位置(X位置、Y位置)的识别精度比由Al构成的对准标记的位置的识别精度低。此外，由于对准标记的厚度大，因此对准标记的表面与熔丝之间的距离变大。其结果，熔丝的位置(X位置、Y位置、Z位置)的识别精度降低，切断熔丝的加工的精度显著降低。[0023]因此本实用新型的第二方面涉及的实施方式中，提供一种半导体装置，包括层间绝缘膜；最上层配线，其由以铜为主成分的材料构成，且形成在所述层间绝缘膜的表面上； 配线覆盖膜，其由以铝为主成分的材料构成，且形成在所述最上层配线上；对准标记，其由与所述配线覆盖膜相同的材料构成，并形成在所述层间绝缘膜的表面上；钝化膜，其由绝缘材料构成，覆盖所述层间绝缘膜及所述配线覆盖膜的表面，并形成有使所述对准标记露出的开口。[0024]该半导体装置例如可以通过包括以下工序A、B的制造方法来制造。[0025]A.在层间绝缘膜的表面上形成由以Cu为主成分的材料构成的最上层配线的配线形成工序；[0026]B.在所述配线形成工序后，在所述层间绝缘膜及所述最上层配线上形成由以Al 为主成分的材料构成的金属膜，并通过将所述金属膜图案化，在所述层间绝缘膜上形成对准标记，并且在所述最上层配线上形成配线覆盖膜的工序。[0027]对准标记由以光的反射率比铜高的Al为主成分的材料构成。因此，能够提高对准标记的位置(X位置、Y位置)的识别精度。于是，在将最上层配线形成为以Cu为主成分的结构中，能够高精度地识别对准标记的位置。[0028]此外，对准标记不是形成在最上层配线上，而是形成在层间绝缘膜的表面上。因此，在层间绝缘膜的下层形成有用于调整半导体装置所具有的电路的特性值的熔丝的情况下，与对准标记形成在最上层配线上的结构相比，能够缩短对准标记与熔丝之间的距离。于是，能够高精度地识别熔丝的位置(X位置、Y位置、Z位置)，并能够提高切断熔丝的加工的精度。[0029]配线覆盖膜也可覆盖最上层配线的表面。作为配线覆盖膜的主成分的Al相对于作为最上层配线的主成分的Cu的紧贴性高。因此，配线覆盖膜与最上层配线的表面良好地紧贴。此外，作为配线覆盖膜的主成分的Al相对于作为钝化膜的材料的绝缘材料的紧贴性高。因此，钝化膜与配线覆盖膜的表面良好地紧贴。于是，能够防止钝化膜从最上层配线的剥离。[0030]此外，最上层配线被由Al构成的配线覆盖膜覆盖，因此，在钝化膜形成开口(焊盘开口)，并经由该开口而使配线覆盖膜的一部分露出，由此能够将接合线与该露出的部分直接接合。故而，不需要在最上层配线上设置接合焊盘，因此不需要形成接合焊盘的工序及该工序所使用的层。[0031]在接合线由Au(金)构成的情况下，优选在配线覆盖膜与最上层配线之间设置相对于Au的扩散具有阻隔性的阻隔膜。由此，能够防止接合线中的Au贯通配线覆盖膜而扩散到最上层配线中。[0032]此外，优选阻隔膜相对于Cu的扩散具有阻隔性。由此，能够防止Cu(Cu离子)从最上层配线扩散，因此能够可靠地防止在最上层配线与其他的最上层配线之间形成漏电路径。[0033]在接合线由Cu构成的情况下，也可在配线覆盖膜与最上层配线之间不设置阻隔膜，配线覆盖膜与最上层配线紧贴。[0034]此外，在最上层配线的形成后，以将层间绝缘膜及最上层配线的表面一并覆盖的方式来形成金属膜，并除去该金属膜中的层间绝缘膜上的不需要的部分，由此形成配线覆盖膜。此时，作为用于除去金属膜的不需要的部分的方法，可以采用比湿式蚀刻更低价实施的RIE(ReaCtive Ion Kching 反应性离子蚀刻)等干式蚀刻。于是，能够降低半导体装置的制造成本。[0035]钝化膜的材料既可是氮化硅，也可是有机材料。此外，钝化膜也可具备由氮化硅构成的氮化膜、和由有机材料构成且形成在氮化膜上的有机膜。[0036]此外，层间绝缘膜的材料也可是氮化硅。[0037]进而，本申请发明者研究了用于最上层配线和形成在其下层的配线(下配线)电连接的转接件。作为最上层配线的材料采用Cu的情况下，用于最上层配线与下配线电连接的转接件通常与最上层配线一体形成。[0038]具体来说，在下配线上形成层间绝缘膜之后，使下配线的一部分露出，并形成贯通层间绝缘膜的开口，通过在包括该开口内的层间绝缘膜上使Cu镀敷成长，能够一并形成填满开口的转接件和最上层配线。[0039]当由Cu构成的转接件与层间绝缘膜相接时，转接件中包含的Cu离子向层间绝缘膜中扩散，有形成漏电路径的可能。因此，在转接件与层间绝缘膜之间需要设置相对于Cu 的扩散具有阻隔性的阻隔膜。[0040]开口形成为在俯视下比较大的尺寸(例如，1边为5 6 μ m的俯视矩形状)。由此， 因为开口内形成的转接件的剖面积变大，因此能够降低最上层配线与下配线之间的连接电阻。但是，因为开口的底面的尺寸大，因此在其底面形成为了确保相对于Cu的扩散的阻隔性所需要的足够的厚度的阻隔膜的情况下，开口的侧面(面向层间绝缘膜的开口的面)及开口的底面与侧面所构成的角部处，阻隔膜的厚度变小。故而，有可能Cu离子从该阻隔膜的厚度的小的部分向层间绝缘膜中扩散。[0041]因此，该实用新型的第三局面涉及的实施方式提供一种半导体装置，其包括下配线；层间绝缘膜，其形成在所述下配线上；最上层配线，其由以铜为主成分的材料构成，且向所述层间绝缘膜的表面上突出；多个转接件，其将所述层间绝缘膜在厚度方向上贯通，且与所述下配线和所述最上层配线电连接。[0042]由于最上层配线和下配线利用多个转接件来电连接，因此与最上层配线和下配线由一个转接件连接的结构相比，不会增大最上层配线与下配线之间的连接电阻，并能够减小各转接件的尺寸。当各转接件的尺寸变小时，为了埋设各转接件而在层间绝缘膜上形成的开口(通孔)的尺寸当然变小。[0043]因此，在转接件由包含Cu的金属材料构成，且用于防止Cu的扩散的阻隔膜设置在转接件与层间绝缘膜之间的情况下，包括埋设有转接件的开口的底面与侧面构成的角部， 能够在该开口的底面及侧面形成大致均勻厚度的阻隔膜。[0044]此外，在转接件由不含Cu的导电材料(例如，W(钨))构成的情况下，即使不在转接件与层间绝缘膜之间设置阻隔膜，也不会产生Cu从转接件向层间绝缘膜中的扩散。[0045]于是，在任何情况下，能够良好地防止Cu向层间绝缘膜中的扩散，同时能够将以 Cu为主成分的最上层配线和下配线电连接。[0046]此外，通过减小转接件的尺寸，能够以与半导体装置的其他的部分中的转接件同一工序来形成转接件。由此，能够实现半导体装置的制造工序的简便化。[0047]进而，在转接件由不含Cu的导电材料构成的情况下，不需要在转接件与层间绝缘膜之间设置阻隔膜，因此能够省略形成该阻隔膜的工序。于是，能够进一步实现半导体装置的制造工序的简便化。[0048]转接件的表面与层间绝缘膜的表面优选形成为同一面。由此，在最上层配线与层间绝缘膜及转接件之间设置用于防止Cu的扩散的阻隔膜的情况下，能够以一定的膜厚来形成该阻隔膜。于是，不会使阻隔膜局部变薄，能够良好地防止Cu从最上层配线向层间绝缘膜的扩散。[0049]形成有转接件的区域的面积相对于下配线和最上层配线的对置面积的占有率(以下，将其简称为“转接件占有率”)优选0. 5%以上30%以下。[0050]当电流流过下配线与最上层配线之间时，根据转接件的电阻值而产生电压降低。 转接件占有率越高，转接件的电阻值越降低，因此，转接件中的电压降低的值也变小。若转接件占有率为0. 5%以上，则能够将电流流过转接件所导致的电压降低量刑成为容许值 (例如，以电阻值换算为300πιΩ)以下。[0051]此外，在将多个转接件相邻配置的情况下，在相邻的转接件间需要设置一定以上的间隔。为了确保该转接件间的间隔，优选转接件占有率为30%以下。在该情况下，能够精度良好地形成掩模图案，该掩模图案用于形成埋设转接件的通孔。[0052]此外，本实用新型的第四方面涉及的实施方式提供一种半导体装置，下配线；层间绝缘膜，其形成在所述下配线上；最上层配线，其由以Cu为主成分的材料构成，且向所述层间绝缘膜的表面上突出；转接件，其由W构成，将所述层间绝缘膜在厚度方向上贯通，且与所述下配线和所述最上层配线电连接。[0053]在该半导体装置中，在下配线上形成有层间绝缘膜。在层间绝缘膜的表面上形成有由以Cu为主成分的材料构成的最上层配线。最上层配线与下配线由W构成，并利用在厚度方向上贯通层间绝缘膜的转接件来电连接。[0054]由于转接件由W构成，因此，与最上层配线与转接件由以Cu为主成分的材料来一体形成的结构不同，不需要在转接件与层间绝缘膜之间设置用于防止Cu的扩散的阻隔膜。 于是，不在通孔内形成阻隔膜，而能够可靠地防止Cu向层间绝缘膜的扩散。[0055]本申请发明者进而研究了具有由以铜为主成分的材料构成的配线的半导体装置中的钝化膜。[0056]钝化膜例如利用CVD (Chemical Vapor Deposition 化学气相成长)法来形成。在 CVD法中，半导体装置例如暴露于400°C的温度条件下的状态下，作为钝化膜的材料的SiN 堆积在层间绝缘膜的表面及最上层配线的表面之后，半导体装置被自然冷却到常温。此时， 由于成膜时的热膨胀及冷却时的热收缩而对钝化膜施加应力。[0057]最上层配线以规定的配线图案来形成。例如，在配线弯曲成直角的角部，应力集中于在其内侧面形成的钝化膜，存在由于该应力而使钝化膜产生开裂的问题。[0058]因此、本实用新型的第五方面涉及的实施方式提供一种半导体装置，该半导体装置具备层间绝缘膜；配线，其由以铜为主成分的材料构成，且向所述层间绝缘膜的表面上突出；钝化膜，其由绝缘材料构成，且覆盖所述层间绝缘膜及所述配线的表面。在该半导体装置中，所述配线具有在第一方向上延伸的第一配线部分；在与所述第一方向正交的第二方向上延伸的第二配线部分；将所述第一配线部分的一端部与所述第二配线部分的一端部连接，且分别在与所述第一方向及所述第二方向交叉的直线上延伸的一个或多个连接配线部分。此外，将所述第一配线部分和所述连接配线部分的连接点、与所述第二配线部分和所述连接配线部分的连接点连接起来的直线的所述第一方向的尺寸及所述第二方向的尺寸分别为Iym以上。[0059]因为在第一配线部分与第二配线部分之间设有连接配线部分，因此在配线的侧面，在第一配线部分与连接配线部分之间、及第二配线部分与连接配线部分之间至少形成有两个角部。于是，即使向覆盖配线的表面的钝化膜施加应力，也能够使该应力分散在多个角部，因此能够抑制应力向钝化膜的集中。[0060]特别是在配线具有10 μ m以上的配线宽度的情况下，施加在钝化膜上应力变大， 钝化膜开裂的发生概率上升。即使在该情况下，通过将第一配线部分和所述连接配线部分的连接点、与第二配线部分和所述连接配线部分的连接点连接起来的直线的第一方向的尺寸及第二方向的尺寸分别设为1 μ m以上，能够抑制应力向钝化膜的集中，能够防止由于应力集中于钝化膜而导致发生开裂。[0061]连接配线部分也可是一个。即使连接配线部分为一个，在配线的侧面形成两个角部。由此，与第一配线部分和第二配线部分直接连接的结构相比，能够降低钝化膜中覆盖角部的部分所生的应力。[0062]优选还包括以铝为主成分，且在配线与钝化膜之间设置的配线覆盖膜。作为配线覆盖膜的主成分的铝相对于作为配线的主成分的铜的紧贴性高。因此、配线覆盖膜良好地紧贴于配线的表面。此外，作为配线覆盖膜的主成分的铝相对于作为钝化膜的材料的绝缘材料的紧贴性高。因此，钝化膜与配线覆盖膜的表面良好地紧贴。于是，能够防止钝化膜从配线的剥离。[0063]在该情况下，优选还包括由相对于铜的扩散具有阻隔性的材料构成，且在配线与配线覆盖膜之间设置的第一阻隔膜。由此，能够防止铜(铜离子)从配线扩散，因此，能够可靠地防止在配线与其他配线之间形成漏电路径。[0064]所述半导体装置优选还包括第二阻隔膜，该第二阻隔膜由相对于铜的扩散具有阻隔性的材料构成，且设置在所述配线与所述层间绝缘膜之间。由此，能够防止铜(铜离子) 从配线的扩散。[0065]所述第一阻隔膜及第二阻隔膜分别由从例如Ti、TiN、WN、TaN、Ta、W及TiW构成的组中选择的一种以上的材料膜的单膜或层叠膜来构成。


[0066]图1是本实用新型的第一实施方式涉及的半导体装置的图解俯视图。[0067]图2是图1所示的半导体装置的II-II线剖视图。[0068]图3是图2所示的半导体装置的立体图。[0069]图4A是表示图2所示的半导体装置的制造中途的状态的示意剖视图。[0070]图4B是表示图4A的下一工序的示意剖视图。[0071]图4C是表示图4B的下一工序的示意剖视图。[0072]图4D是表示图4C的下一工序的示意剖视图。[0073]图4E是表示图4D的下一工序的示意剖视图。[0074]图4F是表示图4E的下一工序的示意剖视图。[0075]图5是表示图1 图3所示的半导体装置的第一变形例的示意剖视图。[0076]图6是表示图1 图3所示的半导体装置的第二变形例的示意剖视图。[0077]图7是表示图1 图3所示的半导体装置的第三变形例的示意剖视图。[0078]图8是本实用新型的第二实施方式涉及的半导体装置的示意剖视图。[0079]图9是表示图8所示的半导体装置的第一变形例的示意剖视图。[0080]图10是表示图8所示的半导体装置的第二变形例的示意剖视图。[0081]图11是表示图8所示的半导体装置的第三变形例的示意剖视图。[0082]图12是本实用新型的第三实施方式涉及的半导体装置的图解俯视图。[0083]图13是以剖切线XIII-XIII来剖切图12所示的半导体装置时的剖视图。[0084]图14是图解表示图13所示的下配线、上配线及通孔的布置的俯视图。[0085]图15A是表示图13所示的半导体装置的制造中途的状态的示意剖视图。[0086]图15B是表示图15A的下一工序的示意剖视图。[0087]图15C是表示图15B的下一工序的示意剖视图。[0088]图15D是表示图15C的下一工序的示意剖视图。[0089]图15E是表示图15D的下一工序的示意剖视图。[0090]图15F是表示图15E的下一工序的示意剖视图。[0091]图16是表示图13所示的半导体装置的第一变形例的示意剖视图。[0092]图17是表示图13所示的半导体装置的第二变形例的示意剖视图。[0093]图18是表示图13所示的半导体装置的第三变形例的示意剖视图。[0094]图19是为了说明方便将图1及图12所示的俯视图上下翻转再示的图解俯视图。[0095]图19A是将图19的部分XIXA的配线部分放大表示的放大俯视图。[0096]图20是以剖切线XX-XX来剖切图19A所示的半导体装置时的剖视图。[0097]图21是最大应力的折线图。[0098]图22是对配线宽度为10 μ m、尺寸Dl、D2为0 μ m时的配线的角部附近进行拍摄的SEM写真。[0099]图23是对配线宽度为50 μ m、尺寸Dl、D2为0 μ m时的配线的角部附近进行拍摄的SEM写真。[0100]图M是表示配线的变形例的示意剖视图。[0101]图25是表示配线的其他变形例的图解俯视图。
具体实施方式
[0102]以下，对于本实用新型的实施方式，参照附图进行详细地说明。[0103]图1是本实用新型的第一实施方式涉及的半导体装置的图解俯视图。[0104]半导体装置1中形成有模拟电路2、数字电路3及三个功率晶体管电路4。具体来说，在图1所示的俯视中，在上半部分的区域中左右排列形成有模拟电路2和数字电路3，在下半部分的区域中，左右排列地形成有三个功率晶体管电路4。[0105]在形成有各电路2 4的区域中，用于各电路2 4与外部的电连接的多个焊盘电极5配置在适当的位置。[0106]此外，在图1中形成有右侧的功率晶体管电路4的区域中配置有俯视L字状的对准标记6。[0107]例如，通过以激光束扫描半导体装置1的表面，并识别对准标记6，能够检测出围绕与半导体装置1的表面正交的轴线的半导体装置1的位置(θ位置)。此外，根据对准标记6的位置，能够检测出半导体装置1的各部分的位置(X位置、Y位置、Z位置)。[0108]图2是以剖切线II-II来剖切图1所示的半导体装置时的示意剖视图。[0109]如图2所示，半导体装置1具备由Si (硅)构成的基板20来作为其基体。在基板 20上层叠有第一层间绝缘膜21。第一层间绝缘膜21由Si02(氧化硅)构成。[0110]在第一层间绝缘膜21上，相互空开间隔地形成有下配线22及熔丝23。下配线22 及熔丝23由Al构成。[0111]当由激光束扫描半导体装置1的表面，并识别对准标记6的位置时，根据该对准标记6的位置，识别熔丝23的位置(X位置、Y位置、Z位置)。而且通过向该识别的熔丝23照射激光束，能够单独地切断熔丝23。利用是否切断熔丝23，能够调整功率晶体管电路4 (参照图1)的特性值(例如，电阻值等)。[0112]在第一层间绝缘膜21、下配线22及熔丝23上层叠有第二层间绝缘膜M。第二层间绝缘膜M由SW2构成。在第二层间绝缘膜24的表面上，在形成于第一层间绝缘膜21上的部分与形成于下配线22及熔丝23上的部分之间产生与下配线22及熔丝23的高度大致相同的台阶。[0113]为了消除在第二层间绝缘膜M的表面上产生的台阶，在第二层间绝缘膜M上形成有TEOS(四乙氧基硅烷)膜25。TEOS膜25的表面呈与第二层间绝缘膜M中形成在下配线22及熔丝23上的部分的表面大致同一面。[0114]在第二层间绝缘膜M及TEOS膜25上层叠有第三层间绝缘膜26。第三层间绝缘膜沈由SiN(氮化硅)构成。在第三层间绝缘膜沈中熔丝23的上方的部分形成有开口 26a0[0115]此外，在第二层间绝缘膜M及第三层间绝缘膜沈上，在厚度方向上与下配线22 相对的部分形成有在厚度方向上将它们贯通的通孔27。通孔27形成为越靠向上侧开口面积越大的锥形。[0116]在第三层间绝缘膜沈上，作为最上层配线的上配线观及对准标记6形成在相互空开间隔的位置。[0117]上配线观形成在俯视下包括通孔27的区域上，并形成为从第三层间绝缘膜沈向上方突出。上配线观例如具有距第三层间绝缘膜沈表面的突出量为2μπι以上(例如， IOym)的厚度。上配线观的下端部进入通孔27内，并与下配线22连接。上配线观由Cu 构成。[0118]在上配线观与下配线22、第二层间绝缘膜M及第三层间绝缘膜沈之间设有阻隔膜30，该阻隔膜30相对于Cu离子及Au的扩散具有阻隔性。阻隔膜30由Ti (钛)构成。[0119]上配线观的表面(上表面及侧面)覆盖阻隔膜32，该阻隔膜32相对于Cu离子及 Au的扩散具有阻隔性。阻隔膜32由Ti构成。[0120]阻隔膜32的表面被覆盖配线覆盖膜31。配线覆盖膜31及对准标记6由同一材料 (Al)构成。[0121]在第三层间绝缘膜沈及配线覆盖膜31上形成有钝化膜33。钝化膜33由SiN构成。在钝化膜33中形成在配线覆盖膜31上的部分，在厚度方向上贯通形成有焊盘开口 34， 该焊盘开口 34用于使配线覆盖膜31的上表面作为焊盘电极5 (参照图1)局部露出。此外， 从对准标记6上及其周围的部分、以及熔丝23的上方的部分除去钝化膜33，从而形成开口 38、39。[0122]在焊盘电极5 (配线覆盖膜31中从焊盘开口 34露出的部分)上接合有由Au构成的接合线35的一端部。接合线35的另一端部与半导体装置1的外部。由此，接合线35经由配线覆盖膜31、阻隔膜30，32及上配线28而与下配线22电连接。[0123]图3是图2所示的半导体装置的立体图。另外，图3中省略图2所示的接合线35 的图示。[0124]如图3所示，对准标记6形成为俯视L字状。从对准标记6上及其周围的部分除去钝化膜33。由此，在钝化膜33上形成有使对准标记6露出的俯视L字状的开口 38和配置在熔丝23的上方的区域的开口 39。[0125]图4A 4F是图2所示的半导体装置的各制造工序中的示意剖视图。[0126]在半导体装置1的制造工序中，首先，利用CVD (Chemical Vapor Deposition 化学气相成长)法，在基板20上层叠第一层间绝缘膜21。然后，利用溅射法，在第一层间绝缘膜21上形成作为下配线22及熔丝23的材料的Al膜。而且，利用光刻及蚀刻，Al膜被图案化，由此形成下配线22及熔丝23。[0127]接着，利用HDP(High Density Plasma 高密度等离子体)-CVD法，在第一层间绝缘膜21、下配线22及熔丝23上形成第二层间绝缘膜24。然后，利用CVD法，在第二层间绝缘膜 24 上形成 TEOS 膜 25。而且，CMP(Chemical Mechanical Polishing 化学机械研磨) 法，TEOS膜25从其表面被研磨。该TEOS膜25的研磨持续到使TEOS膜25的表面与第二层间绝缘膜M中形成在下配线22及熔丝23上的部分的表面变为同一面。[0128]而且，利用等离子体CVD法，在第二层间绝缘膜M及TEOS膜25上形成第三层间绝缘膜26。然后，利用光刻及蚀刻，如图4A所示，选择性地除去第二层间绝缘膜M及第三层间绝缘膜26，形成在厚度方向上贯通它们的通孔27。此外，在熔丝23的上方的区域中， 选择性地除去第三层间绝缘膜沈，形成贯通该第三层间绝缘膜沈的开口 ^a。[0129]接着，如图4B所示，利用溅射法，在包括通孔27的内面的第三层间绝缘膜沈上形成阻隔膜30。接着，利用溅射法，在阻隔膜30上形成由Cu构成的籽晶膜(seed film) 360 然后，在阻隔膜30及籽晶膜36上，在与俯视下包括通孔27的区域相对的部分形成具有开口的抗蚀剂图案37。[0130]接着，在抗蚀剂图案37的开口内，使Cu电镀成长。由此，抗蚀剂图案37的开口内完全埋入Cu，如图4C所示，形成由Cu构成的上配线观。在上配线观形成后，除去抗蚀剂图案37。[0131]然后，如图4D所示，利用蚀刻，除去阻隔膜30及籽晶膜36中形成在抗蚀剂图案37 的下方的部分。[0132]接着，利用溅射法，在第三层间绝缘膜沈及上配线观上依次形成Ti膜及Al膜。 而且，利用光刻及干式蚀刻(例如，RIE)，选择性地除去Ti膜及Al膜，如图4E所示，形成配线覆盖膜31、阻隔膜32及对准标记6。[0133]然后，如图4F所示，利用CVD法，在第三层间绝缘膜沈、配线覆盖膜31及对准标记6上形成钝化膜33。[0134]而且，利用光刻及蚀刻，在钝化膜33上形成焊盘开口 34，并且从对准标记6上及其周围的部分、以及熔丝23的上方的部分除去钝化膜33，形成开口 38、39。然后，在上配线 28 (配线覆盖膜31)中从焊盘开口 34露出的部分接合接合线35的一端部，由此得到图1、 图2及图3所示的半导体装置1。[0135]如上所述，在半导体装置1中，在第三层间绝缘膜沈上形成有由铜构成的上配线 28。上配线28的表面被由铝构成的配线覆盖膜31覆盖。而且，在第三层间绝缘膜沈上形成有钝化膜33，并且对于表面被配线覆盖膜31覆盖的上配线观，利用钝化膜33来覆盖配线覆盖膜31的外侧。[0136]配线覆盖膜31的材料即Al相对于上配线28的材料即Cu的紧贴性高。因此，配线覆盖膜31良好地紧贴于上配线观的表面。此外，配线覆盖膜31的材料即Al相对于钝化膜33的材料即绝缘材料(SiN)的紧贴性高。因此，钝化膜33良好地紧贴于配线覆盖膜 31的表面。于是，能够防止钝化膜33从上配线28剥离。[0137]此外，上配线28被由Al构成的配线覆盖膜31覆盖，因此，在配线覆盖膜31中， 能够将接合线35直接与从钝化膜33上形成的焊盘开口 34露出的部分接合。故而，不需要在上配线观上设置接合焊盘，因此不需要形成接合焊盘的工序及该工序所使用的层 (layer)。[0138]由Au构成的接合线35接合于配线覆盖膜31中从焊盘开口 34露出的部分。而且， 在配线覆盖膜31与上配线观之间设有阻隔膜32，该阻隔膜32具有相对于Au的扩散的阻隔性。由此，能够防止接合线35中的Au向上配线观扩散。[0139]此外，阻隔膜32具有相对于Cu的扩散的阻隔性。由此，能够防止Cu (Cu离子)从上配线观扩散，因此，能够可靠地防止上配线观与其他最上层配线之间形成漏电路径。[0140]此外，如图4E所示，在上配线观的形成后，以将第三层间绝缘膜沈及上配线洲的表面一并覆盖的方式形成Ti膜及Al膜，并除去该Ti膜及Al膜中第三层间绝缘膜沈上的不需要的部分，由此形成配线覆盖膜31。此时，作为除去Ti膜及Al膜的不需要部分的方法，采用比湿式蚀刻可以更低价实施的RIE等干式蚀刻。故而，能够降低半导体装置1的制造成本。[0141]此外，在第三层间绝缘膜沈的表面上形成有对准标记6。配线覆盖膜31及对准标记由相同的材料(Al)构成。第三层间绝缘膜沈及配线覆盖膜31的表面被由绝缘材料构成钝化膜33覆盖。钝化膜33上形成有使对准标记6露出的开口 38。[0142]对准标记6由光的反射率比Cu高的Al构成。因此，能够提高对准标记6的位置 (X位置、Y位置)的识别精度。于是，在上配线观为由Cu构成的结构中，能够高精度地识别对准标记6的位置。[0143]此外，由于对准标记6与配线覆盖膜31由相同的材料构成，因此能够一并形成对准标记6及配线覆盖膜31。于是，能够实现制造工序数的削减。[0144]在第三层间绝缘膜沈的下层形成有熔丝23。根据是否切断熔丝23，能够改变功率晶体管电路4的特性值(例如，电阻值等)。此外，对准标记6形成在第三层间绝缘膜沈的表面上。因此，与对准标记6形成在上配线观上的结构相比，能够缩短对准标记6与熔丝23之间的距离。于是，能够高精度地识别熔丝23的位置(X位置、Y位置、Z位置)，并能够提高切断熔丝23的加工的精度。[0145]图5是所述第一实施方式的一个变形例涉及的半导体装置的示意剖视图。另外， 在以下说明的图5 图7的各图中，与图2所示的各部分相当的部分标注与这些部分所带的标号相同的标号。而且，以下，对于标注相同的标号的部分省略说明。[0146]在半导体装置41中，代替图2所示的半导体装置1的钝化膜33，设置具有氮化膜 43与有机膜44的层叠构造的钝化膜42。[0147]氮化膜43由氮化硅构成。氮化膜43形成在第三层间绝缘膜沈及配线覆盖膜31上。在氮化膜43中形成在配线覆盖膜31上的部分，在厚度方向上贯通形成有焊盘开口 45， 该焊盘开口 45用于使配线覆盖膜31的上表面作为焊盘电极5局部地露出。此外，从对准标记6上及其周围的部分、以及熔丝23的上方的部分除去氮化膜43。[0148]由于上配线28向第三层间绝缘膜沈上突出地形成，因此，在氮化膜43的表面中， 在覆盖上配线观的配线覆盖膜31上形成的部分和在第三层间绝缘膜沈上形成的部分之间，产生与上配线观及配线覆盖膜31的厚度大致相等的台阶。[0149]为消除该氮化膜43的表面上产生的台阶而形成有机膜44。有机膜44由有机材料 (例如，聚酰亚胺或环氧树脂)构成。此外，在有机膜44上，在包括俯视下形成有焊盘开口 45的部分的区域中，形成与焊盘开口 45连通的开口 46。此外，从对准标记6上及其周围的部分、以及熔丝23的上方的部分除去有机膜44。[0150]根据此种结构，能够实现与图2所示的半导体装置1同样的效果。[0151]进而，在氮化膜43上形成有机膜44，氮化膜43的表面的台阶被有机膜44掩埋，因此，当向上配线28 (配线覆盖膜31)施加应力时，能够利用有机膜44来吸收其应力。[0152]此外，因为钝化膜42具有氮化膜43和有机膜44的层叠构造，因此当半导体装置 41被树脂封装密封时，即使由于树脂封装的材料中包含的填料使有机膜44受到损伤，也不会使氮化膜43受到损伤，因此能够利用氮化膜43来确保作为钝化膜发挥作用(防止水分的浸入等)。于是，能够实现半导体装置41的可靠性的提高。[0153]图6是所述第一实施方式的其他的变形例涉及的半导体装置的示意剖视图。[0154]在半导体装置51中，代替图2所示的半导体装置1的钝化膜33，具备钝化膜52。 钝化膜52例如为由聚酰亚胺或环氧树脂等有机材料构成的有机膜。[0155]由于上配线28向第三层间绝缘膜沈上突出地形成，因此覆盖上配线28的配线覆盖膜31的表面与第三层间绝缘膜沈的表面之间产生与上配线观及配线覆盖膜31的厚度大致相等的台阶。[0156]为了消除配线覆盖膜31的表面与第三层间绝缘膜沈的表面之间产生的台阶，在第三层间绝缘膜26及配线覆盖膜31上形成钝化膜52。[0157]此外，在钝化膜52中的形成在配线覆盖膜31上的部分，在厚度方向上贯通地形成有焊盘开口 53，该焊盘开口 53用于使配线覆盖膜31的上表面作为焊盘电极5局部地露出。 此外，从对准标记6上及其周围的部分、以及熔丝23的上方的部分除去钝化膜52。[0158]根据此种结构，能够实现与图2所示的半导体装置1同样的效果。此外，配线覆盖膜31的表面与上配线观的表面之间的台阶被钝化膜52掩埋，因此当向上配线28 (配线覆盖膜31)施加应力时，能够利用钝化膜52来吸收该应力。[0159]图7是所述第一实施方式的再一其他变形例涉及的半导体装置的示意剖视图。[0160]在图7所示的半导体装置61中，省略设置在上配线观与配线覆盖膜31之间的阻隔膜32。此外，接合线35由Cu构成。[0161]如此，在接合线35由Cu构成的情况下，不会产生由于金属离子在接合线35与上配线观之间的移动而导致的缺陷(电迁移)，因此能够省略如图2所示的阻隔膜32。由此， 能够降低半导体装置61的制造成本。[0162]图8是本实用新型的第二实施方式涉及的半导体装置的示意剖视图。[0163]图8所示的半导体装置71具备由Si构成的基板72来作为其基体。在基板72上层叠有第一层间绝缘膜73。第一层间绝缘膜73由S^2构成。[0164]在第一层间绝缘膜73上，相互空开间隔地形成有下配线74及熔丝75。下配线74 及熔丝75由Al构成。[0165]在第一层间绝缘膜73、下配线74及熔丝75上层叠有第二层间绝缘膜76。第二层间绝缘膜76由SW2构成。在第二层间绝缘膜76的表面中，形成在第一层间绝缘膜73上的部分与形成在下配线74及熔丝75上的部分之间产生与下配线74及熔丝75的高度大致相同的台阶。[0166]在第二层间绝缘膜76上，为了消除第二层间绝缘膜76的表面上产生的台阶，形成有TEOS膜77。TEOS膜77的表面与第二层间绝缘膜76中的形成在下配线74及熔丝75上的部分的表面成为大致同一面。[0167]在第二层间绝缘膜76及TEOS膜77上层叠有第三层间绝缘膜78。第三层间绝缘膜78由SiN构成。在第三层间绝缘膜78中，在熔丝75的上方的部分形成有开口 78a。[0168]此外，在第二层间绝缘膜76及第三层间绝缘膜78中，在厚度方向上与下配线74 相对的部分形成有在厚度方向上将它们贯通的通孔79。通孔79形成为越靠向上侧、开口面积越大的锥形。[0169]在第三层间绝缘膜78上，在相互空开间隔的位置形成有作为最上层配线的上配线80及对准标记81。[0170]上配线80形成在俯视下包括通孔79的区域上，并从第三层间绝缘膜78向上方突出地形成。上配线80具有例如从第三层间绝缘膜78的表面的突出量为2μπι以上(例如， IOym)的厚度。上配线80的下端部进入通孔79内，并与下配线74连接。上配线80由Cu 构成。[0171]在上配线80与下配线74、第二层间绝缘膜76及第三层间绝缘膜78之间设有阻隔膜82，该阻隔膜82相对于Cu离子及Au的扩散具有阻隔性。阻隔膜82由Ti构成。[0172]第三层间绝缘膜78及上配线80的表面被钝化膜83覆盖。钝化膜83由SiN构成。 在钝化膜83中的形成在上配线80上的部分，在厚度方向上贯通形成有焊盘开口 84，该焊盘开口 84用于使上配线80的上表面露出。此外，从对准标记81上及其周围的部分、以及熔丝75的上方的部分除去钝化膜83。[0173]在上配线80中从焊盘开口 84露出的部分上，形成有作为配线覆盖膜的焊盘电极 85。焊盘电极85由与对准标记81相同的材料(Al)构成。焊盘电极85覆盖上配线80的表面，且其周缘部跨上钝化膜83中的焊盘开口 84的周围的部分。[0174]在焊盘电极85与上配线80及钝化膜83之间设有阻隔膜86，该阻隔膜86相对于 Cu离子及Au的扩散具有阻隔性。阻隔膜86由Ti构成。[0175]在焊盘电极85的上表面接合有由Au构成的接合线87的一端部。接合线87的另一端部连接于半导体装置71的外部。由此，接合线87经由焊盘电极85、阻隔膜82，86及上配线80而与下配线74电连接。[0176]根据此种结构，能够实现与图2所示的半导体装置1同样的效果。[0177]图9是表示图8所示的半导体装置的第一变形例的示意剖视图。[0178]如图9所示，对准标记81也可形成在钝化膜83上。钝化膜83的厚度例如为0. 5μπι 以上3. 0 μ m以下。于是，即使对准标记81形成在钝化膜83上，与在具有2 μ m以上厚度的上配线80上形成对准标记81的结构相比，能够充分缩短对准标记81与熔丝75之间的距离。故而，能够提高熔丝75的位置(X位置、Y位置、Z位置)的识别精度，并能够提高切断熔丝75的加工的精度。[0179]图10是表示图8所示的半导体装置的第二变形例的示意剖视图。[0180]如图10所示，半导体装置71上，代替钝化膜83，也可设置具有氮化膜90和有机膜 91的层叠构造的钝化膜92。[0181]氮化膜90由氮化硅构成。氮化膜90覆盖第三层间绝缘膜78及上配线80的表面。 在氮化膜90中的形成在上配线80上的部分，在厚度方向上贯通地形成有焊盘开口 93，该焊盘开口 93用于使上配线80的上表面局部露出。此外，从对准标记81上及其周围的部分、 以及熔丝75的上方的部分除去氮化膜90。[0182]由于上配线80向第三层间绝缘膜78上突出地形成，因此，在氮化膜90的表面，形成在上配线80上的部分与形成在第三层间绝缘膜78上的部分之间产生与上配线80的厚度大致相等的台阶。[0183]为了消除在该氮化膜90的表面产生的台阶而形成有机膜91。有机膜91由有机材料(例如，聚酰亚胺或环氧树脂)构成。此外，在有机膜91上，在俯视下包括形成有焊盘开口 93的部分的区域中，形成有与焊盘开口 93连通的开口 94。此外，从对准标记81上及其周围的部分、以及熔丝75的上方的部分除去有机膜91。[0184]图11是表示图8所示的半导体装置的第三变形例的示意剖视图。[0185]如图11所示，在半导体装置71中，代替钝化膜83，也可具备钝化膜95。钝化膜95 例如为由聚酰亚胺或环氧树脂等有机材料构成的有机膜。[0186]由于上配线80向第三层间绝缘膜78上突出地形成，因此在上配线80的表面与第三层间绝缘膜78的表面之间产生与上配线80的厚度大致相等的台阶。[0187]为了消除上配线80的表面与第三层间绝缘膜78的表面之间产生的台阶，钝化膜 95形成在第三层间绝缘膜78及上配线80上。[0188]此外，在钝化膜95中形成在上配线80上的部分，在厚度方向上贯通形成有焊盘开口 96，该焊盘开口 96用于使上配线80的上表面局部露出。此外，从对准标记81上及其周围的部分、以及熔丝75的上方的部分除去钝化膜95。[0189]对于以上的第一及第二实施方式的另外的其他变形例如下所述。[0190]例如，作为第三层间绝缘膜沈，78的材料例示了 SiN，但作为第三层间绝缘膜沈、 78的材料也可采用Si02。但是，因为Cu离子在SW2中比在SiN中更容易扩散，因此作为第三层间绝缘膜26、78的材料采用SiN能够更良好地防止Cu离子的扩散。[0191]此外，作为阻隔膜30、32、82、86的材料，例示了 Ti，但阻隔膜30、32、82、86只要是具有导电性，且相对于Cu离子及Au的扩散具有阻隔性的材料即可，除了 Ti以外，例如可以例示TiN(氮化钛)、WN(氮化钨)、TaN(氮化钽)、Ta(钽)、W(钨)或TiW(钛-钨合金) 等。既可将上述材料的单膜作为阻隔膜使用，也可使用从上述的材料膜中任意选择的两种以上的材料膜的层叠膜来形成阻隔膜。[0192]此外，作为配线覆盖膜31及焊盘电极85的材料例示了 Al，但配线覆盖膜31及焊盘电极85只要是与Cu及绝缘材料的紧贴性高的金属材料即可，除了 Al以外，例如可以例示AlSiCu (铝-铜合金的硅化合物)或AlCu (铝-铜合金)等。[0193]此外，作为有机膜34、91及钝化膜42、95的材料，例示了聚酰亚胺或环氧树脂，但作为有机膜34、91及钝化膜42、95的材料例如可以例示PBO (聚对亚苯基苯并双噁唑)或 BCB (苯并环丁烯)等。[0194]图12是本实用新型的第三实施方式涉及的半导体装置的图解的俯视图。[0195]半导体装置101中形成有模拟电路102、数字电路103及三个功率晶体管电路 104。具体来说，在图12所示的俯视中，在上半部分的区域中左右排列形成有模拟电路102 和数字电路103，在下半部分的区域中，左右排列形成有三个功率晶体管电路104。[0196]在形成有各电路102 104的区域中，用于各电路102 104与外部的电连接的多个焊盘电极105配置在适当的位置。[0197]此外，在图12中形成有右侧的功率晶体管电路104的区域中，配置有俯视L字状的对准标记106。[0198]例如，通过以激光束扫描半导体装置101的表面，并识别对准标记106，能够检测出围绕与半导体装置101的表面正交的轴线的半导体装置1的位置(θ位置)。此外，根据对准标记106的位置，能够检测出半导体装置101的各部分的位置(X位置、Y位置、Z位置)。[0199]图13是以剖切线ΧΙΙΙ-ΧΙΙΙ来剖切图12所示的半导体装置时的示意剖视图。[0200]如图13所示，半导体装置101具备由Si (硅)构成的基板120来作为其基体。在基板120上层叠有第一层间绝缘膜121。第一层间绝缘膜121由SiO2 (氧化硅)构成。[0201]在第一层间绝缘膜121上，相互空开间隔地形成有下配线122及熔丝123。下配线 122及熔丝123由Al(铝)构成。[0202]当由激光束扫描半导体装置101的表面，并识别对准标记106的位置时，根据该对准标记106的位置，识别熔丝123的位置(X位置、Y位置、Z位置)。而且通过向该识别的熔丝123照射激光束，能够切断熔丝123。利用是否切断熔丝123，能够调整功率晶体管电路104(参照图12)的特性值(例如，电阻值等)。[0203]在第一层间绝缘膜121、下配线122及熔丝123上层叠有第二层间绝缘膜124。第二层间绝缘膜124由S^2构成。在第二层间绝缘膜124的表面上，在形成于第一层间绝缘膜121上的部分与形成于下配线122及熔丝123上的部分之间产生与下配线122及熔丝 123的高度大致相同的台阶。[0204]为了消除在第二层间绝缘膜124的表面上产生的台阶，在第二层间绝缘膜IM上形成有TEOS (四乙氧基硅烷)膜125。TEOS膜125的表面呈与第二层间绝缘膜124中形成在下配线122及熔丝123上的部分的表面大致同一面。[0205]在第二层间绝缘膜IM及TEOS膜125上层叠有第三层间绝缘膜126。第三层间绝缘膜126由SiN(氮化硅)构成。在第三层间绝缘膜126中熔丝123的上方的部分形成有开口 126a。[0206]此外，在第二层间绝缘膜1 及第三层间绝缘膜1 上，在厚度方向上与下配线 122相对的部分形成有在厚度方向上将它们贯通的多个通孔127。通孔127形成为越靠向上侧开口面积越大的锥形。[0207]通孔127中埋设有转接件128，该转接件1 填满通孔127内，并使其上表面与第三层间绝缘膜126的表面为同一面。转接件128由W(钨)构成。转接件1 的直径例如为1. Ομ 以下。[0208]此外，在转接件1 与第二层间绝缘膜1 及第三层间绝缘膜1 之间设有阻隔膜129。阻隔膜129由相对于金属原子的扩散具有阻隔性的材料构成，例如具有依次层叠 Ti(钛)及TiN(氮化钛)的构造。[0209]在第三层间绝缘膜1 上，在相互空开间隔的位置形成有作为最上层配线的上配线130及对准标记106。[0210]上配线130形成在俯视下包括通孔127的区域上，且从第三层间绝缘膜126向上方突出地形成。上配线130具有例如从第三层间绝缘膜126的表面的突出量为10 μ m的厚度。上配线130的下表面被平坦地形成。而且，上配线130的下端部与转接件1 的上端部连接。由此，上配线130经由转接件1 而与下配线122电连接。上配线130由Cu构成。[0211]在上配线130与第三层间绝缘膜1 之间设有阻隔膜131，该阻隔膜131相对于 Cu离子及Au (金)的扩散具有阻隔性。阻隔膜131由Ti构成。[0212]上配线130的表面(上表面及侧面)被相对于Cu离子及Au的扩散具有阻隔性的阻隔膜132覆盖。阻隔膜132由Ti构成。[0213]阻隔膜132的表面被配线覆盖膜133覆盖。配线覆盖膜133及对准标记106由Al 构成。[0214]在第三层间绝缘膜1 及配线覆盖膜133上形成有钝化膜134。钝化膜134由SiN 构成。在钝化膜134中的形成在配线覆盖膜133上的部分，在厚度方向上贯通形成有焊盘开口 135，该焊盘开口 135用于使配线覆盖膜133的上表面作为焊盘电极105(参照图1)而局部露出。此外，从对准标记106上及其周围的部分以及熔丝123的上方的部分除去钝化膜 134，形成开口 134aU34b0[0215]在焊盘电极105(配线覆盖膜133中从焊盘开口 135露出的部分)上接合由Au构成的接合线136的一端部。接合线136的另一端部与半导体装置101的外部连接。由此， 接合线136经由配线覆盖膜133、阻隔膜131，132及上配线130而与下配线122电连接。[0216]图14是图解表示图13所示的下配线、上配线及转接件的布置的俯视图。另外，为了容易理解图面，在图14中，下配线以虚线来表示。[0217]下配线122及上配线130配置为其一部分在俯视下重合。该下配线122与上配线 130的对置部分137的面积例如为100 μ m2。[0218]在对置部分137，多个转接件1 配置成矩阵状。具体来说，在该实施方式中，多个转接件1 在与俯视四边形状的对置部分137的各边平行的方向上分别每五个等间隔地配置。[0219]转接件1 的数量可以任意地改变。例如，可以自由设定转接件1 的数量，以使转接件128的面积(多个转接件128的合计的面积)相对于对置部分137的面积的占有率为0. 5%以上30%以下。[0220]具体来说，当电流流过下配线122与上配线130之间时，在转接件1 产生电压降低。转接件128中电压降低量的容许值例如以电阻值换算为300πιΩ。当转接件1 由W构成，其剖面积为0. 1 μ m2，长度为0. 8 μ m时，转接件128的电阻值约为1. 5 Ω，若形成五个转接件128，则能够将电压降低的值以电阻值换算形成为300πιΩ。此时的转接件1 的占有率为0. 5%。[0221]此外，在相邻配置多个转接件1 的情况下，需要在相邻的转接件1 间设置一定以上的间隔(例如，0.3μπι以上)。若确保该转接件128间的间隔同时最大限度地配置转接件128，则转接件占有率为30%以下。[0222]图15Α 15F是图13所示的半导体装置的各制造工序中的示意剖视图。[0223]在半导体装置101的制造工序中，首先，利用CVD(Chemical Vapor Deposition 化学气相成长)法，在基板120上层叠第一层间绝缘膜121。然后，利用溅射法，在第一层间绝缘膜121上形成作为下配线122及熔丝123的材料的Al膜。而且，利用光刻及蚀刻，Al 膜被图案化，从而形成下配线122及熔丝123。[0224]接着，利用HDP(High Density Plasma 高密度等离子体)-CVD法，在第一层间绝缘膜121、下配线122及熔丝123上形成第二层间绝缘膜124。然后，利用CVD法，第二层间绝缘膜 124 上形成 TEOS 膜 125。而且，利用 CMP(Chemical Mechanical Polishing 化学机械研磨)法，将TEOS膜125从其表面研磨。该TEOS膜125的研磨持续到TEOS膜125的表面与第二层间绝缘膜124中的形成在下配线122及熔丝123上部分的表面变为同一面为止。[0225]而且，利用等离子体CVD法，在第二层间绝缘膜IM及TEOS膜125上形成第三层间绝缘膜126。然后，利用光刻及蚀刻，如图15A所示，选择性地除去第二层间绝缘膜IM 及第三层间绝缘膜126，形成在厚度方向上贯通它们的多个通孔127。此外，在熔丝123的上方的区域中，选择性地除去第三层间绝缘膜126，形成贯通该第三层间绝缘膜126的开口 126a0[0226]接着，如图15B所示，利用溅射法，在通孔127的内面被覆阻隔膜129。接着，利用 W-CVD法(将WF6 (六氟化钨)气体为原料气体使用的等离子体CVD法)，在通孔127内的阻隔膜1 上形成转接件128。然后，通过将转接件1 从其表面研磨，使转接件128的表面与第三层间绝缘膜126的表面称为同一面。接着，利用溅射法，在第三层间绝缘膜1 上形成阻隔膜131。接着，利用溅射法，在阻隔膜131上形成由Cu构成的籽晶膜138。然后， 在阻隔膜131及籽晶膜138上，在与俯视下包括通孔127的区域相对的部分，形成具有开口的抗蚀剂图案139。[0227]接着，在抗蚀剂图案139的开口内，进行镀Cu成长。由此，抗蚀剂图案139的开口内被Cu填埋，如图15C所示，形成由Cu构成的上配线130。在上配线130的形成后，除去抗蚀剂图案139。[0228]然后，如图15D所示，利用蚀刻，将阻隔膜131及籽晶膜138中的形成在抗蚀剂图案139的下方的部分除去。[0229]接着，利用溅射法，在第三层间绝缘膜1 及上配线130上依次形成Ti膜及Al膜。 而且，利用光刻及干式蚀刻(例如，RIE)，选择性地除去Ti膜及Al膜，并如图15E所示，形成配线覆盖膜133、阻隔膜132及对准标记106。[0230]然后，如图15F所示，利用CVD法，在第三层间绝缘膜126、配线覆盖膜133及对准标记106上形成钝化膜134。[0231 ] 而且，利用光刻及蚀刻，在钝化膜134上形成焊盘开口 135，并且从对准标记106上及其周围的部分、以及熔丝123的上方的部分除去钝化膜134，形成开口 13 ，134b。然后， 通过将接合线136的一端部与从上配线130(配线覆盖膜133)中的焊盘开口 135露出的部分接合，得到如图12、图13及图14所示的半导体装置101。[0232]如上所述，在半导体装置101中，在下配线122上形成有第三层间绝缘膜126。在第三层间绝缘膜126的表面上形成有由Cu构成的上配线130。上配线130与下配线122通过在厚度方向上贯通第三层间绝缘膜126的多个转接件1 来电连接。[0233]因为上配线130与下配线122通过多个转接件1 来电连接，因此与上配线130 和下配线122通过一个转接件1 连接的结构相比，不会增大上配线130与下配线122之间的连接电阻，能够减小各转接件128的尺寸。当各转接件128的尺寸变小时，用于埋设各转接件128的通孔127的尺寸当然变小。因此，包括通孔127的底面和侧面所构成的角部， 能够在通孔127的底面及侧面将阻隔膜1 形成为大致均勻的厚度。[0234]此外，由于转接件128由W构成，因此即使在转接件1 与第三层间绝缘膜1 之间不设置阻隔膜，不会产生Cu从转接件128向第三层间绝缘膜126中扩散。[0235]于是，能够良好地防止Cu向第三层间绝缘膜1 中的扩散，同时能够将由Cu构成的上配线130和下配线122电连接。[0236]此外，通过减小转接件1 的尺寸，能够将转接件1 以与半导体装置101的其他部分中的转接件相同的工序来形成。由此，能够实现半导体装置101的制造工序的简单化。[0237]转接件128的表面与第三层间绝缘膜126的表面形成为同一面。由此，能够以一定的膜厚来形成阻隔膜131。于是，阻隔膜131不会局部地变薄，能够良好地防止Cu从上配线130向第三层间绝缘膜126的扩散。[0238]图16是所述第三实施方式一个变形例涉及的半导体装置的示意剖视图。而且，在图16 图18的各图中，对于与图13所示的各部分相当的部分标注与上述各部分所标注的标号相同的标号。而且，以下对于标有相同的标号的部分，省略说明。[0239]在该变形例涉及的半导体装置141中，在第三层间绝缘膜1 及配线覆盖膜133 上设有钝化膜142，该钝化膜142具有氮化膜143和有机膜144的层叠构造。[0240]氮化膜143由SiN构成。氮化膜143形成在第三层间绝缘膜1 及配线覆盖膜 133上。在氮化膜143中的形成在配线覆盖膜133上的部分，在厚度方向上贯通形成有焊盘开口 145，该焊盘开口 145用于使配线覆盖膜133的上表面作为焊盘电极105而局部露出。 此外，从对准标记106上及其周围的部分、以及熔丝123的上方的部分除去氮化膜143。[0241]由于上配线130向第三层间绝缘膜126上突出地形成，因此，在氮化膜143的表面，在形成在覆盖上配线130的配线覆盖膜133上的部分与形成在第三层间绝缘膜1 上的部分之间，产生有与上配线130及配线覆盖膜133的厚度大致相等的台阶。[0242]为了消除该氮化膜143的表面所产生的台阶而形成有机膜144。有机膜144由有机材料(例如，聚酰亚胺或环氧树脂)构成。此外，在有机膜144的包括俯视下形成有焊盘开口 145的部分的区域中，形成有与焊盘开口 145连通的开口 146。此外，从对准标记106 上及其周围的部分、以及熔丝123的上方的部分除去有机膜144。[0243]根据此种结构，能够实现与图13所示的半导体装置101同样的效果。[0244]进而，在氮化膜143上形成有机膜144，氮化膜143的表面的台阶由有机膜144来填埋，因此当向上配线130 (配线覆盖膜133)施加应力时，能够利用有机膜144来吸收该应力。[0245]此外，钝化膜142具有氮化膜143和有机膜144的层叠构造，因此当半导体装置141利用树脂封装来密封时，即使由于树脂封装的材料中含有的填料使有机膜144受到损伤，也不至于使氮化膜143受到损伤，因此能够利用氮化膜143确保作为钝化膜的功能(防止水分的浸入等)。于是，能够实现半导体装置141的可靠性的提高。[0246]图17是所述第三实施方式的其他变形例涉及的半导体装置的示意剖视图。[0247]半导体装置151在第三层间绝缘膜1 及配线覆盖膜133上具备钝化膜152。钝化膜152例如为由聚酰亚胺或环氧树脂等有机材料构成的有机膜。[0248]由于上配线130向第三层间绝缘膜126上突出地形成，因此在覆盖上配线130的配线覆盖膜133的表面与第三层间绝缘膜126的表面之间产生有与上配线130及配线覆盖膜133的厚度大致相等的台阶。[0249]为了消除配线覆盖膜133的表面与第三层间绝缘膜126的表面之间产生的台阶， 在第三层间绝缘膜1 及配线覆盖膜133上形成钝化膜152。[0250]此外，在钝化膜152中的形成在配线覆盖膜133上的部分，在厚度方向上贯通地形成有焊盘开口 153，该焊盘开口 153用于使配线覆盖膜133的上表面作为焊盘电极105而局部露出。此外，从对准标记106上及其周围的部分、以及熔丝123的上方的部分除去钝化膜 152。[0251]根据此种结构，能够实现与图13所示的半导体装置101同样的效果。此外，利用钝化膜152来填埋配线覆盖膜133的表面与上配线130的表面之间的台阶，因此当向上配线130(配线覆盖膜133)施加应力时，能够利用钝化膜152来吸收该应力。[0252]图18是所述第三实施方式的再一其他变形例涉及的半导体装置的示意剖视图。[0253]在图18所示的半导体装置161中，省略设置在上配线130与配线覆盖膜133之间的阻隔膜132，且接合线135由铜构成。[0254]如此，在接合线135由铜构成的情况下，不会产生在接合线135与上配线130之间金属离子的移动所导致的缺陷(电迁移)，因此可以省略图13所示的阻隔膜132。由此，能够降低半导体装置161的制造成本。[0255]对于以上第三实施方式的再一其他变形例如下所述。[0256]例如，在图13所示的半导体装置101中，设有多个转接件128，但在转接件128由 W构成的情况下，转接件也可是一个。[0257]因为转接件128由W构成，因此，即使用于埋设转接件128而形成的开口(通孔) 的尺寸大，也不需要在该开口内设置用于防止Cu的扩散的阻隔膜。于是，即使开口的尺寸大，也能够可靠地防止Cu从转接件向第三层间绝缘膜126的扩散。[0258]此外，作为转接件的材料例示了 W，但作为转接件1 的材料也可采用以Cu为主成分的材料。在该情况下，可以省略形成转接件128的工序，通过用于形成上配线130的镀敷工序，将上配线130及转接件1 一并形成。但是，与Cu相比，W向绝缘材料的扩散性低，因此通过采用W来作为转接件128的材料，能够可靠地防止形成漏电路径。[0259]例如，作为第三层间绝缘膜126的材料例示了 SiN，但作为第三层间绝缘膜1 的材料也可Si02。但是，与SiN相比，Cu离子更容易向SiA中扩散，因此通过采用SiN作为第三层间绝缘膜126的材料，能够更良好地防止Cu离子的扩散。[0260]此外，作为阻隔膜131、132的材料例示了 Ti，但阻隔膜131、132只要是具有导电性，且相对于Cu离子及Au的扩散具有阻隔性的材料即可，除了 Ti以外，例如可以例示TiN(氮化钛)、WN(氮化钨)、TaN(氮化钽)、Ta(钽)、W(钨)或TiW(钛-钨合金)等。既可将上述材料的单膜作为阻隔膜使用，也可使用从上述的材料膜中任意选择的两种以上的材料膜的层叠膜来形成阻隔膜。[0261]此外，作为配线覆盖膜133的材料例示了 Al，但配线覆盖膜133只要是与Cu及绝缘材料的紧贴性高的金属材料即可，除了 Al以外，例如可以例示AlSi (铝的硅化合物)、 AlSiCu (铝-铜合金的硅化合物)或AlCu (铝-铜合金)等。[0262]此外，作为有机膜134及钝化膜142的材料，例示了聚酰亚胺或环氧树脂，但作为有机膜Π4及钝化膜142的材料例如可以例示PBO (聚对亚苯基苯并双噁唑)或BCB (苯并环丁烯)等。[0263]接着，参照图19 图25，对上述的第一至第三实施方式涉及的半导体装置的其他的特征进行说明。[0264]图19是为了说明方便将图1及图12所示的俯视图上下反转再示的俯视图，标记图1及图12所示的标号。[0265]在半导体基板20、120上形成具有规定的配线图案的配线203。配线203分别包含在形成于半导体基板20、120上的电路2、3、4中。[0266]图19A是放大表示图19的XIXA部分的配线203的图解俯视图。[0267]配线203例如具有10 μ m以上的配线宽度，且具备第一配线部分204、第二配线部分205及连接配线部分206。[0268]第一配线部分204沿与半导体基板20、120的一个边平行的第一方向X延伸。[0269]第二配线部分205沿与第一方向X正交的第二方向Y延伸。[0270]连接配线部分206沿与第一方向X及第二方向Y交叉的方向延伸，并与第一配线部分204的一端部及第二配线部分205的一端部连接。由此，第一配线部分204及第二配线部分205经由连接配线部分206连接。[0271 ] 连接配线部分206的内侧面构成直线L，该直线L连接第一配线部分204与连接配线部分206的连接点A同第二配线部分205与连接配线部分206的连接点B。同样，连接配线部分206的外侧面构成直线Li，该直线Ll连接第一配线部分204与连接配线部分206 的连接点Al同第二配线部分205与连接配线部分206的连接点Bi。[0272]内侧面的直线L的第一方向X的尺寸Dl例如为1 μ m。此外，直线L的第二方向Y 的尺寸D2例如为1 μ m。对于外侧面的直线Ll也同样优选第一方向X的尺寸及第二方向Y 的尺寸在Iym以上，在图19A的例中，均比Iym大。[0273]图20是以剖切线XX-XX来剖切图19A所示的半导体装置时的示意剖视图。[0274]如图20所示，半导体装置1、101具备由Si (硅)构成的基板20，120来作为其基体。在基板20,120上层叠有层间绝缘膜210(与层间绝缘膜21、24、25、26 ；121、124、125、 126对应)。层间绝缘膜210由SW2 (氧化硅)构成。层间绝缘膜210的厚度例如为2. 5 μ m。[0275]在层间绝缘膜210上形成有配线203(与上配线观、130对应)，并从层间绝缘膜 210向上方突出地形成。配线203例如具有从层间绝缘膜210的表面的突出量为10 μ m的厚度。配线203由Cu构成。[0276]在配线203与层间绝缘膜210之间设有阻隔膜211(第二阻隔膜。与阻隔膜27、 131对应)，该阻隔膜211相对于Cu离子的扩散具有阻隔性。阻隔膜211由Ti (钛)构成。[0277]配线203的表面(上表面及侧面)被阻隔膜212(第1的阻隔膜。与阻隔膜32、 132对应)覆盖，该阻隔膜212相对于Cu离子的扩散具有阻隔性。阻隔膜212由Ti构成。[0278]阻隔膜212的表面被配线覆盖膜213(与配线覆盖膜31、133对应)覆盖。配线覆盖膜213由Al构成。[0279]在层间绝缘膜210及配线覆盖膜213上形成有钝化膜214(与钝化膜33、134对应)。钝化膜214由SiN构成。[0280]< 仿真 >[0281]本申请发明者为了调查尺寸D1、D2及配线203的配线宽度与配线203的角部所产生的最大应力的关系而进行了仿真。[0282]在该仿真中，对于配线宽度为50μπι、20μπι及ΙΟμπι的各配线203，将图19Α所示的尺寸Dl、D2改变为10 μ m、5 μ m、2. 5 μ m、1 μ m及0 μ m，并调查配线203的角部所产生的应力。[0283]表1表示仿真的结果。[0284]表1[0285]应力(MPa)Dl D2 (μιη)配线宽度:50μιη配线宽度20μπι配线宽度ΙΟμηι10407.142397.465360.8175398.913389.738346.4442.5395.822387.034340.8621413.658405.336354.2740553.556544.055456.864[0286]图21是表1所示的最大应力的折线图。[0287]图21中，将横轴设为尺寸Dl、D2(ym)，纵轴设为最大应力(MPa)。[0288]如表1及图21所示，不管配线宽度如何，只要尺寸Dl、D2为1 Pm以上，则与尺寸 D1、D2为Ομπι的情况相比，在配线203的角部产生的应力大幅降低。[0289]图22是对配线宽度为10 μ m，尺寸Dl、D2为0 μ m时的配线的角部附近进行拍摄的SEM照片。此外，图23是对配线宽度为50 μ m,尺寸D1、D2为0 μ m时的配线的角部附近进行拍摄的SEM照片。[0290]如图22所示，在配线宽度为1(^111、尺寸01，D2为0 μ m的情况下，覆盖配线203 的表面的钝化膜214不产生开裂。此时，如表1所示，在配线203的角部产生的最大应力为 456.864MPa。[0291]此外，如图23所示，在配线宽度为50μ m，尺寸D1、D2为0μ m的情况下，覆盖配线 203的表面的钝化膜214产生开裂。此时，如表1所示，在配线203的角部产生的最大应力为 553.556MPa。[0292]故而，如图21中虚线所示，若配线203的角部产生的最大应力为456. 864MPa以下，则可以推测覆盖其角部的钝化膜214不产生开裂。若尺寸Dl、D2为1 μ m以上，则不管配线宽度如何，能够将配线203的角部产生的应力形成在456. 864MPa以下。于是，尺寸D1、 D2被设定为Ιμπι以上的值。[0293]如上所述，因为在第一配线部分204与第二配线部分205之间设有连接配线部分 206，因此在配线203的侧面，在第一配线部分204与连接配线部分206之间、及第二配线部分205与连接配线部分206之间形成至少两个角部。于是，即使对覆盖配线203的表面的钝化膜214施加应力，也能够将该应力分散至多个角部，因此能够抑制应力向钝化膜214的集中。并且，形成在配线203的内侧面及外侧面的多个角部呈比直角大的角度(即钝角)， 因此能够有效地抑制向钝化膜214的应力集中。[0294]此外，在配线203具有10 μ m以上的配线宽度的情况下，施加于钝化膜214的应力变大，向钝化膜214开裂的发生概率上升。即使在该情况下，将第一配线部分204与所述连接配线部分206的连接点同第二配线部分205与所述连接配线部分206的连接点连接的直线的第一方向的尺寸Dl及第二方向的尺寸D2分别设为1 μ m以上，从而能够抑制应力向钝化膜214的集中，能够防止应力集中于钝化膜214而导致开裂的发生。在该实施方式中，如图19中标记C所示，形成在半导体基板20、120上的配线203不具有直角的角部。S卩，在配线203的正交的两边的结合部分形成有两个角部(均在俯视下形成钝角的侧面的角部)。 由此，抑制向钝化膜214的应力集中。[0295]图M是表示配线203的其他结构例的示意剖视图。[0296]另外，在图M中，与图20所示的各部分相当的部分标注与这些部分所带的标号相同的标号。而且，以下，对于标注相同的标号的部分省略说明。[0297]在图M所示的结构中，省略阻隔膜212及配线覆盖膜213。即使是此种结构，能够实现与图20所示的半导体装置1、101同样的效果。但是，配线覆盖膜213相对于配线203 的材料即Cu、及钝化膜214的材料即SiN的紧贴性高，因此通过设置配线覆盖膜213，能够提高钝化膜214相对于配线203的紧贴性。[0298]图25是配线203的其他的结构例所示的图解俯视图。[0299]另外，在图25中，与图19A所示的各部分相当的部分标注与这些部分所带的标号相同的标号。而且，以下，对于标注相同的标号的部分省略说明。[0300]在图25所示的结构中，配线203在第一配线部分204与第二配线部分205之间具备第一连接配线部分206a及第二配线部分206b。在该实施方式中，第一及第二配线部分 206a及206b具有大致相等的长度。[0301]第一连接配线部分206a的一端部与第一配线部分204的一端部连接。[0302]第二连接配线部分206b的一端部与第二配线部分205的一端部连接。[0303]此外，第一连接配线部分206a及第二连接配线部分206b各自的另一端部彼此连接。由此，第一配线部分204及第二配线部分205经由第一连接配线部分206a及第二连接配线部分20 连接。第一及第二连接配线部分206a及20 的内侧面呈折线，该折线连接第一配线部分204和第一连接配线部分206a的连接点A'、第一及第二连接配线部分 206a，206b的连接点C'、第二配线部分205和第二连接配线部分20 的连接点B‘。同样，第一及第二连接配线部分206a及20 的外侧面呈连接第一配线部分204和第一连接配线部分206a的连接点Al'、第一及第二连接配线部分206a，206b的连接点Cl'、第二配线部分205和连接配线部分206b的连接点Bl'的折线。在连接点A' ,B'，C'，Al'， Bl' ,Cl'分别形成俯视下构成钝角的角部。[0304]在配线203的内侧面侧中，对于将第一配线部分204和第一连接配线部分206a的连接点A'、与第二配线部分205和第二连接配线部分206b的连接点B'连接的直线L'， 直线L'的X方向的尺寸Dl'例如为lym。此外，直线L'的Y方向的尺寸D2'例如为 1 μ m。在配线203的外侧面侧中，对于将第一配线部分204和第一连接配线部分206a的连接点Al'、与第二配线部分205和第二连接配线部分206b的连接点Bl'连接的直线Ll'， 直线Ll'的X方向的尺寸'为Iym以上(图25的例中大于Ιμπι)。此外，直线Ll'的Y 方向的尺寸例如为1 μ m以上(图25的例中大于1 μ m)。[0305]根据此种结构，能够实现与图19A所示的半导体装置1、101同样的效果。[0306]另外，在第一配线部分204与第二配线部分205之间也可设有三个以上的多个连接配线部分。与连接配线部分的数目成比例，形成在配线203的侧面的角部增加，因此能够降低集中在配线203的角部的应力。[0307]此外，在设有多个连接配线部分的情况下，在配线203的内侧面及外侧面形成由多个直线(平面)构成的拟似的曲线(曲面)。在配线203的内侧面及外侧面形成多个角部，应力均勻地分散到这些角部，因此能够更有效地防止应力局部集中于配线203。[0308]此外，作为阻隔膜211、212的材料例示了 Ti，但阻隔膜211、212只要是具有导电性，且相对于Cu离子的扩散具有阻隔性的材料即可，除了 Ti(钛)以外，例如可以例示 TiN(氮化钛)、WN(氮化钨)、TaN(氮化钽)、Ta(钽)、W或TiW(钛-钨合金)等。既可将上述材料的单膜作为阻隔膜使用，也可使用从上述的材料膜中任意选择的两种以上的材料膜的层叠膜来形成阻隔膜。[0309]对本实用新型的实施方式进行了详细的说明，但这些仅是用于理解本实用新型的技术内容所使用的具体例，本实用新型并不限定解释成这些具体例，本实用新型的范围仅由权利要求的范围来限定。[0310]本申请与2010年1月15日向日本国专利局提出的专利申请2010-007094号、专利申请2010-007095号、及专利申请2010-007096号、以及2010年3月M日向日本国专利局提出的专利申请2010-068051号对应，并将上述专利申请公开的全部内容引入此处。
权利要求1.一种半导体装置，其特征在于，具备 层间绝缘膜；钝化膜，其由绝缘材料构成，且形成在所述层间绝缘膜上； 最上层配线，其由铜构成，且形成在所述层间绝缘膜的表面与所述钝化膜之间； 配线覆盖膜，其由Al、AlSi、AlSiCu及AlCu中的一种材料构成，且设置在所述钝化膜与所述最上层配线的表面之间，并覆盖所述最上层配线的表面。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备第一阻隔膜，该第一阻隔膜由相对于铜的扩散具有阻隔性的材料构成，且设置在所述最上层配线的表面与所述配线覆盖膜之间。
3.根据权利要求2所述的半导体装置，其特征在于， 所述第一阻隔膜相对于金的扩散具有阻隔性。
4.根据权利要求2所述的半导体装置，其特征在于，所述第一阻隔膜由从Ti、TiN、WN、TaN、Ta、W及TiW构成的材料组中选择的一种材料所形成的材料膜的单膜构成，或者由包含第一膜及第二膜的层叠膜来构成，其中，所述第一膜由从所述材料组中选择的一种材料形成，所述第二膜由从所述材料组中选择的另一种材料形成。
5.根据权利要求1所述的半导体装置，其特征在于，在所述最上层配线与所述层间绝缘膜之间设有第二阻隔膜，该第二阻隔膜相对于铜的扩散具有阻隔性。
6.根据权利要求5所述的半导体装置，其特征在于，所述第二阻隔膜由从Ti、TiN、WN、TaN、Ta、W及TiW构成的材料组中选择的一种材料所形成的材料膜的单膜构成，或者由包含第一膜及第二膜的层叠膜来构 成，其中，所述第一膜由从所述材料组中选择的一种材料形成，所述第二膜由从所述材料组中选择的另一种材料形成。
7.根据权利要求1所述的半导体装置，其特征在于，在所述钝化膜上形成有焊盘开口，该焊盘开口使所述配线覆盖膜的表面选择性地露出，还包括接合线，该接合线由铜构成，并与所述配线覆盖膜中的从所述焊盘开口露出的部分接合，所述配线覆盖膜紧贴于所述最上层配线。
8.根据权利要求1所述的半导体装置，其特征在于， 所述钝化膜由氮化硅构成。
9.根据权利要求1所述的半导体装置，其特征在于，所述钝化膜具备由氮化硅构成的氮化膜、和由有机材料构成且形成在氮化膜上的有机膜。
10.根据权利要求1所述的半导体装置，其特征在于， 所述钝化膜由有机材料构成。
11.根据权利要求1所述的半导体装置，其特征在于， 所述层间绝缘膜由氮化硅构成。
12.根据权利要求1所述的半导体装置，其特征在于，还包括对准标记，该对准标记由与所述配线覆盖膜相同的材料构成，且形成在所述层间绝缘膜的表面上，所述钝化膜形成有使所述对准标记露出的开口。
13.根据权利要求12所述的半导体装置，其特征在于， 还包括熔丝，该熔丝形成在比所述层间绝缘膜的下层。
14.根据权利要求1 13中任一项所述的半导体装置，其特征在于， 还包括形成在所述层间绝缘膜之下的下配线；以及多个转接件，其将所述层间绝缘膜在厚度方向上贯通，且将所述下配线和所述最上层配线电连接。
15.根据权利要求14所述的半导体装置，其特征在于， 所述转接件由钨构成。
16.根据权利要求14所述的半导体装置，其特征在于， 所述转接件的表面与所述层间绝缘膜的表面形成为同一面。
17.根据权利要求14所述的半导体装置，其特征在于，形成有所述转接件的区域的面积相对于所述下配线与所述最上层配线的対置面积的占有率为0. 5%以上且30%以下。
18.根据权利要求1 13中任一项所述的半导体装置，其特征在于， 还包括下配线，其形成在所述层间绝缘膜之下；转接件，其由钨构成，且将所述层间绝缘膜在厚度方向上贯通，并将所述下配线和所述最上层配线电连接。
19.根据权利要求1所述的半导体装置，其特征在于， 所述最上层配线包括在第一方向上延伸的第一配线部分； 在与所述第一方向正交的第二方向上延伸的第二配线部分；将所述第一配线部分的一端部与所述第二配线部分的一端部连接，且分别在与所述第一方向及所述第二方向交叉的直线上延伸的一个或多个连接配线部分，将所述第一配线部分和所述连接配线部分的连接点、与所述第二配线部分和所述连接配线部分的连接点连接起来的直线的所述第一方向的尺寸及所述第二方向的尺寸分别为 Iym以上。
20.根据权利要求19所述的半导体装置，其特征在于， 所述配线的配线宽度为10 μ m以上。
21.根据权利要求19所述的半导体装置，其特征在于， 所述连接配线部分为一个。
22.—种半导体装置，其特征在于，包括 层间绝缘膜；最上层配线，其由铜构成，且形成在所述层间绝缘膜的表面上； 配线覆盖膜，其由Al ,AlSi ,AlSiCu及AlCu中的一种材料构成，且形成在所述最上层配 ^^ —t- 对准标记，其由与所述配线覆盖膜相同的材料构成，并形成在所述层间绝缘膜的表面上；钝化膜，其由绝缘材料构成，覆盖所述层间绝缘膜及所述配线覆盖膜的表面，并形成有使所述对准标记露出的开口。
23.根据权利要求22所述的半导体装置，其特征在于， 还包括熔丝，该熔丝形成在所述层间绝缘膜的下层。
24.根据权利要求22所述的半导体装置，其特征在于， 所述配线覆盖膜覆盖所述最上层配线的表面。
25.根据权利要求22所述的半导体装置，其特征在于，还包括第一阻隔膜，该第一阻隔膜由相对于铜的扩散具有阻隔性的材料构成，且设置在所述最上层配线的表面与所述配线覆盖膜之间。
26.根据权利要求25所述的半导体装置，其特征在于， 所述第一阻隔膜相对于金的扩散具有阻隔性。
27.根据权利要求25所述的半导体装置，其特征在于，所述第一阻隔膜由从Ti、TiN、WN、TaN、Ta、W及TiW构成的材料组中选择的一种材料所形成的材料膜的单膜构成，或者由包含第一膜及第二膜的层叠膜来构成，其中，所述第一膜由从所述材料组中选择的一种材料形成，所述第二膜由从所述材料组中选择的另一种材料形成。
28.根据权利要求22所述的半导体装置，其特征在于，在所述最上层配线与所述层间绝缘膜之间设有第二阻隔膜，该第二阻隔膜相对于铜的扩散具有阻隔性。
29.根据权利要求观所述的半导体装置，其特征在于，所述第二阻隔膜由从Ti、TiN、WN、TaN,Ta、W及TiW构成的材料组中选择的一种材料所形成的材料膜的单膜构成，或者由包含第一膜及第二膜的层叠膜来构成，其中，所述第一膜由从所述材料组中选择的一种材料形成，所述第二膜由从所述材料组中选择的另一种材料形成。
30.根据权利要求22所述的半导体装置，其特征在于，所述钝化膜形成有使所述配线覆盖膜的表面选择性地露出的焊盘开口， 还包括接合线，该接合线由铜构成，且与所述配线覆盖膜中从所述焊盘开口露出的部分接合，所述配线覆盖膜与所述最上层配线紧贴。
31.根据权利要求22所述的半导体装置，其特征在于， 所述钝化膜由氮化硅构成。
32.根据权利要求22所述的半导体装置，其特征在于，所述钝化膜具备由氮化硅构成的氮化膜、和由有机材料构成且形成在氮化膜上的有机膜。
33.根据权利要求22所述的半导体装置，其特征在于， 所述钝化膜由有机材料构成。
34.根据权利要求22所述的半导体装置，其特征在于，所述层间绝缘膜由氮化硅构成。
35.根据权利要求22 34中任一项所述的半导体装置，其特征在于， 还包括形成在所述层间绝缘膜之下的下配线；以及多个转接件，其将所述层间绝缘膜在厚度方向上贯通，且将所述下配线和所述最上层配线电连接。
36.根据权利要求35所述的半导体装置，其特征在于， 所述转接件由钨构成。
37.根据权利要求35所述的半导体装置，其特征在于， 所述转接件的表面与所述层间绝缘膜的表面形成为同一面。
38.根据权利要求35所述的半导体装置，其特征在于，形成有所述转接件的区域的面积相对于所述下配线与所述最上层配线的对置面积的占有率为0. 5%以上且30%以下。
39.根据权利要求22 34中任一项所述的半导体装置，其特征在于， 还包括下配线，其形成在所述层间绝缘膜之下；转接件，其由钨构成，且将所述层间绝缘膜在厚度方向上贯通，并将所述下配线和所述最上层配线电连接。
40.根据权利要求22所述的半导体装置，其特征在于， 所述最上层配线包括在第一方向上延伸的第一配线部分； 在与所述第一方向正交的第二方向上延伸的第二配线部分；将所述第一配线部分的一端部与所述第二配线部分的一端部连接，且分别在与所述第一方向及所述第二方向交叉的直线上延伸的一个或多个连接配线部分，将所述第一配线部分和所述连接配线部分的连接点、与所述第二配线部分和所述连接配线部分的连接点连接起来的直线的所述第一方向的尺寸及所述第二方向的尺寸分别为 Iym以上。
41.根据权利要求40所述的半导体装置，其特征在于， 所述配线的配线宽度为10 μ m以上。
42.根据权利要求40所述的半导体装置，其特征在于， 所述连接配线部分为一个。
43.一种半导体装置，其特征在于，包括 下配线；层间绝缘膜，其形成在所述下配线上；最上层配线，其由铜构成，且向所述层间绝缘膜的表面上突出； 多个转接件，其将所述层间绝缘膜在厚度方向上贯通，且与所述下配线和所述最上层配线电连接。
44.根据权利要求43所述的半导体装置，其特征在于， 所述转接件由钨构成。
45.根据权利要求43所述的半导体装置，其特征在于， 所述转接件的表面与所述层间绝缘膜的表面形成为同一面。
46.根据权利要求43所述的半导体装置，其特征在于，还包括配线覆盖膜，该配线覆盖膜由Al、AlSi、AlSiCu及AlCu中的一种材料构成，且设置在所述配线与所述钝化膜之间。
47.根据权利要求46所述的半导体装置，其特征在于，所述半导体装置还具备第一阻隔膜，该第一阻隔膜由相对于铜的扩散具有阻隔性的材料构成，且设置在所述最上层配线的表面与所述配线覆盖膜之间。
48.根据权利要求47所述的半导体装置，其特征在于，所述第一阻隔膜相对于金的扩散具有阻隔性。
49.根据权利要求47所述的半导体装置，其特征在于，所述第一阻隔膜由从Ti、TiN、WN、TaN、Ta、W及TiW构成的材料组中选择的一种材料所形成的材料膜的单膜构成，或者由包含第一膜及第二膜的层叠膜来构成，其中，所述第一膜由从所述材料组中选择的一种材料形成，所述第二膜由从所述材料组中选择的另一种材料形成。
50.根据权利要求43所述的半导体装置，其特征在于，在所述最上层配线与所述层间绝缘膜之间设有第二阻隔膜，该第二阻隔膜相对于铜的扩散具有阻隔性。
51.根据权利要求50所述的半导体装置，其特征在于，所述第二阻隔膜由从Ti、TiN、WN、TaN, Ta、W及TiW构成的材料组中选择的一种材料所形成的材料膜的单膜构成，或者由包含第一膜及第二膜的层叠膜来构成，其中，所述第一膜由从所述材料组中选择的一种材料形成，所述第二膜由从所述材料组中选择的另一种材料形成。
52.根据权利要求43所述的半导体装置，其特征在于，形成有所述转接件的区域的面积相对于所述下配线与所述最上层配线的対置面积的占有率为0. 5%以上且30%以下。
53.一种半导体装置，其特征在于，具备下配线；层间绝缘膜，其形成在所述下配线上；最上层配线，其由铜构成，且向所述层间绝缘膜的表面上突出；转接件，其由钨构成，将所述层间绝缘膜在厚度方向上贯通，且与所述下配线和所述最上层配线电连接。
54.根据权利要求43 53中任一项所述的半导体装置，其特征在于，所述最上层配线包括在第一方向上延伸的第一配线部分；在与所述第一方向正交的第二方向上延伸的第二配线部分；将所述第一配线部分的一端部与所述第二配线部分的一端部连接，且分别在与所述第一方向及所述第二方向交叉的直线上延伸的一个或多个连接配线部分，将所述第一配线部分和所述连接配线部分的连接点、与所述第二配线部分和所述连接配线部分的连接点连接起来的直线的所述第一方向的尺寸及所述第二方向的尺寸分别为 Iym以上。
55.根据权利要求M所述的半导体装置，其特征在于， 所述配线的配线宽度为10 μ m以上。
56.根据权利要求M所述的半导体装置，其特征在于， 所述连接配线部分为一个。
57.一种半导体装置，其特征在于， 具备层间绝缘膜；配线，其由铜材料构成，且向所述层间绝缘膜的表面上突出；钝化膜，其由绝缘材料构成，且覆盖所述层间绝缘膜及所述配线的表面，所述配线具有在第一方向上延伸的第一配线部分； 在与所述第一方向正交的第二方向上延伸的第二配线部分；将所述第一配线部分的一端部与所述第二配线部分的一端部连接，且分别在与所述第一方向及所述第二方向交叉的直线上延伸的一个或多个连接配线部分，将所述第一配线部分和所述连接配线部分的连接点、与所述第二配线部分和所述连接配线部分的连接点连接起来的直线的所述第一方向的尺寸及所述第二方向的尺寸分别为 Iym以上。
58.根据权利要求57所述的半导体装置，其特征在于， 所述配线的配线宽度为10 μ m以上。
59.根据权利要求57所述的半导体装置，其特征在于， 所述连接配线部分为一个。
60.根据权利要求57所述的半导体装置，其特征在于，还包括配线覆盖膜，该配线覆盖膜由Al、AlSi、AlSiCu及AlCu中的一种材料构成，且设置在所述配线与所述钝化膜之间。
61.根据权利要求60所述的半导体装置，其特征在于，所述半导体装置还具备第一阻隔膜，该第一阻隔膜由相对于铜的扩散具有阻隔性的材料构成，且设置在所述配线与所述配线覆盖膜之间。
62.根据权利要求61所述的半导体装置，其特征在于，所述第一阻隔膜由从Ti、TiN、WN、TaN、Ta、W及TiW构成的材料组中选择的一种材料所形成的材料膜的单膜构成，或者由包含第一膜及第二膜的层叠膜来构成，其中，所述第一膜由从所述材料组中选择的一种材料形成，所述第二膜由从所述材料组中选择的另一种材料形成。
63.根据权利要求57所述的半导体装置，其特征在于，还具备第二阻隔膜，该第二阻隔膜由相对于铜的扩散具有阻隔性的材料构成，且设置在所述配线与所述层间绝缘膜之间。
64.根据权利要求63所述的半导体装置，其特征在于，所述第二阻隔膜由从Ti、TiN、WN、TaN、Ta、W及TiW构成的材料组中选择的一种材料所形成的材料膜的单膜构成，或者由包含第一膜及第二膜的层叠膜来构成，其中，所述第一膜由从所述材料组中选择的一种材料形成，所述第二膜由从所述材料组中选择的另一种材料形成。
专利摘要本实用新型提供一种半导体装置，其包括层间绝缘膜；由绝缘材料构成，且形成在所述层间绝缘膜上的钝化膜；由以铜为主成分的材料构成，且在所述层间绝缘膜的表面与所述钝化膜之间形成的最上层配线；由以铝为主成分的材料构成，且设置在所述钝化膜与所述最上层配线的表面之间，并覆盖所述最上层配线的表面的配线覆盖膜。
文档编号H01L21/68GK202285234SQ20112001535
公开日2012年6月27日 申请日期2011年1月14日 优先权日2010年1月15日
发明者五岛润治, 守山佳, 泽田达也, 玉木秀一, 迫修一, 郡充秀 申请人:罗姆股份有限公司