专利名称：具有堆叠芯片的半导体封装结构的制作方法
技术领域：
本实用新型涉及ー种半导体封装结构，特别是涉及ー种具有堆叠芯片的半导体封装结构。
背景技术：
在半导体生产过程中，集成电路封装(IC package)是制程的重要步骤之一，用以保护IC芯片与提供外部电性连接，以防止在输送及取置过程中外力或环境因素的破坏。此夕卜，集成电路组件亦需与电阻、电容等被动组件组合成为ー个系统，才能发挥既定的功能，而电子封装(Electronic Packaging)即是用于建立集成电路组件的保护与组织架构。一般而言，在集成电路芯片制程之后始进行电子封装，包括IC芯片的黏结固定、电路联机、结构密封、与电路板之接合、系统组合、直至产品完成之间的所有制程。在现今电子装置中，单ー电子装置中常需设置多个芯片来同时执行多种功能，以满足现代人对于电子装置之需求。然而，若多个芯片系分别形成于不同的封装结构，则会增加封装结构的所占空间。因此，堆叠半导体芯片以增加封装密度的半导体机构，已经被普遍使用。举例来说，请參照图I所示，其掲示一种现有堆叠芯片的封装结构，其包括基板101、处理芯片102及多个内存芯片103。处理芯片102是设置于基板101上，基板101与处理芯片102之间具底部填充(under-fill)材料104，内存芯片103是通过黏着层来堆叠于处理芯片102上。然而，在上述现有堆叠芯片的封装结构中，多个内存芯片103之间的热量不易散失至外部，导致此堆叠芯片结构的散热效率不佳，而容易影响组件的效能表现。故，有必要提供一种半导体封装结构，以解决现有技术所存在的问题。
实用新型内容本实用新型提供一种半导体封装结构，以解决现有堆叠芯片结构所存在的散热问题。本实用新型的主要目的在于提供一种半导体封装结构，所述半导体封装结构包括一基板；一第一芯片，设置于所述基板上；多个第二芯片，堆叠设置于所述第一芯片上；以及至少ー间隔层，设置于至少二相邻的所述第二芯片之间，其中所述间隔层的至少一部分是突出于所述第二芯片之外。在本实用新型的一实施例中，所述第一芯片为处理器芯片。在本实用新型的一实施例中，所述基板包含多个金属凸块及多个锡球，所述金属凸块是形成于所述基板的一上表面，用于电性连接于所述第一芯片的一重布线层，所述锡球是设置于所述基板的一下表面，用于做为所述基板对外部的信号输入/输出组件。在本实用新型的一实施例中，所述第一芯片与所述基板之间具有一底部填充层。在本实用新型的一实施例中，所述第二芯片为多个内存芯片。在本实用新型的一实施例中，所述间隔层是设置于每二相邻所述第二芯片之间。在本实用新型的一实施例中，所述间隔层是分别设置于所述堆叠第二芯片的ー堆叠结构的中间位置。在本实用新型的一实施例中，所述间隔层是分别设置于所述堆叠第二芯片的ー堆叠结构的最上方及最下方的两夹层位置。在本实用新型的一实施例中，所述间隔层为一半导体材料层，所述间隔层设有多个间隔层穿孔，所述间隔层穿孔的内侧各形成有ー绝缘内侧壁。在本实用新型的一实施例中，所述间隔层为ー绝缘材料层，所述间隔层设有多个间隔层穿孔。相较于现有堆叠芯片结构所存在的散热问题，本实用新型的半导体封装结构可设置至少ー间隔层于至少二相邻的第二芯片之间或第一芯片与第二芯片之间，以改善堆叠芯片之间的导热效率，并可增加整体封装结构的散热面积及散热效率，因而可确保半导体封装结构内的组件性能表现。为让本实用新型的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下
图1显示依照一种现有现有堆叠芯片的封装结构的剖面图；图2显示依照本实用新型的第一实施例的半导体封装结构的剖面图；图3显示依照本实用新型的第一实施例的半导体封装结构的分解图；图4显示依照本实用新型的第二实施例的半导体封装结构的剖面图；以及图5显示依照本实用新型的第三实施例的半导体封装结构的剖面图。
具体实施方式
以下各实施例的说明是參考附加的图式，用以例示本实用新型可用以实施的特定实施例。本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。在图中，结构相似的单元是以相同标号表示。请參照图2及图3，图2显示依照本实用新型的一实施例的半导体封装结构的剖面图，图3显示依照本实用新型的一实施例的半导体封装结构的分解图。本实用新型的半导体封装结构100包括第一芯片110、多个第二芯片120、基板130、间隔层140、黏着层150及封装胶体160。第一芯片110是设置于基板130上，第二芯片120是堆叠于第一芯片110上，间隔层140是设置于第二芯片120之间，且间隔层140的至少一部分是突出于第二芯片120之间，黏着层150是形成于第二芯片120与间隔层140之间，用于接合第二芯片120与间隔层140，封装胶体160是用于第一芯片110及第ニ芯片120。[0032]如图2所不,本实施例的第一芯片110例如为处理器(Processer)芯片。第一芯片110可形成有数层交替堆叠的绝缘层及金属线路层，以共同构成重布线层(redistributionlayer, RDL) 111于第一芯片110的下表面(即有源表面)，并面对于基板130。此外,第一芯片110可设有第一穿孔112，第一穿孔112贯穿第一芯片110，且在孔内电镀或填充有导电金属(如铜、银、金或铝等)，以用于电性连接第一芯片110的重布线层111与第二芯片120。如图2所示，本实施例的此基板130可为球栅阵列(Ball Grid Array, BGA)的多层印刷电路基板,并可设有多个金属凸块(Bump) 131及多个锡球(Solder Ball) 132。金属凸块131及锡球132的材料例如为锡、铝、镍、银、铜、铟、铅或其合金。金属凸块131可利网印来形成于基板130的上表面，用于电性连接于第一芯片110的重布线层111。锡球132可利用例如焊球植球机(未绘示)来设置于基板130的下表面，用于做为所述基板130对外部的信号输入/输出组件。如图2所示，当设置第一芯片110于基板130上吋，首先，可形成金属凸块131于基板130的上表面。接着，在基板130的上表面涂布ー底部填充(under-fill)层132。接着，对此底部填充层132进行加热，使得底部填充层132呈熔融状态。接着，接合第一芯片110的重布线层111于基板130的金属凸块131。此时，熔融的底部填充层132可填满于第ー芯片110与基板130之间的空隙。接着，固化后的底部填充层132可稳固第一芯片110与基板130之间的接合。或者，在另ー实施方式中，首先，可形成金属凸块131于重布线层111的上表面。接着，接合第一芯片110的重布线层111的金属凸块131于基板130。接着，在基板130的上表面及重布线层111之间的空隙涂布ー底部填充(under-fill)层133。接着,对此底部填充层133进行加热，使固化后的底部填充层133可稳固第一芯片110与基板130之间的接
ム
ロ o如图2所示，本实施例的第二芯片120可为内存芯片(memory chip)，例如快闪(Flash)内存芯片或动态随机存取内存(Dynamic Random Access Memory, DRAM)芯片。这些第二芯片120是相互堆叠地设置于第一芯片110上，并设有第二穿孔121，第二穿孔121贯穿第二芯片120，且在孔内电镀或填充有导电金属(如铜、银、金或铝等)，因此可以用于相互电性连接。这些第二芯片120的主动表面可以全部朝下或全部朝上，或部份朝下及部份朝上。如图2所示，本实施例的间隔层140是设置于每二相邻的第二芯片120之间，用于改善第二芯片120之间的散热效率。间隔层140可通过黏着层150来接合于第二芯片120之间，间隔层140的材料优选为具有良导热率的半导体材料或绝缘材料。间隔层140设有间隔层穿孔141，用于电性连接于第二芯片120之间。当间隔层140的材料为具有良导热率的半导体材料时，例如硅或类似材料，间隔层穿孔141的内侧可形成有绝缘内侧壁142，以防止电性短路。当间隔层140的材料为具有良导热率的绝缘材料时，例如氮化铝，则间隔层穿孔141的制作可省略此绝缘内侧壁142。在本实施例中，间隔层140更分别朝其横向两侧延伸突出于第二芯片120之外，以暴露出部分间隔层140于第二芯片120的堆叠结构外侧，而可増加间隔层140的散热面积，因而形成散热鳍片的效果，进而提高第二芯片120的堆叠结构的散热效率。在另ー实施例中，间隔层140亦可仅朝其横向ー侧来延伸突出于第二芯片120之外，或各二相邻的间隔层140也可交替的朝其横向与纵向的两侧(或ー侧)延伸突出于第二芯片120之外，而增加间隔层140的散热面积，提高半导体封装结构100的散热效率。在一实施例中，间隔层140可具有ー长度,其大于第二芯片120的长度,使得堆叠后的部分间隔层140可延伸突出于相邻第二芯片120之外；或者，第二芯片120及间隔层140可具有不同长度及宽度，且第二芯片120的长轴方向是垂直于间隔层140的长轴方向，使得堆叠后的部分间隔层140可延伸突出于相邻第二芯片120之外。如图2所示，本实施例的黏着层150可涂布于第二芯片120及间隔层140之间，以接合多个第二芯片120及间隔层140成ー堆叠结构。黏着层150的同一水平位置设有凸块151，凸块151例如为锡凸块或金凸块，其用于电性连接于第二芯片120及间隔层140之间。优选地，黏着层150的凸块151的直径是大于第二芯片120的第二穿孔121的焊垫直径，以及大于间隔层140的间隔层穿孔141的焊垫直径，以方便黏着层150的凸块151及间隔层140的间隔层穿孔141对位于第二芯片120的第二穿孔121两端的焊垫，以及对位于间隔层140的间隔层穿孔141两端的焊垫。如图2所示，本实施例的封装胶体160可用于包覆保护第一芯片110及第ニ芯片120。所述封装胶体160的绝缘基材可为环氧树脂(epoXy)、PMMA、聚碳酸酯(Polycarbonate)或娃胶,其用以保护封装构造内部的组件免于受到外界温度、湿度或大气的影响。因此，本实施例的半导体封装结构100可设置间隔层140于堆叠的第二芯片120之间。由于间隔层140的导热性可优于第二芯片120，因而可增加整体的散热面积及散热效率，且由于间隔层140可延伸突出于第二芯片120之外，因而进ー步增加整体的散热面积及散热效率，以确保封装结构100内的组件性能。请參照图4，其显示依照本实用新型的第二实施例的半导体封装结构的剖面图。第ニ实施例的半导体封装结构200包括第一芯片210、多个第二芯片221、222、223及224、基板230、间隔层240及黏着层250。第一芯片210是设置于基板230上，第二芯片221、222、223及224是堆叠于第一芯片210上。间隔层240是设置于第二芯片222及223之间，且部分突出于第二芯片221、222、223及224之外，用于改善第二芯片221、222及第ニ芯片223、224之间的散热效果。黏着层250是用于接合于第二芯片221、222之间、接合于间隔层240及第ニ芯片222、223之间，与接合于第二芯片223及224之间。相较于第一实施例，第二实施例的半导体封装结构200的间隔层240可仅设置于堆叠后的第二芯片的堆叠结构的中间位置(222-223)，以节省间隔层240的材料成本，并增益散逸集中于第二芯片最内部的热量，提高整体封装结构200的散热效率。且间隔层240可更延伸突出于第二芯片之外，因而进ー步増加整体的散热面积及散热效率。请參照图5，其显示依照本实用新型的第三实施例的半导体封装结构的剖面图。第三实施例的半导体封装结构300包括第一芯片310、多个第二芯片321、322、323及324、基板330、间隔层340及黏着层350。第一芯片310是设置于基板330上，第二芯片321、322、323及324是堆叠于第一芯片310上。间隔层340是设置于第二芯片321与322之间以及第二芯片323与324之间，且部分突出于第二芯片321、322之外，与部分突出于第二芯片 323及324之外，用于改善第二芯片321、322之间与第二芯片323及324之间的散热效果。黏着层350是用于接合于第二芯片321、322及间隔层340之间、接合于第二芯片322及323之间，与接合于间隔层340及第ニ芯片323、324之间。相较于第一实施例，第三实施例的半导体封装结构300的间隔层340可设置于堆叠后的第二芯片的堆叠体的最上方及最下方的两夹层位置(第二芯片321与322之间以及第ニ芯片323与324之间)，以增益热量朝堆叠芯片的上下两侧散逸，因而可提高整体封装结构300的散热效率。且间隔层340可更延伸突出于第二芯片之外，因而进ー步增加整体的散热面积及散热效率。由上述可知，本实用新型的半导体封装结构可设置至少ー间隔层于至少二相邻的第二芯片之间，以确保堆叠芯片之间的热量可有效地被排出至外部，并可增加整体封装结构的散热面积及散热效率，因而可确保半导体封装结构内的组件性能。综上所述，虽然本实用新型已以优选实施例揭露如上，但上述优选实施例并非用以限制本实用新型，本领域的普通技术人员，在不脱离本实用新型的精神和范围内，均可作 各种更动与润饰，因此本实用新型的保护范围以权利要求界定的范围为准。
权利要求1.一种半导体封装结构，其特征在于所述半导体封装结构包括 一基板； 一第一芯片，设置于所述基板上； 多个第二芯片，堆叠设置于所述第一芯片上；以及 至少一间隔层，设置于至少二相邻的所述第二芯片之间，其中所述间隔层的至少一部分是突出于所述第二芯片之外。
2.根据权利要求I所述的半导体封装结构，其特征在于所述第一芯片为处理器芯片。
3.根据权利要求I所述的半导体封装结构，其特征在于所述基板包含多个金属凸块及多个锡球，所述金属凸块是形成于所述基板的一上表面，用于电性连接于所述第一芯片的一重布线层，所述锡球是设置于所述基板的一下表面，用于做为所述基板对外部的信号输入/输出组件。
4.根据权利要求I所述的半导体封装结构，其特征在于所述第一芯片与所述基板之间具有一底部填充层。
5.根据权利要求I所述的半导体封装结构，其特征在于所述第二芯片为多个内存芯片。
6.根据权利要求I所述的半导体封装结构，其特征在于所述间隔层是设置于每二相邻所述第二芯片之间。
7.根据权利要求I所述的半导体封装结构，其特征在于所述间隔层是分别设置于所述堆叠第二芯片的一堆叠结构的中间位置。
8.根据权利要求I所述的半导体封装结构，其特征在于所述间隔层是分别设置于所述堆叠第二芯片的一堆叠结构的最上方及最下方的两夹层位置。
9.根据权利要求I所述的半导体封装结构，其特征在于所述间隔层为一半导体材料层，所述间隔层设有多个间隔层穿孔，所述间隔层穿孔的内侧各形成有一绝缘内侧壁。
10.根据权利要求I所述的半导体封装结构，其特征在于所述间隔层为一绝缘材料层，所述间隔层设有多个间隔层穿孔。
专利摘要本实用新型提供一种具有堆叠芯片的半导体封装结构。此半导体封装结构包括基板；第一芯片，设置于所述基板上；多个第二芯片，堆叠设置于所述第一芯片上；以及至少一间隔层，设置于至少二相邻的所述第二芯片之间，其中间隔层的至少一部分是突出于所述第二芯片之间，此间隔层可增加两芯片的散热性，可改善现有堆叠芯片结构所存在的散热问题。
文档编号H01L23/433GK202394887SQ20112053376
公开日2012年8月22日 申请日期2011年12月20日 优先权日2011年12月20日
发明者李淑华, 黄东鸿 申请人:日月光半导体制造股份有限公司