专利名称：一种薄膜晶体管阵列基板的制作方法
技术领域：
本实用新型涉及显示技术领域，尤其涉及一种薄膜晶体管阵列基板。
背景技术：
薄膜晶体管(TFT)被广泛应用于平板显示器件，比如目前最为常见的液晶显示器(IXD)，以及有机发光显示器件(AMOLED)。目前实际销售的基于TFT技术的平板显示产品中，使用的TFT器件基本上属于两类非晶硅薄膜晶体管(a-Si TFT)和多晶硅薄膜晶体管。对于后者，根据其制造工艺的不同，又可以分为低温多晶硅薄膜晶体管(LTPS TFT)和高温多晶硅薄膜晶体管(HTPS TFT)，分别适用于中小尺寸显示器件和微小尺寸显示器件(如投影图像源)等。 相对于非晶硅薄膜晶体管来说，低温多晶硅薄膜晶体管具有诸多优点，如其迁移率比非晶硅薄膜晶体管高两个数量级，可以较小尺寸的器件实现较强的驱动能力，提高显示器件开口率，也更适用于需要电流驱动的有源矩阵有机发光二极管显示面板；又如其阈值电压比较稳定，可满足有源矩阵有机发光二极管显示面板的稳定性要求，并成为驱动有源矩阵有机发光二极管显示面板的理想选择；再如，非晶硅薄膜晶体管只能形成N型器件，而低温多晶硅薄膜晶体管却可以形成P型与N型两种互补型薄膜晶体管，这使得利用低温多晶硅薄膜晶体管在玻璃基板上形成电路比较灵活，也成为事实上的做法，从而达到简化外围驱动电路的目的。总而言之，低温多晶硅薄膜晶体管因具有诸多优点，使其在高分辨率、电路集成、显示器件集成方面具有广泛应用。相对于非晶硅薄膜晶体管来说，低温多晶硅薄膜晶体管的制作工艺比较复杂，一般而言，非晶硅薄膜晶体管采用4或5道掩模板光刻工艺，而低温多晶硅薄膜晶体管通常需要采用9道掩模板光刻工艺，其工艺复杂性的增加使得采用低温多晶硅薄膜晶体管驱动的显示器件的制作成本上升，其良品率下降，影响了低温多晶薄膜晶体管硅驱动的显示器件的竞争力。
实用新型内容有鉴于此，有必要提供一种制作工艺简单且有利于提升良品率的低温多晶硅薄膜晶体管阵列基板。—种薄膜晶体管阵列基板至少包括一具有第一表面的基板以及形成于所述基板的第一表面上的第一薄膜晶体管、第二薄膜晶体管、存储电容、一栅绝缘层，且所述第一薄膜晶体管和第二薄膜晶体管为不同类型的薄膜晶体管，所述基板包括第一区域、第二区域、第三区域，所述第一薄膜晶体管位于所述第一区域内，所述第二薄膜晶体管位于第二区域内，所述存储电容位于所述第三区域内，所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及第一沟道区，所述第二薄膜晶体管包括第二栅极、第二源极、第二漏极、第二沟道区以及低掺杂的源漏区，所述存储电容包括电极，所述第一源极和第一漏极由多晶硅层掺杂第一类型的离子制成，所述第二源极和第二漏极由多晶硅层掺杂第二类型的离子制成，所述第一栅极和第二栅极由同一栅导电层在不同光刻工艺中制成，所述第二栅极与存储电容的电极在同一光刻工艺中一并制成；所述第一栅极与第一源极和第一漏极通过所述栅绝缘层绝缘开，所述第二栅极与第二源极和第二漏极通过所述栅绝缘层绝缘开；所述第一沟道区和第二沟道区均由未掺杂或轻掺杂的多晶硅层构成，所述第一沟道区位于所述第一源极和第一漏极之间、所述第一栅极之下，所述第二沟道区位于所述第二源极和第二漏极之间、所述第二栅极之下；所述低掺杂源漏区位于所述第二源极与所述第二沟道区之间以及所述第二漏极与第二沟道区之间。本实用新型提供的所述薄膜晶体管阵列基板中，所述薄膜晶体管阵列基板至少还包括第二绝缘层、第一源极布线、第一漏极布线、第二源极布线、第二漏极布线、第三布线，且所述第一源极布线和第二漏极布线分别与所述第一源极和第一漏极电性连接，所述第二源极布线和第二漏极布线分别与所述第二源极和第二漏极电性连接，所述存储电容至少还包括多晶硅高掺杂区，该多晶硅高掺杂区由多晶硅掺杂或部分掺杂第一、第二类型离子中的一种制成，其与所述存储电容的电极通过所述栅绝缘层绝缘开，且所述第三布线与所述多晶硅高掺杂区电性连接，并所述第三布线与所述存储电容的电极通过所述第二绝缘层绝 缘开，所述第一源极布线和第一漏极布线与第一栅极之间通过所述第二绝缘层绝缘开，所述第二源极布线和第二漏极布线与第二栅极之间通过所述第二绝缘层绝缘开。本实用新型提供的所述薄膜晶体管阵列基板中，所述薄膜晶体管阵列基板至少还包括像素电极、第三绝缘层，所述像素电极与所述第一或第二漏极布线电性连接，且该像素电极通过所述第三绝缘层与所述第三布线绝缘开。本实用新型提供的薄膜晶体管阵列基板中，采用7道光刻工艺，与现有技术相比，其工艺复杂度低，可提闻生广效率，提闻广品的良品率。另外，所述第一薄I旲晶体管的源极、漏极等高浓度掺杂区域均通过自对准工艺形成，其寄生电容小；低浓度的源漏区202a通过自对准工艺形成，且其尺寸较小，均匀性好。
下面将结合附图及实施例对本实用新型作进一步说明，附图中图Ia至Ij为本实用新型提供的一较佳实施方式薄膜晶体管阵列基板的制作流程示意图。图2为本实用新型提供的另一较佳实施方式薄膜晶体管阵列基板的制作流程示意图。图3a、3b为本实用新型提供的第三较佳实施方式的薄膜晶体管阵列基板的制作流程示意图。
具体实施方式
为说明本实用新型提供的薄膜晶体管阵列基板，以下结合说明书附图进行详细阐述。请同时参阅图Ia至I j，其为本实用新型提供的一较佳实施方式的薄膜晶体管阵列基板的制作流程示意图。薄膜晶体管阵列基板通常包括多个薄膜晶体管，本实施方式中仅以制作两种类型的薄膜晶体管为例进行说明，该两种薄膜晶体管中，第一薄膜晶体管为一个P型薄膜晶体管，第二薄膜晶体管为一个N型薄膜晶体管。所述薄膜晶体管阵列基板10如图Ia所不,其包括具有第一表面109的基板100,该基板100还包括第一区域101、第二区域102及第三区域103，所述第一区域101为第一薄膜晶体管区域，所述第二区域102为第二薄膜晶体管区域，所述第三区域103为存储电容区域。该基板100由透明材料制成，其可以是树脂基板，也可以 是玻璃基板。在该基板100的第一表面109依次形成缓冲层110和非晶硅层。所述缓冲层110由硅的氧化物或氮化物制成，所述非晶硅层通过退火工艺转化为多晶硅层200，该退火工艺可以是紫外激光扫描、固体激光扫描、热退火工艺或者其他退火工艺。在所述多晶硅层200上涂布一第一光刻胶层170,并利用一第一掩膜910对该第一光刻胶层170进行光刻、显影，使第二区域102内的第一光刻胶层170被去除，且保留第一区域101和第三区域103内的第一光刻胶层170。然后，对所述第二区域102进行一次低浓度的P型离子注入180，形成沟道掺杂；并在完成所述低浓度的P型离子掺杂后，去除所述第一区域101和第三区域103上的第一光刻胶层170。请参阅图lb，在所述缓冲层110和多晶硅层200上形成栅绝缘层300和栅导电层310。所述栅绝缘层300由硅的氧化物或氮化物制成，所述栅导电层310由金属或金属合金材料(如钥或钥铝合金)或由于多层金属、金属合金、透明导电材料制成。在所述栅导电层310上涂布一第二光刻胶层(图中未示出)，并通过一包括透光区域922、半透光区域923、不透光区域921的第二掩膜920对所述第二光刻胶层进行光刻、显影，所述不透光区域921对应所述第一区域101中所述第一薄膜晶体管的第一栅极及该第一区域101内的栅极布线(图中未示出)、所述第二区域102中所述第二薄膜晶体管的硅岛区域及该第二区域102内的栅极布线(图中未示出)、所述第三区域103中所述存储电容区域及该第三区域103内的栅极布线(图中未示出)，所述半透光区域923对应所述第一区域101中所述第一薄膜晶体管的源漏极区域，所述透光区域922对应所述基板的第一表面上的其余部分。所述第二光刻胶层通过所述第二掩膜920的光刻、显影，得到第二光刻胶图案，在该第二光刻胶图案中，与所述透光区域922对应的部分第二光刻胶层被去除，与所述半透光区域923对应的部分第二光刻胶层被部分去除，与所述不透光区域921对应的部分第二光刻胶层被保留，且与所述半透光区域923对应的部分第二光刻胶层的厚度小于与所述不透光区域921对应的部分第二光刻胶的厚度。对所述未覆盖有第二光刻胶层的区域内的栅导电层310进行刻蚀，并对其下的栅绝缘层300和多晶硅层200进行刻蚀，以定义出所述第一区域101内的第一薄膜晶体管的硅岛区域、所述第二区域102内的第二薄膜晶体管的硅岛区域、第三区域103内的存储电容区域以及所有区域内的栅极布线。然后对于第二光刻胶图案进行等离子体减薄处理，使与所述第二掩膜920的半透光区域923对应的第二光刻胶层去除，并使与所述第二掩膜920的不透光区域921对应的第二光刻胶层的厚度减小，即所述第一薄膜晶体管的源漏极区域上的第二光刻胶层被去除，所述第二薄膜晶体管的硅岛区域和存储电容区域上的第二光刻胶层被保留。对所述栅导电层310进行一次湿法蚀刻，定义出所述第一薄膜晶体管的第一栅极311及相应的栅极布线，并使所述第一薄膜晶体管的源漏极区域上的栅导电层310去除。然后去除所述第二薄膜晶体管的硅岛区域和存储电容区域上的第二光刻胶层，并进行一次P型离子的高浓度注入380，形成所述第一区域101内的第一薄膜晶体管的第一源极201s和第一漏极201d，而被所述第一栅极311覆盖的多晶硅层200形成第一沟道区201c。请参阅图Ic,在所述基板100的第一表面109的一侧涂布一第三光刻胶层370,该第三光刻胶层370覆盖已形成于所述第一表面109上的所有部件，并通过一第三掩膜930对所述第三光刻胶层370进行一次光刻、显影，使所述第一区域101内的第一薄膜晶体管的硅岛区域及栅极布线区域、所述第二区域102内的第二薄膜晶体管的第二栅极及栅极布线区域、所述第三区域103内的存储电容的电极及栅极布线区域被所述第三光刻胶层370覆盖，其余部分的第三光刻胶层370被去除。然后对暴露出的栅导电层310进行一次湿法蚀亥IJ，使所述第二薄膜晶体管的源漏极上的栅导电层310去除，形成所述第二薄膜晶体管的第二栅极312、存储电容的电极313、以及对应的栅极布线(图中未示出)。由于湿法蚀刻的横向蚀刻特性，使所述第二薄膜晶体管的第二栅极312的尺寸小于位于其上的部分所述第三光刻胶层370的尺寸。对所述多晶硅层200进行一次N型离子的高浓度注入380，形成所述第二区域102内的第二薄膜晶体管的第二源极202s和第二漏极202d、以及形成存储电容区域内的多晶硅高掺杂区203s，而被第二栅极312覆盖的区域形成第二沟道区202c。由于所述第一薄膜晶体管的第一栅极311及其布线(图中未示出)与所述第二薄膜晶体管的第二栅极及其布线不在同一工艺中一并制成，为确保两者在工艺误差允许范围内，可实现有效连接，因此，需要在两者连接处设置一连接端子。请参阅图ld，在第一区域101和第二区域102交汇处，第二掩膜920具有不透光区域9211，并使所述第一区域101内的栅极布线具有连接端子。所述第三掩膜930上具有不透光区域9311，所述第二掩膜920上的不透光区域9211的尺寸大于所述第三掩膜930上的不透光区域9311，且具有余量92131，即在所述第一区域101和第二区域102交汇处，所述第一区域101内的栅极布线的尺寸大于所述第二区域102内的栅极布线的尺寸。请参阅图le，在形成所述第二薄膜晶体管的源极202s和漏极202d后，去除残余的第三光刻胶层370，然后进行一次N型离子的低浓度注入381，并使第二区域102内未被所述第二栅极312覆盖的多晶硅层200形成低掺杂的源漏区202a。请参阅图If，在基板100的第一表面109的一侧形成第二绝缘层400，且该第二绝缘层400覆盖所述第一区域101、第二区域102及第三区域103上的所有元件，并在所述第二绝缘层400上涂布一第四光刻胶层(图中未示出)。通过一具有不透光区域941和透光区域942的第四掩膜940对所述第四光刻胶层进行光刻、显影，形成第四光刻胶层图案，并根据该第四光刻胶层图案蚀刻所述第二绝缘层400及栅绝缘层300，使第一区域101、第二区域102、第三区域103内的高掺杂区以及栅极布线(图中未示出)暴露出来，即使所述第一区域101内的第一薄膜晶体管的第一源极201s和第一漏极201d、所述第二区域102内的第二薄膜晶体管的第二源极202s和第二漏极202d、以及第三区域103内的存储电容区域的多晶硅高掺杂区203s暴露出来，然后去除残余的第四光刻胶层。所述第二绝缘层400与所述栅绝缘层300采用同种材料制作而成，因此，在蚀刻第二绝缘层400的同时，可完成对应位置的栅绝缘层300的蚀刻。请参阅图lg，在所述第二绝缘层400上制作一源漏金属层，并在该源漏金属层上 涂布一第五光刻胶层(图中未示出)。通过一具有透光区域952和不透光区域951的第五掩膜950对所述第五光刻胶层进行光刻、显影，并蚀刻所述源漏金属层，形成与第一薄膜晶体管的的第一源极和第一漏极相连的第一源极布线411s和第一漏极布线411d、与第二薄膜晶体管的第二源极和第二漏极相连的第二源极布线412s和第二漏极布线412d、与存储电容的多晶硅高掺杂区203s相连的第三布线413s。所述源漏金属层采用与所述栅导电层310相同的材料如金属钥、铝等制成。请参阅图lh，在所述基板100的第一表面109的一侧形成一第三绝缘层500，且该第三绝缘层500覆盖所述第一区域101、第二区域102及第三区域103内的所有元件。在所述第三绝缘层500上涂布一第六光刻胶层(图中未示出)，并通过一第六掩膜960对所述第六光刻胶层进行光刻、显影，然后对所述第三绝缘层500进行蚀刻，使所述第二漏极布线412d暴露出来。所述第三绝缘层500采用与所述栅绝缘层300和第二绝缘层400相同的材料制成。请参阅图Ii，在所述基板100的第一表面109的一侧形成一像素电极层，该像素电极层覆盖所述第一区域101、第二区域102及第三区域103内的所有元件。在所述像素电极层上涂布一第七光刻胶层(图中未示出)，并通过一第七掩膜970对所述第七光刻胶层进行光刻、显影，然后对所述像素电极层进行蚀刻，形成像素电极510及局部布线(图中未示 出)。请参阅图lj，由于在上述制作过程中，位于所述第一栅极311、第二栅极312及存储电容的电极313下的所述多晶硅层200部分至始至终存在，造成所述第一薄膜晶体管的第一沟道区201c和第二薄膜晶体管的第二沟道区202c延伸出所述第一、第二薄膜晶体管结构之外。为解决该问题，需要对所述第一、第二薄膜晶体管结构之外、所述第一栅极和第二栅极之下的多晶硅层200刻断，即首选需要将所述第一栅极和第二栅极刻断，然后刻掉其下的部分多晶硅层，然后在通过搭桥方式将刻断的第一栅极、第二栅极与其对应的栅极布线连接。作为连接隔断的第一栅极及其布线的部分，可以在形成第一源极布线和第一漏极布线的过程中一并制成，同时，作为连接隔断的第二栅极及其布线的部分，也可以在形成第一源极布线、第一漏极布线的过程中一并制成。本实用新型提供的薄膜晶体管阵列基板的上述制作流程中，采用7道光刻工艺，与现有技术相比，其工艺复杂度低，可提闻生广效率，提闻广品的良品率。另外，所述第一薄膜晶体管的源极、漏极等高浓度掺杂区域均通过自对准工艺形成，其寄生电容小；低浓度的源漏区202a通过自对准工艺形成，且其尺寸较小，均匀性好。请参阅图2，其为本实用新型提供的另一较佳实施方式的薄膜晶体管阵列基板的制作流程示意图，在图Ia至Ii中的一较佳实施方式的薄膜晶体管的制作流程示意图中，当完成所述第一源极布线411s和第一漏极布线411d、第二源极布线412s和第二漏极布线412d、第三布线413s后，在所述基板100的第一表面109的一侧形成所述像素电极层以及形成于所述像素电极层上的第八光刻胶层，并通过所述第七掩膜970对所述第八光刻胶层进行光刻、显影，并对所述像素电极层进行蚀刻，形成像素电极510，所述像素电极510与第二漏极布线412d和第三布线413s电性连接。因此，本实施方式中，仅需要采用6道光刻工艺，即可制成薄膜晶体管阵列基板，其工艺复杂度进一步降低，有利于进一步提高生产效率和广品良品率。对于无需进行沟道掺杂来调整阀值电压的薄膜晶体管阵列基板的制作来说，可以省略图Ia至Ii中的一较佳实施方式的薄膜晶体管的制作流程示意图中的第一次光刻工艺，即仅采用5道光刻工艺完成所述薄膜晶体管阵列基板的制作。抑或是，如图3a、3b所示，在图Ia至Ii中的一较佳实施方式的薄膜晶体管的制作流程示意图中，当完成所述第二绝缘层400的蚀刻后，在所述基板100的第一表面109的一侧依次形成像素电极层、源漏金属层、第九光刻胶层990，并通过一第八掩膜980对所述第九光刻胶层990进行光刻、显影，所述第八掩膜980具有不透光区域981、透光区域982、半透光区域983，所述不透光区域981对应上述第一源极布线411s和第一漏极布线411d、第二源极布线412s和第二漏极布线412d所在的区域，所述半透光区域983对应上述像素电极510所在的区域，其余区域对应不透光区域。因此，当通过所述第八掩膜980对所述第九光刻胶层990进行光刻和显影后，所述第一源极布线411s和第一漏极布线411d、第二源极布线412s和第二漏极布线412d所在的区域上的第九光刻胶层990的厚度大于所述像素电极510所在的区域上的第九光刻胶层990的厚度。然后，对未覆盖第九光刻胶层990的所述源漏金属层和像素电极层进行蚀刻，形成所述第一源极布线411s和第一漏极布线411d、第二源极布线412s和第二漏极布线412d。对所述第九光刻胶层990进行等离子体的减薄处理，像素电极上的第九光刻胶层去除，并使所述第一源极布线411s和第一漏极布线411d、第二源极布线412s和第二漏极布线412d上的第九光刻胶层的厚度减小，然后对所述源漏金属层进行蚀刻，且不会蚀刻到所述像素电极层，进而形成所述像素电极510。在本实施方式中，仅采用5道光刻工艺即可完成所述薄膜晶体管阵列基板的制作，可有效提高生产效率和产品良品率。若对于无需进行沟道掺杂来调整阀值电压的薄膜晶体管阵列基板的制作来说，可以省略图Ia至Ii中的一较佳实施方式的薄膜晶体管的制作流程示意图中的第一次光刻工艺，即仅采用4道光刻工艺完成所述薄膜晶体管阵列基板的制作。以上为本实用新型提供的薄膜晶体管阵列基板的较佳实施方式，并不能理解为对本实用新型权利保护范围的限制，本领域的技术人员应该知晓，在不脱离本实用新型构思的前提下，还可做多种改进或替换，所有的该等改进或替换都应该在本实用新型的权利保护范围内，即本实用新型的权利保护范围应以权利要求为准。
权利要求1.ー种薄膜晶体管阵列基板，至少包括一具有第一表面的基板以及形成于所述基板的第一表面上的第一薄膜晶体管、第二薄膜晶体管、存储电容、一栅绝缘层，且所述第一薄膜晶体管和第二薄膜晶体管为不同类型的薄膜晶体管，所述基板包括第一区域、第二区域、第三区域，所述第一薄膜晶体管位于所述第一区域内，所述第二薄膜晶体管位于第二区域内，所述存储电容位于所述第三区域内，所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及第ー沟道区，所述第二薄膜晶体管包括第二栅极、第二源极、第二漏极、第二沟道区以及低掺杂的源漏区，所述存储电容包括电极，所述第一源极和第一漏极由多晶硅层掺杂第一类型的离子制成，所述第二源极和第二漏极由多晶硅层掺杂第二类型的离子制成，所述第一栅极和第二栅极由同一栅导电层在不同光刻エ艺中制成，所述第二栅极与存储电容的电极可在同一光刻エ艺中一井制成；所述第一栅极与第一源极和第一漏极通过所述栅绝缘层绝缘开，所述第二栅极与第二源极和第二漏极通过所述栅绝缘层绝缘开；所述第一沟道区和第二沟道区均由未掺杂或轻掺杂的多晶硅层构成，所述第一沟道区位于所述第一源极和第一漏极之间、所述第一栅极之下，所述第二沟道区位于所述第二源极和第二漏极之间、所述第二栅极之下；所述低掺杂源漏区位于所述第二源极与所述第二沟道区之间以及所述第二漏极与第二沟道区之间。
2.如权利要求I所述的薄膜晶体管阵列基板，其特征在于所述薄膜晶体管阵列基板至少还包括第二绝缘层、第一源极布线、第一漏极布线、第二源极布线、第二漏极布线、第三布线，且所述第一源极布线和第二漏极布线分别与所述第一源极和第一漏极电性连接，所述第二源极布线和第二漏极布线分别与所述第二源极和第二漏极电性连接，所述存储电容至少还包括多晶硅高掺杂区，该多晶硅高掺杂区由多晶硅掺杂或部分掺杂第一、第二类型离子中的ー种制成，其与所述存储电容的电极通过所述栅绝缘层绝缘开，且所述第三布线与所述多晶硅高掺杂区电性连接，并所述第三布线与所述存储电容的电极通过所述第二绝缘层绝缘开，所述第一源极布线和第一漏极布线与第一栅极之间通过所述第二绝缘层绝缘开，所述第二源极布线和第二漏极布线与第二栅极之间通过所述第二绝缘层绝缘开。
3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于薄膜晶体管阵列基板至少还包括像素电极、第三绝缘层，像素电极与所述第一或第二漏极布线电性连接，且该像素电极通过所述第三绝缘层与所述第三布线绝缘开。
专利摘要本实用新型涉及显示技术领域，尤其涉及一种薄膜晶体管阵列基板。该薄膜晶体管阵列基板至少包括一具有第一表面的基板以及形成于基板的第一表面上的第一薄膜晶体管、第二薄膜晶体管、存储电容、一栅绝缘层，且所述第一薄膜晶体管和第二薄膜晶体管为不同类型的薄膜晶体管，所述基板包括第一区域、第二区域、第三区域，所述第一薄膜晶体管位于所述第一区域内，所述第二薄膜晶体管位于第二区域内，所述存储电容位于所述第三区域内，所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及第一沟道区，所述第二薄膜晶体管包括第二栅极、第二源极、第二漏极、第二沟道区以及低掺杂的源漏区，所述存储电容包括多晶硅高掺杂区、电极。
文档编号H01L27/12GK202423290SQ20112054464
公开日2012年9月5日 申请日期2011年12月22日 优先权日2011年12月22日
发明者商陆平, 朱泽力, 李俊峰, 李绍宗, 王士敏 申请人:深圳莱宝高科技股份有限公司