半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明涉及半导体器件的结构，特别是用于功率转换设备等中的绝缘栅半导体器件(IGBT)。
背景技术：
响应于近年来在功率电子元件领域中对于功率源仪器的微型化和増加的性能的要求，所作努力集中在增大功率半导体器件中的击穿电压和增大电流，以及改进与减少损失、増加耐损性、和增加速度相关的性能。然后，垂直沟槽MOS (金属/氧化膜/半导体)栅功率器件被用作通过其有可能增大电流和减少损失的功率半导体器件。MOS功率半导体、特别是IGBT由MOS栅驱动，且两种类型的结构被广泛所知——其中在半导体基板上隔着绝缘膜设置的板状栅电极的平面结构，和其中在半导体基板内隔着绝缘膜嵌入栅电极的沟槽结构。在近期的垂直器件中，其中栅电极被嵌入沟槽内的结构ー 所谓沟槽栅型一正引起注意。使用沟槽栅型的垂直器件，在结构上易于获得较低的导通电阻特性。这种类型的沟槽栅型IGBT的典型结构是其中在其中隔着绝缘膜嵌入的栅电极的栅沟槽的纵向方向中交替出现P-型基极区和浓度低于基极区的n-型漂移区的结构(例如，下文參看专利文献I)。该垂直沟槽型IGBT通常已知为通过其可同时实现低导通电阻和高击穿电压的IGBT。在以下的描述中，除非另有特别指出，器件指的是垂直类型。參考图33到35，将给出沟槽栅型IGBT的结构及其操作的描述。图33是示意性地示出已知半导体器件的主要部分的平面图。同样，图34是示意性地示出已知半导体器件的主要部分的说明性示图。图35是示意性地示出已知半导体器件的主要部分的截面图。图33(a)示出图34(a)中所示的已知沟槽栅型IGBT的平面结构。图34(a)是示出已知沟槽栅型IGBT的结构的透视图。然后，图33(b)、34(b)、35 (a)、和35(b)示出图34(b)中所示的已知沟槽栅型IGBT的电流路径。如图34(a)中所示，在作为n_型漂移区11的半导体基板的ー个主表面(下文称为前表面)上选择性地设置P-型基极区12。在半导体基板的前表面上交替地暴露出P-型基极区12和n-型漂移区11。同样，在半导体基板的前表面上设置大量栅沟槽13与P-型基极区12交叉。栅沟槽13被形成为穿透P-基极区12至到达n-型漂移区11的深度。栅极氧化物膜14在栅沟槽13的内壁上形成，且进ー步地，由多晶硅(Si)等形成的栅电极15形成为掩埋于该栅极氧化物膜14内部。然后，在P-型基极区12的表面层中，栅沟槽在相邻的栅沟槽13之间与栅沟槽13有间距地设置P-型接触区17。同样，在P-型基极区12的表面层中，相邻于P-型接触区17和栅沟槽13的每ー个设置n-型发射极区16。在半导体基板的另ー个主表面上(下文称为后表面)设置n-型场阻断区50和P-型集电极区51。n-型场阻断区50被设置在n_型漂移区11和P-型集电极区51之间。集电电极22与P-型集电极区51接触。图34(b)是图34(a)中所示的沟槽栅型IGBT的沿截面A的截面图。图34(b)示意性地示出截面A中的电流路径。截面A是与栅沟槽13的横向方向交叉的截面。如图34(b)中所示，在栅电极15的前表面(下文称为顶部表面)上设置绝缘膜18。在半导体基板的前表面的整个有源区上形成由例如铝(Al)等制成的发射电极19。发射电极19与n-型发射区16和P-型接触区17欧姆接触。同样，发射电极19和栅电极15通过绝缘膜18介电地绝缘。在已知的沟槽栅型IGBT中，通过对栅电极15施加预定阈值或更高的电压而沿沟槽在P-型基极区12的区域中形成n-型反型层，且形成通过该n-型反型层的电流路径，如图34(b)中所示。因此，在沟槽栅型IGBT的发射极和集电极之间存在导通状态。同时，通过将栅电极15的电压降低至阈值或更低，P-型基极区12的n-型反型层消失，且在沟槽栅型IGBT的发射极和集电极之间存在截止状态。图35 (a)是图34(a)中所示的沟槽栅型IGBT的沿截面B的截面图。同样，图35(b) 是图34(a)中所示的沟槽栅型IGBT的沿截面C的截面图。图35 (a)和35 (b)分别示意性地示出截面B和C中的电流路径。截面B是沿栅沟槽13的纵向方向中的侧壁的截面。截面C是与和栅沟槽纵向方向平行的在相邻栅沟槽13之间的P-型基极区12相交的截面。如图35(a)和35(b)中所示，根据已知的沟槽栅型IGBT，在栅沟槽13的纵向方向中形成沟槽类型(图35(a))和平面类型(图35(b))的电流路径。因此，相比已知的平面类型或沟槽类型的垂直IGBT，电流路径的面积极大地増加。进ー步地，少数载流子的累积发生在其中n-型半导体基板被暴露于半导体基板的前表面上的栅沟槽13之间的区域中，且在此处引起可能减小导通电阻的优势。图示于图34 (a)中的已知沟槽栅型IGBT的ー个部分的平面结构被图示于图33 (a)中的构成单元中。如图33(a)中所示，P-型基极区12被设置在相邻栅沟槽13之间的平台区域47中，从而与每ー个栅沟槽13相接触。形成H-形状的n-型发射区16被设置在p-型基极区12中从而与相邻栅沟槽13的每ー个相接触。同样，P-型接触区17被设置在P-型基极区12的大致中心部分中，从而防止寄生半导体闸流管部分的闩锁。此处，形成n-型发射区16从而跨骑在P-型接触区17的顶部表面上。S卩，n-型发射区16的边缘部分并不在P-型接触区17内端接。在此类型的已知沟槽栅型IGBT中，空穴电流以如下方式流动。图33(b)是图33 (a)中所示的已知IGBT的平面图，其中示意性地示出了在IGBT的栅极处于导通状态的情况下当电流流过IGBT时的空穴(也被称为正空穴)电流40和其中空穴电流聚集的区域41。当IGBT的栅极处于导通状态时，如前所述，电子从MOS栅极被植入n-型漂移区11。植入n_型漂移区11的电子到达图中被省略的IGBT的P-型集电极区。然后，空穴从P-型集电极区植入n-型漂移区11，且符合静电势分布地流向IGBT的前表面的P-型基极区12。此时，空穴被库伦カ吸向电子，并流向形成在P-型基极区12的与栅沟槽13的侧壁相接触的区域中的电子反型层(也称为沟道、或反型层沟道)。即，如图33(b)中的箭头所示，空穴电流41主要集中在P-型基极区12的与栅沟槽13的侧壁相接触的区域中。因此，空穴电流使得在直接通过P-型基极区12之后，存在足够少的空穴电流分量从n-型漂移区11通过P-型接触区17。同样，作为沟槽栅型IGBT的另ー个示例，公开了其中在具有与下述专利文献I的IGBT类似结构的IGBT中革新了接触孔部分的配置的IGBT (例如，參看下述专利文献2)。将參考图36到38而给出其中革新了接触孔部分的配置的IGBT的描述。图36到38是示意性地示出已知半导体器件的另ー个示例的主要部分的平面图。图37示出在图36中所示的已知沟槽型IGBT中的空穴电流和其中空穴电流聚集的区域41。图38示出图36中所示的已知沟槽栅型IGBT中的表面部分中的最小単元。如图38中所示，形成在栅沟槽13的纵向方向(在附图平面中是垂直地)上比n-型发射极区16长的接触孔46。同样，如图36和37中所示，形成在两个栅沟槽13之间的多个p-型基极区12被设置为类似棋盘图案。进ー步地，作为沟槽栅型IGBT的另ー个示例，公开了其中革新了 n-型发射极区16的配置的IGBT (例如，參看下述专利文献3)。将參考图39而给出其中革新了 n-型发射极区16的配置的IGBT的描述。图39是示意性地示出已知半导体器件的另ー个示例的主要部分的立体图。如图39中所示，在位于两个相邻栅沟槽13之间的区域中仅与ー个栅沟槽13相接触的n-型发射极区16被设置成交替地与两个栅沟槽13相接触。通过以该方式设置n-型发射极区16，改进了闩锁能力。 同样，作为沟槽栅型IGBT的另ー个示例，公开了其中具有与发射电极接触目的的接触沟槽被形成在位于两个栅沟槽之间的台面区域中、且根据该接触沟槽的形式而形成期望的区域(n-型发射极区、P-型接触区、接触区等)(例如，參看下文的专利文献4)。通过形成此类的接触沟槽，形成于两个栅沟槽之间的接触区域的宽度被制成使得ー个区域较小，从而实现表面图案的小型化。相关技术文献专利文献专利文献I JP-A-2000-228519 (图 6 和 7)专利文献2 JP-A-2008-27945专利文献3 JP-A-2008-205500专利文献4 JP-A-2OO5-I83M7 (图 I)本发明的概要本发明要解决的问题然而，使用在专利文献I到4中所示的技术中可发生如下种类的问题。首先，将给出其空穴电流的聚集程度和平面分布，以及有关于此的问题和IE (注入增强)效果的描述。如众所周知的那样，IE效果是指通过革新沟槽栅极的结构，促进电子从MOS栅的注入、以及所引起的从P-型集电极区注入的空穴的注入。图37是图36中所示的已知IGBT的平面图，示意性地示出与图33(b)中相同种类的空穴电流40、其中空穴电流聚集的区域41、以及其中空穴电流稀少的区域43。首先，注意力集中在特定的P-基极区12及其附近。此处，P-基极区12的附近是指，例如，具有与P-型基极区12的区域的长度差不多的长度为半径的圆形区域。当空穴流向沟槽侧壁的反型层沟道时，其中空穴电流相较为稀少的区域43被形成在位于在栅沟槽13的纵向方向中彼此相邻的P-型基极区12之间的台面区域47中。由于其中空穴电流稀少的区域43的顶部表面由未示出的绝缘膜18所覆盖，空穴本身被累积。然而，由于空穴电流的聚集较稀少，并不总是IE效果增加较为充分的情況。进一歩地，对于P-型基极区12的中心部分也是一祥。即，图上省略的、位于P-型基极区12和n-型漂移区11之间的p-n结形成于P-型基极区12的中心部分中，且p-n结总是处于反向偏压状态。因此，载流子并不在位于P-型基极区12和n-型漂移区11之间的p-n结的附近累积。接着，注意力将集中在宽于P-型基极区12附近的区域上，如图36中所示。首先，栅沟槽13和P-型基极区12被认为是単元结构(图36中以虚线为界的区域)。在栅沟槽13的横向方向(图的平面中的水平方向)中周期性地、重复地设置该单元结构，从而形成IGBT的有源区。此周期性构造的単元结构被称为单元晶胞42。接着，为了示意性地示出在栅极处于导通状态的情况下流动的空穴电流，空穴电流40流入与栅沟槽13相接触的P-型基极区12的区域中，如图37中的箭头所示。从图37中可看出，其中空穴电流聚集的区域41和其中空穴电流稀少的区域43以与栅沟槽13的横向方向相同的节距(周期)以条状形式分布。由于空穴电流类似空穴电流40流动，其中空穴电流聚集的区域41集中在栅沟槽13中、且被连续形成在栅沟槽13的纵向方向中。同时，由于其中空穴电流聚集的区域41没 有连续分布在沟槽13的横向方向中，P-型基极区12和空穴电流由其中空穴电流稀少的区域43分隔。其原因是，由于P-型基极区12的中心部分与位于每ー侧的每ー个栅沟槽13间隔开n-型发射极区16的量，这是对于空穴电流而言难以聚集的地方。进ー步地，由于位于栅沟槽13的横向方向中彼此相邻的P-型基极区12之间的n-型漂移区11的中心部分与空穴电流40间隔开，这也是对于空穴电流而言难以聚集的地方。因此，由于没有在栅沟槽13的横向方向中连续形成其中空穴电流聚集的区域41，其被分隔开。由于其中空穴电流聚集的区域41以此方式在栅沟槽13的横向方向中分隔，使用已知的沟槽栅型IGBT，IE效果本身较强，不过对于强度有限制。为了增加在图36中所示的沟槽栅型IGBT中的IE效果，进一歩降低导通电压，存在一方法，藉此缩短栅沟槽13的横向方向中的节距(重复周期的单位长度、相邻栅沟槽13之间的距离)。为了缩短栅沟槽13在横向方向中的节距，有必要相对于栅沟槽13在横向方向中的宽度缩短平台区域47的宽度。然而，可被处理的最小线性宽度(设计规则)通过制造エ艺的制造设备确定。因此，形成在p-型基极区12的表面中的n-型发射极区16、p-型接触区17、和接触孔部分的宽度也不可避免地由制造エ艺的制造设备确定。然后，即使假设栅沟槽13的掩模宽度是实际上的最小线性宽度，P-型基极区12的宽度由形成于P-型基极区12的表面中的其他区域的宽度所确定。因此，在图36中所示的沟槽栅型IGBT的情况下，P-型基极区12的宽度大约是栅沟槽13的宽度的3倍到数倍。S卩，由于不可能进ー步减小P-型基极区12的宽度与栅沟槽13的宽度比，对于栅沟槽13的节距的减少也有限制。同时，与图39中所示的沟槽栅型IGBT—祥，还存在一结构，其中n-型发射极区16被设置为在均匀地形成于栅沟槽13的纵向方向的P-型基极区12的表面层中，n-型发射极区16仅与和平台区域47接触的两个栅沟槽13中的ー个栅沟槽13相接触。使用具有这种结构的沟槽栅型IGBT，相比图33或图36中所示的沟槽栅型IGBT，有可能进ー步减小平台区域47的宽度。然而，当采用其中仅在ー个栅沟槽13中形成n-型发射极区16的结构时，与图39中所示的沟槽栅型IGBT中一祥，形成于栅沟槽13的侧壁中的电子沟道的密度减小，且电子注入效率也同样地減少。因此，即使假设减小了栅沟槽13的节距，IE效果的増加也被限制。进ー步地，还可考虑一方法，藉此通过形成接触沟槽(如在专利文献4中所示的沟槽栅型IGBT中)减小平台区域的宽度，不过形成接触沟槽具有极高的技术难度，且沟槽蚀刻所涉及的步骤的数量増加。因此，エ艺成本増加、从而导致芯片成本的増加。接着，使用图38而给出关于空穴路径和闩锁的问题的描述。在具有如图38中所示结构的沟槽栅型IGBT中，在栅沟槽13的纵向方向中具有长于n-型发射极区16的长度的接触孔部分46被设置来改进闩锁能力。使用这种结构，可能在特定程度上导致空穴易于聚集于形成在P-型基极区12和栅沟槽13的侧壁之间的电子沟道(反型层)中从而分散至接触孔部分46。然而，空穴还聚集在形成于隔着栅沟槽13邻接的P-型基极区中的沟道中。即，由于空穴易于聚集在由相邻的P-型基极区12所夹持的栅沟槽13中，所聚集的空穴最終通过n-型发射极区16下、并从P-型基极区12穿出进入P-型接触区17。因此，寄生半导体闸流管闩锁的可能性也仍然存在于图38中所示的沟槽栅型IGBT中。因此，有必要进ー步减 小聚集在n-型发射极区16附近的空穴电流。接着，将给出其中空穴电流积聚之处和在其附近电场强度増加的问题的描述。在具有专利文献2中所描述结构的沟槽栅型IGBT的情况下，从面向基板的前表面的基板后表面上的P-型集电极区(从图中省略)流出的空穴，与图37中所示的空穴电流40 —致，聚集在栅沟槽13的较低部分和其中形成空穴电流聚集的区域41中。即，空穴集中在栅沟槽13中。这种空穴集中也发生在专利文献I中，其中P-型基极区12以条纹形式分布。同吋，形成栅沟槽13来穿透P-型基极区12，并突出至n-型漂移区11，也如图34(a)中所示。因此，在其中当截止时施加高电压的情况下，在突出至n-型漂移区11中的栅沟槽13的底部附近中的电场强度显著增加。当栅极导通时所累积的空穴聚集在其中电场强度増加的部分中。因此，当截止时电场的空间梯度増加，且电场强度进ー步增加。然后，当电场强度达到临界电场强度时，由于雪崩击穿而产生空穴，且空穴电流集中在栅沟槽13的底部。由雪崩击穿引起的空穴电流引起栅沟槽13底部的电场强度的进ー步增加，且空穴集中和电场强度的正反馈发生。因此，在其中例如在接近额定电压的较高电压处，比额定电流大数倍的电流被截止的情况下，存在在栅沟槽13的底部发生的损坏增加的可能性。接着，将给出IGBT的镜像电容、以及对截止操作的效果的问题的描述。在专利文献I和2中所示的沟槽栅型IGBT中，存在镜像电容(栅扱-集电极电容)的減少。然而，也在专利文献I和2所示的沟槽栅型IGBT中，仍然维持减少镜像电容的范围。在专利文献I和2所示的沟槽栅型IGBT中，特别是在导通时、从截止状态变化至导通状态时，镜像电容增カロ，且发明人已经确认阻止了导通损失的減少。特定地，由于以如下方式操作专利文献I和2中所示的沟槽栅型IGBT，导通损失増加。在导通前的预防性情况下，镜像电容具有极低值，因为在集电极和发射极之间施加足够高的电压，且在栅沟槽13的底部没有载流子存在。然而，当导通开始时，耗尽区的宽度减小，且载流子被注入。具体地，由于当集电极-发射极电压变得充分低时，耗尽区的端部的面积也增加，且耗尽区的宽度也减小，镜像电容增加。因此，集电极-发射极电压的下降(增加开始的点)被略微延迟，从而导致导通损失的増加。
此外，当在专利文献I和2中所示的沟槽栅型IGBT中的总体沟道长度(或沟道密度)不变(当存在短路时用于获得不变的饱和电流值的措施)时，与P-型基极区12接触的栅沟槽13的面积和电子沟道面积的比值增加。因此，还清楚的是，问题发生在导通时间增カロ。进ー步地，因此，还发现了其中浪涌电流増加的问题(在逆变器桥连接处发生相对臂侧ニ极管的硬恢复)。为了消除与现有技术相关的上文所描述的问题，具有提供其中导通电压较低的半导体器件的目的，闩锁难以发生，且可能抑制在截止时电场强度的増加。同样，为了消除与现有技术相关的上文所描述的问题，本发明具有提供其中可能减少镜像电容的半导体器件。解决问题的手段为了解决上述问题由此实现这些目的，根据本发明的半导体器件具有以下特征。该半导体器件包括由第一导电类型的半导体基板构成的第一半导体层、在第一半导体层的 ー个主表面中形成的彼此平行地配置的条状的至少两个沟槽、在沟槽中隔着绝缘膜形成的栅电极、在夹在沟槽之间的第一半导体层的表面层上且沿沟槽的纵向选择性地形成的多个第二导电类型的第二半导体层、在第二半导体层的表面层中选择性地形成的第一导电类型的第三半导体层、在第二半导体层的表面层中选择性地形成的第二导电类型的第四半导体层，其杂质浓度高于第二半导体层、在第一半导体基板的ー个主表面上形成的与第三半导体层接触的发射电极、设置在第一半导体基板的另ー个主表面上的第二导电类型的第五半导体层、和与该第五半导体层相接触的集电电极。然后，第三半导体层与相邻沟槽中的ー个沟槽相接触，且与另ー个沟槽间隔开。该第三半导体层的位于另ー个沟槽侧上的边缘部分的至少ー个部分端接于第四半导体层内。第四半导体层的沿沟槽纵向的长度大于第三半导体层的沿沟槽纵向的长度。根据本发明的半导体器件的特性在如下(I)至(3)中示出。(I)在第二半导体区域(第二半导体层)的表面中，第一导电类型的第三半导体区域(第三半导体层)被形成为与 第一沟槽相接触、并与第二沟槽间隔开。即，第三半导体区域仅与和第二半导体区域相接触的沟槽之一相接触。(2)第三半导体区域的在第二沟槽侧的边缘部分的全部或一部分端接于第四半导体区域(第四半导体层)内。(3)第四半导体区域的沿第一沟槽的纵向的长度大于第三半导体区域的沿第一沟槽的纵向的长度。根据上述特性(I)到(3)，根据本发明的半导体器件具有如下操作。第一个操作是少数载流子注入增强效果(IE效果)的増加。使第三半导体区域仅与和第二半导体区域相接触的两个沟槽之ー相接触，且第三半导体区域的在另ー个沟槽侧上的边缘端接于第四半导体区域内(专利文献(I)和(2))。因此，在从在半导体基板的另ー主表面上形成的第五半导体区域注入的少数载流子中，朝向另ー沟槽的少数载流子，在不通过第三半导体区域的下部的情况下，通过第二半导体区域并流入第四半导体区域。同样，如下文将描述的，夹在两个沟槽之间的第一半导体区域的宽度相比上文所述专利文献中所描述的现有技术中的宽度而言较小。因此，从上文所述专利文献中所示的现有结构中可见，位于第二半导体区域中心部分中的其中少数载流子聚集较为稀疏的这ー类型的部分被消除。由于结果这有可能使得少数载流子的平面分布变得平坦，可能消除几乎没有电流的区域。因此，整体上増加了 IE效果，且导通电压下降。
具体地，当采用其中第三半导体区域仅与邻接第二半导体区域的两个沟槽之ー相接触的结构时，如特性(I)那样，由MOS栅形成的载流子反型层沟道的面积减小。因此，在专利文献中所示的已知半导体器件中，导通电压通常増大。与此相反，使用根据本发明的半导体器件，与现有的沟槽栅类型IGBT所表现出的趋势相反，取而代之的是由于少数载流子电流的平面分布的平坦而有可能増加IE效果。第二个操作是抑制了寄生闸流晶体管部分的闩锁。根据特性(I)到(3)，以与第一操作相同的方式，少数载流子在不通过第三半导体区域的下部的情况下，通过第二半导体区域、并流入第四半导体区域。因此，穿过第三半导体区域的下部的少数载流子电流的比例下降，且第二半导体区域中的电压降更小。因此，变得难以在由第三半导体区域、第二半导体区域、第一半导体区域、和第五半导体区域构成的寄生闸流晶体管中发生闩锁。特定地，仅从本发明中可见的特性是，流入隔着两个沟槽之一与该第二半导体区域最紧邻的另ー个第二半导体区域中的少数载流子也可被收集在该第二半导体区域本身。从第五半导体区域注入的少数载流子向着在沟槽之一中形成的MOS栅反型层聚集。
即，少数载流子向着沟槽聚集。由干与第三半导体区域间隔开的沟槽存在于根据本发明的半导体器件中的第二半导体区域中，朝向另ー个相邻的第二半导体区域的少数载流子的一部分也可流入除此之外的该第二半导体区域中。作为结果，在沟槽附近聚集的少数载流子被分散，且难以发生寄生闸流晶体管的闩锁。第三操作是当IGBT被截止时，在第二半导体区域与在第一沟槽或第二沟槽的底部集中的电场强度的減少。一般而言，在截止IGBT时，根据所施加的电压，空间电荷区从位于第二半导体区域和第二半导体区域之间的P-n结扩散至第一半导体区域内部。此时，由于电场与空间电荷密度的空间梯度成比例，在第二半导体区域P-n结附近以及位于半导体基板内侧上的沟槽的底部附近的电场强度增加。进ー步地，当截止时，累积于第一半导体区域内的少数载流子跟随静电势梯度，快速向下通过空间电荷区，井向着第二半导体区域集中。少数载流子(例如，空穴)引起电场强度的空间梯度值增加。因此，由于少数载流子的存在，在第二半导体区域P-n结附近以及与第二半导体区域相邻的沟槽的底部附近的电场强度被增强。然而，在根据本发明的半导体器件中，通过上述第一操作使得少数载流子电流的平面分布均匀化，且在沟槽附近聚集的少数载流子通过第二操作分散。因此，可能在截止时抑制了由于少数载流子引起的电场强度的増加。因此，还抑制了前述类型的电场强度的正反馈，且可能降低由于高于额定值的电流以及高压截止而引起的在沟槽底部发生的损坏的可能性。进ー步地，作为第三操作的补充，有必要使得在不与形成在第二半导体区域的表面中的第三半导体区域的沟槽接触的那侧的边缘部分的一部分或全部端接在相邻的第四半导体区域内。假设，在其中第三半导体区域和第四半导体区域彼此被间隔开的情况下，通过其使得第三半导体区域和第四半导体区域彼此被间隔开的那部分，即，位于第三半导体区域和第四半导体区域之间的那部分，成为第二半导体区域。由于第二半导体区域的杂质浓度低于第四半导体区域的杂质浓度，通过其使得第三半导体区域和第四半导体区域彼此间隔开的那部分是高电阻区域。因此，在截止时，空穴难以聚集在第四半导体区域中。因此，减弱了分散空穴(少数载流子)的上述优势。因此，有必要使得第三半导体区域端接于第四半导体区域内。进ー步地，将描述更多本发明优选手段中的主要手段。将以实现本发明的方式来描述其他手段。根据本发明的半导体器件表征为，在上述发明中，在相邻沟槽之间分别沿沟槽的纵向彼此相邻的所述第二半导体层中形成的第三半导体层分别与相邻沟槽中的不同沟槽相接触。本发明表征为，在沿沟槽的纵向彼此相邻的第二半导体区域(第二半导体层)的表面中形成的第三半导体区域(第三半导体层)分别与相邻沟槽中的不同沟槽相接触。即，在本发明中，在沿沟槽纵向彼此相邻的多个第二半导体区域中，第三半导体区域交替地接触以彼此平行的条状设置的两个沟槽。根据本发明，与第二半导体区域两侧相接触的沟槽的侧壁中形成MOS栅反型层沟道。假设，在其中在所有相邻的第二半导体区域中的第三半导体区域仅与和第二半导体区域接触的两个沟槽之ー相接触的情况下，在另ー个沟槽的侧壁中没有形成反型层。同时，当少数载流子被认为是例如空穴时，通过库仑力，空穴被吸引向电子。因此，在两个沟槽之间的空穴浓度的分布使得大量空穴被分布至接触第三半导体区域的一个沟槽，此时另ー个沟·槽中的空穴浓度相对较小。因此，如上所述，通过相对两个沟槽交替地形成的第三半导体区域，在两个沟槽的侧壁中形成反型层。因此，可能使得空穴均匀地分布于两个沟槽之间，且可能增加空穴的浓度。同样，通过在半导体器件中通过其可能引起电流流过的区域(下文称为有源区)的几乎整个区域上周期性地配置的多个第二半导体区域，可能使得有源区中的载流子浓度、和电流的平面分布变得均匀。由于空穴和电子通过库仑力被吸引向彼此，当有源区中的载流子浓度和电流的平面分布均匀时，相比它们不均匀时，可能更为增加浓度。因此，例如，可能将IE效果增至最大，且还可能充分抑制当截止时上述的这种类型的电场强度的正反馈。进ー步地，优选的是，在不会被导致隔着沟槽邻接的情况下，如上所述在几乎整个有源区上周期性地配置的第二半导体区域被配置为类似棋盘图案。即，相对于形成于两个沟槽之间的、在沟槽纵向彼此相邻的两个第二半导体区域的中间点，隔着沟槽在毗邻该中间点的区域中配置另ー个第二半导体区域。通过这样做，可能使得少数载流子浓度和电流的平面分布在有源区中变得均匀。本发明的优点根据依照本发明的半导体器件，获得的优势在于导通电压较低、难以发生闩锁、且可能抑制在截止时电场强度的増加。同样，根据依照本发明的半导体器件，获得的优势在于可能在截止时减小镜像电容。


图I是示出根据本发明的实施例的半导体器件的基本结构部分的平面图。图2是示出根据本发明的实施例的半导体器件的基本结构部分和电流路径的平面图。图3是示出根据本发明的实施例的半导体器件的基本结构部分和电流路径的平面图。图4是示出根据本发明的实施例的半导体器件的基本结构部分和电流路径的平面图。图5是示出根据本发明的实施例I的半导体器件的主要部分的平面图。图6是示意性地示出图5中所示的半导体器件的电流路径的平面图。
图7是示出根据本发明的实施例2的半导体器件的主要部分的平面图。图8是示意性地示出图7中所示的半导体器件的电流路径的平面图。图9是示出根据本发明的实施例2的半导体器件的另ー个示例的主要部分的平面图。图10是示意性地示出图9中所示的半导体器件的电流路径的平面图。图11是示出根据本发明的实施例3的半导体器件的主要部分的说明性示图。图12是示意性地示出图11中所示的半导体器件的平面结构的主要部分的平面图。图13是示意性地示出图12中所示的半导体器件的电流路径的平面图。图14是示出根据本发明的实施例3的半导体器件的制造中途的截面结构的主要部分的截面图。图15是示出根据本发明的实施例3的半导体器件的制造中途的截面结构的主要部分的说明性示图。图16是示出根据本发明的实施例3的半导体器件的制造中途的截面结构的主要部分的说明性示图。图17是示出根据本发明的实施例3的半导体器件的制造中途的截面结构的主要部分的说明性示图。图18是示出根据本发明的实施例3的半导体器件的制造中途的截面结构的主要部分的说明性示图。图19是示出根据本发明的实施例3的半导体器件的电特性的说明性示图。图20是示出根据本发明的实施例3的半导体器件的电特性的特性示图。图21是示出根据本发明的实施例3的半导体器件的电特性的特性示图。图22是示出根据本发明的实施例4的半导体器件的主要部分的平面图。图23是示出根据本发明的实施例5的半导体器件的主要部分的平面图。图24是示意性地示出图23中所示的半导体器件的电流路径的平面图。图25是示出根据本发明的实施例6的半导体器件的主要部分的平面图。图26是示意性地示出图23中所示的半导体器件的电流路径的平面图。图27是示出根据本发明的实施例7的半导体器件的主要部分的平面图。图28是示意性地示出图27中所示的半导体器件的电流路径的平面图。图29是示出根据本发明的实施例8的半导体器件的主要部分的平面图。图30是示意性地示出图29中所示的半导体器件的电流路径的平面图。图31是示出根据本发明的实施例1、7、和8的半导体器件的电特性的特性示图。图32是示出根据本发明的实施例9的半导体器件的主要部分的平面图。图33是示意性地示出已知半导体器件的主要部分的平面图。图34是示意性地示出已知半导体器件的主要部分的说明性示图。图35是示意性地示出已知半导体器件的主要部分的截面图。
图36是示意性地示出已知半导体器件的另ー个示例的主要部分的平面图。图37是示意性地示出已知半导体器件的另ー个示例的主要部分的平面图。图38是示意性地示出已知半导体器件的另ー个示例的主要部分的平面图。图39是示意性地示出已知半导体器件的另ー个示例的主要部分的立体图。图40是示出根据本发明的实施例3的半导体器件的电特性的特性示图。用于实现本发明的最佳方式在下文中，參考附图，给出根据本发明的半导体器件的优选实施方式的详细描述。在本说明书和附图中，n或p作前缀的层或区域意味着电子或空穴分别是多数载流子。同样，n或p所附的+或-意味着存在比未添加有+或-的层或区域高或低的杂质浓度。在 下面对实施例和附图的说明中，相同的附图标记和符号表示相同的结构，并省去重复的说明。(实施方式)将对于根据本发明ー实施方式的半导体器件给出描述，其中使用绝缘栅双极晶体管(IGBT)作为示例。根据本实施方式的半导体器件，并不限于IGBT，还可被应用于作为已知单极器件的绝缘栅晶体管(M0SFET)。同样，在该实施例中，假设第一导电类型是n-型且第二导电类型是P-型而给出描述，不过即使当n-型和P-型互换时可能以相同方式操作。同样，在本发明的实施方式和实施例中，术语器件、元件、芯片、或半导体芯片也被用于半导体器件，不过它们全部表示相同对象。又，在本发明的实施方式和实施例中的晶片是在被切为芯片之前的硅基板(半导体基板)。半导体芯片中的“有源区”是其中，例如，形成IGBT发射电极的区域，且通过该区域可能引起电流流动。作为从有源区的端部至芯片的外围侧端部的区域的“端接结构区域”，是当电压施加至元件时减少所产生的芯片表面电场强度的结构部分。首先，将给出根据本发明的实施方式的半导体器件的基本结构的描述。(基本结构)图I是示出根据本发明的实施方式的半导体器件的平面结构的主要部分(下文称为基本结构部分)的平面图。本发明的基本结构如下。如图I中所示，在构成n-型漂移区11的晶片的ー个主表面(对应于附图的平面，且下文称为前表面)中以条状形成栅沟槽13。在图I中，以条状配置的多个栅沟槽13中的两个相邻沟槽13，被图示为栅沟槽13a和栅沟槽 13b。栅极氧化物膜14被形成于栅沟槽13a和栅沟槽13b的内壁上，且进一歩地，在栅极氧化物膜14的内侧上形成导电栅电极15。在相邻栅沟槽13之间形成P-型基极区12a。P-型基极区12a配置成与各自在栅沟槽13a的侧壁和栅沟槽13b的侧壁上形成的栅极氧化物膜14接触。在P-型基极区12a的表面层中形成n-型发射极区16a以与栅沟槽13a相接触。沿栅沟槽13a的纵向的n-型发射极区16a的端部被配置成容纳于p_型基极区12a的内侧。同样，形成浓度高于P-型基极区12a的P-型接触区17a，从而与p-型基极区12a的表面层中的栅沟槽13a间隔开。n-型发射极区16a配置成使得在相对于接触栅沟槽13a的端部那侧上的边缘部分端接于P-型接触区17a内。将对于构成根据本发明的实施方式的半导体器件(下文假设为根据本发明的IGBT)所必需的构造做出描述。在P-型基极区12a和n-型漂移区11的表面上形成绝缘膜。n-型发射极区16a和P-型接触区17a通过该绝缘膜而与栅电极15相隔离。然后，在绝缘膜中形成接触孔部分，从而使得n-型发射极区16a和P-型接触区17a与发射电极相接触。在形成n-型漂移区11的晶片的另ー主表面(对应于附图平面的背侧，且下文称为后表面)中形成P-型集电极区。在n-型漂移区11和P-型集电极区之间形成与n-型漂移区11和P-型集电极区相接触的n-型场阻断区。然后，在晶片的后表面上形成与P-型集电极区接触的集电电扱。图I中省略了绝缘膜、发射电扱、P-型集电极区、n-型场阻断区、和集电电极。(本发明的基本结构的操作优势)接着，将给出本发明的基本结构的特性、以及所得到的操作优势的描述。图I中所示的本发明的基本结构的特性在如下(I)到(3)中示出。(I) n-型发射极区16a仅与和 P-型基极区12a相接触的两个沟槽13a和13b中的一个沟槽13a相接触。(2)n_型发射极区16a位于另ー个沟槽13b侧的边缘部分的整个或一部分端接于P-型接触区17a内。(3)P-型接触区17a沿沟槽13a的纵向的长度大于n_型发射区16a的长度。由于上述三个特性(I)到(3)，存在以下四个操作优势。第一个操作优势在于少数载流子注入增强效果(IE效果)的増加。首先，与上述特性(I)中一祥，n-型发射区16a配置成仅与ー个栅沟槽13a接触。然后，与上述特性(2)中一祥，设置n-型发射区16a的位于另ー个栅沟槽13b侧上的边缘部分端接于p_型接触区17a内。将与在前述专利文献中各自示出的已知IGBT (下文称为已知IGBT)作比较，描述具有这些种类特性(I)到(3)的IGBT的栅电极处于导通状态且引起电流流动时的操作。从P-型集电极区注入的空穴流向栅沟槽13a和栅沟槽13b。此时，在已知IGBT中，流向栅沟槽13b的空穴从p-型基极区12a通过n-型发射极区16a的下部。同时，在根据本发明的IGBT中，空穴不仅通过n-型发射极区16a的下部，还从p-型基极区12a直接流向P-型接触区17a。同样，如下文所要描述的，n-型漂移区11沿栅沟槽13横向的宽度比已知IGBT中n-型漂移区的宽度小。因此，从P-型基极区12a的中心部分中消除了几乎没有空穴电流聚集的部分(其中空穴电流稀疏的区域)。由于可能因此使得空穴电流的平面分布变为均匀，且整体増加了 IE效果，导通电压降低。上述操作中的重点在于可能相比已知IGBT，有可能使得MOS栅反型层沟道的面积更小，且可能増加IE效果。当n-型发射极区16a仅与两个栅沟槽13a和13b中的ー个栅沟槽13a相接触时，与根据本发明的IGBT的前述特性(I)一祥，在已知IGBT中由MOS栅形成的载流子反型层沟道的面积减小，与前述问题中所述。因此，在已知IGBT中，正常的是在整个有源区表面中的总沟道长度(或沟道密度)减小，且导通电压增カロ。与之相反，在根据本发明的IGBT中，作为由于少数载流子电流的平面分布的均匀化引起的总沟道长度减小的结果，总沟道长度减小，且可能増加IE效果。通过总沟槽长度减小，获得的优势在于可能实现饱和电流的减小以及所导致的短路能力的改进，如下文所要描述的。第二操作优势在于抑制了寄生闸流晶体管部分的闩锁。IGBT的寄生闸流晶体管由n-型发射极区16a、p-型基极区12a、n-型漂移区11、以及p_型集电极区构成。如上所述，从n-型漂移区11注入的空穴通过P-型基极区12a流向P-型接触区17a的比流过n_型发射区16a的下部的多。因此，通过n-型发射极区16a的下部的空穴电流减小，且p_型基极区12a中的电压降较小。为此，寄生闸流晶体管没有导通，且显著地抑制了闩锁。第三操作优势在于当IGBT被截止时减小了集中在P-型基极区和栅沟槽底部的电场强度。首先，将给出当截止常用IGBT时元件内状况的改变的简单描述。接着，将给出如何使用根据本发明的IGBT的结构改进该改变的描述。一般而言，在截止IGBT时，空间电荷区从位于n-型漂移区和P-型基极区之间的p-n结扩散至n-型漂移区内。此时，由于电场強度与空间电荷密度的空间梯度成比例，在P-型基极区P-n结附近以及位于n-型漂移区上的栅沟槽的底部附近的电场强度増加。进ー步地，当截止普通IGBT吋，累积于n-型漂移区中的空穴跟随静电势梯度，朝向P-型基极区快速向下通过空间电荷区。此时，根据电磁学领域已知的泊松表达式，电场強度的空间梯度在其中空穴密度较高的区域中増加。即，空穴増加了在P-型基极区P-n结附近和与P-型基极区相邻的栅沟槽的底部附近的电场强度。 同时，在根据本发明的IGBT中，通过上述第一操作均匀化了空穴电流的平面分布，且通过第二操作，聚集于栅沟槽侧壁反型层沟道附近的少数载流子向P-型接触区分散。即，可能減少在P-型基极区P-n结附近和与P-型基极区相邻的栅沟槽的底部附近的空穴电流密度。因此，可能抑制由空穴引起的电场强度的増加。进ー步地，还抑制了被认为是例如已知IGBT中存在的问题的电场强度的正反馈，有可能减小由于高于额定值的电流和由于高电压截止引起的在沟槽底部发生损坏的可能性。第四操作优势在于镜像电容的減少。镜像电容的减少和饱和电流之间存在紧密关系。由于根据本发明的IGBT具有其中n-型发射极区16a仅与相邻栅沟槽13a和13b中的一个沟槽13a的侧壁部分相接触，与n-型发射极区16a接触的栅沟槽13的侧壁部分的长度相比已知IGBT为一半。同吋，为了维持IGBT的短路能力，有必要使得容纳于特定面积(例如，整个有源区的面积)中的总发射极长度与已知IGBT的长度相同，且饱和电流值也一祥。由于在根据本发明的IGBT的情况下沿栅沟槽13横向的节距(重复周期长度)大约是一半，整个有源区中的n-型发射极区16a的面积(约等于反型层沟道的面积)是已知IGBT中的两倍。通过以这种方式将n-型发射极区16a的长度增加为两倍，p_型基极区12a和栅沟槽13的侧壁部分之间的接触面积与P-型基极区12a和栅沟槽13的侧壁之间的接触面积之间的比值约为已知IGBT中的两倍。因此，输入电容(Cies)和反馈电容(Cres)之间的比值(Cies/Cres)约是已知IGBT中的两倍，且可能有效地获得等效于将Cres减半的优势。作为镜像电容減少的结果，改进了导通波形和截止损失。在初始截止阶段，IGBT的Crea元件在增加栅极电压的方向中相对于栅电极产生位移电流。当Cies/Cres比值较小时，由于该位移电流栅极电压显著增加，而当Cies/Cres比值较大时，栅极电压的增加较小。由于在初始导通阶段栅电压的上升引起导通峰值电流的增加，在软开关方面期望的是Cies/Cres比值在较大侧。因此，在根据本发明的IGBT中，可能相对于已知IGBT约两倍地增加Cies/Cres比值、并因此可能实现在导通阶段中的软开关。进ー步地，由于减少Cres的优势，导通时的所谓镜像周期变短，且可能很快地结束导通。在这一点上，使用图1，将对根据本发明的IGBT的特性(2)和(3)增加两点。对根据本发明的IGBT的特性(2)和(3)的第一増加是，n-型发射极区16a和p-型接触区17a之间的位置关系。在P-型基极区12a的表面中形成的n-型发射极区16a中，有必要使得不与栅沟槽13b相接触的边缘部分的一部分或全部端接于相邻的n-型接触区17a内。假设，在其中n-型发射极区16a与n-型接触区17a彼此间隔开的情况下，p-型基极区12a被暴露于晶片表面的一部分中，通过该部分n-型发射极区16a与n-型接触区17a彼此间隔开(位于n-型发射极区16a与n_型接触区17a之间)。由于p-型基极区12的杂质浓度低于P-型接触区17a的浓度，将n-型发射极区16a与n_型接触区17a彼此间隔开的那部分是高电阻区域。因此，在截止过程中，使得空穴难以聚集在P-型接触区17a中。由于结果上述分散空穴的优势被减弱，因此有必要使得n-型发射极区16a端接于P-型接触区17a内。
对根据本发明的IGBT的特性(2)和(3)的第二増加是，n-型发射极区16a和n-型接触区17a沿栅沟槽13纵向的长度之间的相互关系。具体地，优选的是n-型发射极区16a沿栅沟槽13的纵向的长度小于p-型接触区17a的长度。其原因如下。在根据本发明的IGBT中，空穴沿两个路径(下文称为第一路径和第二路径)流动。这是由于，通过n-型发射极区16a的长度小于P-型接触区17a的长度，可能更有效地使用这两个路径来汲取空穴。空穴的第一路径是从P-型基极区12a的下部、和从与P-型基极区12a相邻的n-型漂移区11和栅沟槽13a的下部，向着MOS栅反型层沟道聚集的路径。下文中，在其下部形成第一路径的P-型基极区12a被称为主P-型基极区12a。第二路径是从在主p_型基极区12a附近的P-型基极区中形成的P-型接触区17a流向发射电极(未示出)的路径。为了使用空穴的第二路径更有效地汲取空穴，良好的是移动沿主P-型基极区12a流动的空穴使其通过P-型接触区17a。为此，设置成使接近反型层沟道的空穴在不在n-型发射极区16a之下穿过的情况下穿过P-型基极区12a、并进入P-型接触区17a是足够的。此时，在其中假设n_型发射极区16a沿栅沟槽13纵向的长度大于P-型接触区17a的长度的情况下，除非接近反型层沟道的空穴在n-型发射极区16a之下通过，否则接近反型层沟道的空穴可永不进入P-型接触区17a。同时，当n-型发射极区16a沿栅沟槽13纵向的长度小于p_型接触区17a的长度吋，不穿过n-型发射极区16a的下部的空穴的比例増加。因此，可能使用空穴的第二路径汲取更多空穴，且因此可能増加分散空穴的优势。因此，由于n-型发射极区16a的长度小于P-型接触区17a的长度，可能更有效地使用第二路径汲取空穴。接着，将给出对于其中在栅沟槽的纵向并行地设置本发明的两个基本结构的结构的IGBT的描述。当构成本发明基本结构的P-型基极区被配置为在栅沟槽纵向彼此相邻时，例如，可将构成本发明基本结构的n-型发射极区相对于两个栅沟槽配置为使得各自接触不同的栅沟槽、或者将构成本发明的基本结构的n-型发射极区配置为仅接触两个栅沟槽中的ー个栅沟槽。(N-型发射极区交替配置结构)首先，将给出对于其中构成本发明基本结构的n_型发射极区被配置为各自与不同的栅沟槽接触的结构(下文称为n-型发射极区交替配置结构)的描述。图2是示出根据本发明的实施方式的半导体器件的基本结构部分和电流路径的平面图。图2 (a)是图I所示的本发明的基本结构沿栅沟槽13纵向对齐地配置(为下文描述的根据实施例I的IGBT的结构)的平面图。对图I所示的本发明的基本结构增加的点如下。首先，沿栅沟槽13纵向隔着n-型漂移区11配置P-型基极区12b以邻接p_型基极区12a。p-型基极区12b构成本发明的另ー个基本结构，其在栅沟槽13的纵向与具有图I中所示种类的P-型基极区12a作为组件的本发明的ー个基本结构相邻。以与P-型基极区12a —样的方式，在p_型基极区12b中形成n-型发射极区16b和p-型接触区17b。在将在下文描述的根据本发明的实施例I的半导体器件(下文称为根据实施例I的IGBT。根据本发明的其他实施例的半导体器件也将以相同方式称为根据实施例的IGBT)中，n-型发射极区16b与设置在栅沟槽13b侧壁上的栅极氧化物膜14相接触。S卩，相对于与P-型基极区12a和P-型基极区12b相邻的栅沟槽13a和13b来配置n_型发射极区16b， 从而与相对于n-型发射极区16a接触的栅沟槽侧的栅沟槽相接触。这种类型的n-型发射极区16a和16b的配置可被认为是其中配置n_型发射极区从而“交替地”接触相邻栅沟槽13a和13b的相对侧壁的结构。下文中，图2 (a)所示的IGBT的结构将称为“交替配置结构”。通过以此方式交替地配置n-型发射极区，在与P-型基极区12a和12b接触的栅沟槽13a和栅沟槽13b的侧壁上各自形成反型层沟道。图2 (b)是平面图，其中空穴电流40和其中空穴电流聚集的区域41在图2 (a)中的具有本发明的交替配置结构的IGBT的平面图中示意性地示出。在具有交替配置结构的IGBT中，在截止时从后表面P-型集电极区流入n-型漂移区11并例如流向特定P-型基极区12a的空穴，如图2 (b)中所示，一般流向P-型基极区12a的主p-型基极区12a，并被汲取至P-型基极区12a中。显然在其他P-型基极区12b中也建立此汲取机制。(N-型发射极区ー侧配置结构)接着，将给出对于其中n-型发射极区被配置为仅接触相邻栅沟槽中的ー个(一侧)栅沟槽的结构(ー侧配置结构)的描述。图3是示出根据本发明的实施方式的半导体器件的基本结构部分和电流路径的平面图。图3(a)是示出根据将在下文描述的本发明实施例5的IGBT的基本结构的平面图。n-型发射极区16a和n-型发射极区16b仅与ー个同样的栅沟槽13a接触。即，在一个台面区域47中，n-型发射极区16a仅被配置在相邻栅沟槽13a和13b中的ー侧栅沟槽13a上。下文中，图3 (b)所示的IGBT的结构将被称为“ー侧配置结构”。通过将n-型发射极区配置为仅与ー个栅沟槽相接触，仅在与ー个栅沟槽13a的侧壁接触的P-型基极区12a的区域中形成反型层沟道。图3 (b)是平面图，其中在栅电极导通情况下流动的空穴电流40、和其中空穴电流聚集的区域41在图3 (a)中的具有本发明的ー侧配置结构的IGBT的平面图中示出。如图3(b)中所示，具有ー侧配置结构的IGBT使得与前述具有交替配置结构的IGBT不同，其中空穴电流聚集的区域41仅在ー个栅沟槽13a中形成。(与最近基本结构的相互作用)使用本发明的结构，不仅可获得上述操作优势，使用图I、图2、或图3的基本结构、或通过周期性配置多个基本配置结构，还可获得仅在本发明中可见的新优势。图4是示出根据本发明的实施方式的半导体器件的基本结构部分和电流路径的平面图。图4(a)是平面图，示出图2 (a)中所示的具有交替配置结构的IGBT延伸至隔着栅沟槽13b与p-型基极区12a相邻的平台区域47。配置于特定平台区域47中的p-型基极区12c被配置为与位于隔着栅沟槽13与该平台区域47相邻的平台区域47的P-型基极区12a和p-型基极区12b之间的n-型漂移区11相邻(下文中称为棋盘图案)。图4 (b)是平面图，其中在栅极导通情况下流动的空穴电流40、和其中空穴电流聚集的区域41在图4 (a)中所示的本发明的基本结构的平面图中示意性地示出。如图4(b)中所示，在根据本发明的IGBT的情况下，面向附近的P-型基极区12b的空穴还可从设置在主P-型基极区12a中的P-型接触区17a中汲取。位于附近含义如下。首先，考虑主p_型基极区12a。位于附近是指在位于从主P-基极区12a到最近的p_型基极区12c距离范围内、在隔着主P-型基极区12a所接触的栅沟槽13b而相邻的平台区域47中的多个P-型基极区(在图中省略了 P-型基极区12c之外的P-型基极区)中的ー个区域。使用图4和图33，将给出这种操作优势的详细描述，藉此聚集在最近或附近的P-型基极区12c中的空穴的一部分还可从主P-型基极区12a中汲取。如上所述，图33(a) 是示出已知IGBT的平面图，而图33(b)是平面图，其中空穴电流40和其中空穴电流聚集的区域41在图33(a)所示的已知IGBT中的平面图中示意性地示出。在根据本发明的IGBT中，如上所述，主要存在两条路径(空穴的第一和第二路径)，通过这两条路径从P-型集电极区注入n-型漂移区11的空穴到达P-型接触区17a。空穴的第一路径是从主P-型基极区12a的下部、和从与P-型基极区12a相邻的n-型漂移区11和栅沟槽13a的下部，向MOS栅反型层沟道聚集的路径。第一路径与常用沟槽栅型IGBT中的空穴路径一祥。在根据本发明的IGBT的情况下，注意的是例如主P-型基极区12a，所注入的空穴面向与P-型基极区12a接触的栅沟槽13a的侧壁聚集。与空穴电流40 —祥，大量空穴流向栅沟槽13a的底部，穿过与反型层沟道接触的P-型基极区12a的侧壁。因此，形成了其中空穴电流聚集的区域41a。聚集在其中空穴电流聚集的区域41a中的空穴经由n-型发射极区16a的下部流入P-型接触区17a。同时，在已知IGBT的情况下，也是大量空穴向栅沟槽13的底部聚集，穿过与反型层沟道相接触的P-型基极区12的侧壁，如图33 (b)中所示。因此，形成了其中空穴电流聚集的区域41。所聚集的空穴经由n-型发射极区16的下部流入P-型接触区17。空穴的第二路径是使得流入P-型基极区12c的空穴从形成于相邻P-型基极区12a中的P-型接触区17a，而不是从p_型基极区12c，流出至未示出的发射电极。第二路径(是由图4(b)中用空穴电流40a示出的路径)是使用根据本发明的IGBT才能获得的路径。其原因如下。在已知IGBT的情况下，如上所述，大量空穴向反型层沟道汲取。进ー步地，在已知IGBT的情况下，在与栅沟槽13接触的P-型基极区的两个侧壁上均形成n-型发射极区。因此，在已知IGBT中，及少量的空穴经由根据本发明的IGBT中形成的空穴的第二路径一祥的路径被汲取，该路径等效于没有形成空穴的第二路径。同时，在根据本发明的IGBT中，与n-型发射极区16a间隔开的栅沟槽13b接触主P-型基极区12a，如图4 (b)中所示。在与P-型基极区12a接触的栅沟槽13b的侧壁上没有形成电子反型层沟道。因此，空穴面向与栅沟槽13b接触的另ー个最近的P-型基极区12c中形成的反型层沟道。这是由于聚集在栅沟槽13b的底部中的空穴，在一旦累积在与栅沟槽13c相邻的n-型漂移区11的表面中之后，不仅流入最近的P-型基极区12c、还流入主P-型基极区12a (空穴电流40a)。然后，空穴经由P-型接触区17a被汲取至发射电扱。即，聚集在栅沟槽13b附近(其中空穴电流聚集的区域41c)的空穴不仅被分散至最近的p-型基极区12c (空穴电流40c)、还被分散至主P-型基极区12a。在最近或相邻的p-型基极区之间的空穴的这种类型的互換(交互)在下文将称为空穴分散效果。空穴分散效果在所有周期性配置的P-型基极区中也会发生。结果，聚集在n-发射极区的下部中的空穴被分散至任何P-型基极区。因此，使得寄生闸流晶体管的闩锁难以发生。清楚的是空穴分散效果不仅在具有图4中所示的交替配置结构的IGBT中实现，还在具有图3所示的ー侧配置结构的IGBT中实现。其原因在于，例如，即使在假设具有图4所示的交替配置结构的IGBT的n-型发射极区16c与栅沟槽13a接触而不是与栅沟槽13b接触的情况下，当n-型发射极区16c与栅沟槽13b接触时空穴电流40a以同样的方式发生。 进ー步地，清楚的是当P-型基极区12c隔着栅沟槽13b置于P-型基极区12a和P-型基极区12b之间时(图4所示的IGBT)还可以同样方式获得空穴分散效果，如下文所述，或者，当P-型基极区12c被置干与这些P-型基极区相邻时(例如，图12中所示的IGBT，将在下文描述)也可获得空穴分散效果。即，由于从主P-型基极区12a可见地附近的P-型基极区12c充分近(最近)，面向附近的P-型基极区12c的空穴还可由主p-型基极区12a汲取。上述优势，即藉此面向最近的P-型基极区12b的空穴还可从主p-型基极区12a所汲取的优势，是在具有本发明的基本结构的IGBT中发现的第一优势。換言之，本发明的基本结构实现了不可从任何已知IGBT设想的优势。实施例I接着，将使用图5给出根据本发明的实施例I的IGBT的描述。图5是示出根据本发明的实施例I的半导体器件的主要部分的平面图。图5是当图2(a)中所示的多个交替配置结构被周期性配置时的平面图。根据实施例I的IGBT的结构如下。栅沟槽13和P-型基极区12被认为是一単元结构。通过在栅沟槽13的横向和纵向周期性地重复配置该单元结构而形成根据本发明的IGBT的有源区。如图5中所示，预定数量的P-型基极区12被有规律地配置在该单元结构(图5中以虚线为界的区域。下文中称为单元晶胞)42中。P-型基极区12a和12b被配置在根据实施例I的IGBT的单元晶胞42中，从而形成图4(a)中所示的交替配置结构。由于在隔着栅沟槽13彼此相邻的平台区域47a和平台区域47b中P-型基极区12a和12b的配置不同，根据实施例I的IGBT的单元晶胞42的沿栅沟槽13横向的长度(下文称为短周期)为其中平台区域47a和平台区域47b各自沿栅沟槽横向的宽度和栅沟槽13的横向宽度加在一起的尺寸。根据实施例I的IGBT的单元晶胞42的短周期，在约IOiim或更小的范围内，可以是例如5 iim。然后，根据实施例I的IGBT的单元晶胞42沿沟槽13纵向的长度(下文称为长周期)是，其中P-型基极区12a和P-型基极区12b各自沿栅沟槽纵向的长度、和沿栅沟槽纵向彼此相邻的P-型基极区12a和P-型基极区12b之间的双倍距离加在一起的尺寸。
因此，总共四个P-型基极区12被包括在根据实施例I的IGBT的单元晶胞42中，这四个基极区是沿栅沟槽纵向彼此相邻的两个P-型基极区12a和12b、位于隔着栅沟槽13与在平台区域47a中夹在两个P-型基极区12a和12b之间的n_型漂移区11相邻的平台区域47b中的P-型基极区、以及沿栅沟槽纵向与平台区域47b中的P-型基极区相邻的P-型基极区。P-型基极区12的沿沟槽纵向的长度在约50iim及以下范围内，可以是例如8iim。P-型基极区12的尺寸取决于IGBT特性和设计规则。沿栅沟槽纵向彼此相邻的P-型基极区12a和p-型基极区12b之间的距离在约10到IOOiim范围内，可以是例如，30 iim。尽管图5中指示单元晶胞42的虚线被图示为与平面区域47a中的p_型基极区12a相交，其中与平台区域47a中的p-型基极区12b相邻的位于沿栅沟槽纵向一端侧和另一端侧上的P-型基极区在单元晶胞42内的部分沿栅沟槽纵向中的长度加在一起是P-型基极区12a沿栅沟槽的纵向长度(下文中，在图7、9、12、23、25、27、和29中表示单元晶胞42的虚线相交的P-型基极区12沿栅沟槽纵向的长度也是如此)。
对于根据实施例I的IGBT的操作优势主要有两点。根据实施例I的IGBT的第一操作优势的要点在于可能在两个栅沟槽13之间均匀地分布其空穴浓度和电流密度。将使用图6和图37给出对于第一操作优势的描述。图6是示意性地示出图5中所示的半导体器件的电流路径的平面图。图6是平面图，其中在栅极导通情况下流动的空穴电流40、其中空穴电流聚集的区域41、和其中空穴电流稀疏的区域43在图5所示的根据实施例I的IGBT的平面图中示意性地示出。在图37中所示的已知IGBT的情况下，其中空穴电流聚集、没有被持续地分布在栅沟槽13横向的区域41由P-型基极区12和其中空穴电流稀疏的区域43所分隔，如上所述。同时，在根据实施例I的IGBT的情况下，其中空穴电流聚集的区域41和其中空穴电流聚集的区域43被分散在有源区中，如图6中所示。即，在根据实施例I的IGBT中，其中空穴电流聚集的区域41在栅沟槽13的横向没有被其中空穴电流稀疏的区域43所分隔。在特定平台区域14a中，在每ー个p-型基极区12中形成的n-型发射极区16交替地接触每ー侧的栅沟槽13。因此，以与n-型发射极区16的配置一祥的方式，反型层沟道也被交替地分布。以此方式，由于空穴电流像在图6中用箭头表示的空穴电流40 —样流动，其中空穴电流聚集的区域41被有规律地分散在根据实施例I的IGBT中。同样，其中空穴电流稀疏的区域43也被有规律地分散，且被限制在由多个区域41围绕的其中总共六个空穴电流聚集的部分中-多个区域41是指沿栅沟槽纵向彼此相邻的其中两个空穴电流聚集的区域41、和沿栅沟槽横向彼此相邻的其中四个空穴电流聚集的区域41。S卩，由于其中空穴电流聚集的区域41没有被其中空穴电流稀疏的区域43所围绕，因此其中空穴电流聚集的区域41在没有被其中空穴电流稀疏的区域41分隔的情况下在栅沟槽13的横向上连续分布。因此，根据实施例I的IGBT与已知IGBT不同，使得隔着栅沟槽13彼此相邻的其中空穴电流聚集的区域41互相提供空穴，且空穴浓度增加。即，可能将IE效果增至最大。藉此空穴电流聚集的区域41沿栅沟槽13横向连续分布的此类型优势是从任何已知IGBT中未获得的优势。同样，空穴浓度和空穴电流密度的均匀分布也关联于本发明的基本结构的特性(2)的上述操作优势。即，通过在任意P-型基极区中形成通过其空穴电流也从附近P-型基极区流出的第二路径，形成空穴提供至/出附近P-型基极区所沿的路径。根据实施例I的IGBT的第二操作优势的要点在于减少在截止时的电场强度。使用已知IGBT，如上所述，在截止时空穴聚集在反型层沟道附近，且空穴聚集处电场强度被增カロ。即，在已知IGBT的情况下，如图37中所示，其中空穴电流聚集的区域41沿栅沟槽13纵向集中地且连续地形成。因此，栅沟槽13底部的空穴电流密度増加，且电场強度进ー步増加。同样，当増加的电场强度值达到引起雪崩电流的临界电场强度范围内时，由于空穴增加存在还发生电场强度正反馈的可能性。同时，使用根据实施例I的IGBT的结构，通过具有交替配置结构的n-型发射极区16a、并通过周期性配置多个交替配置，获得之前所述的空穴分散效果。进ー步地，如图6中所示，有可能沿栅沟槽13纵向形成其中未形成其中空穴电流聚集的区域41的部分。因此，由于可能在附近P-型基极区中分散其中空穴电流聚集的区域41，減少了集中在栅沟槽13底部的空穴电流密度。如上所述，使用根据实施例I的IGBT，可能充分抑制由空穴电流集中 引起的电场强度的増加，还可能抑制其正反馈。接着，将给出对于根据实施例I的IGBT的结构的其他特性的描述。第一个特性是配置多个P-型基极区12的方法。在图5中，考虑其中形成特定P-型基极区12a和P-型基极区12b的平台区域47a、和隔着栅沟槽13与平台区域47a相邻的平台区域47b。相对于其中形成P-型基极区12a的平台区域47a的区域，在平台区域47b的隔着栅沟槽13与P-型基极区12a相邻的区域中形成n-型漂移区11。S卩，优选的是如图5中所示，像棋盘图案一祥配置多个P-型基极区12。通过以此方式以棋盘图案配置P-型基极区12，其中空穴电流聚集的区域41在栅沟槽13的纵向和横向均连续地分布，如图6中所示，没有被其中空穴电流稀疏的区域43所分隔。因此，可能将IE效果增至最大，且还可能适当地分散其中空穴电流聚集的区域41。实施例2接着，使用图7，将给出根据本发明的实施例2的IGBT的描述。图7是示出根据本发明的实施例2的半导体器件的主要部分的平面图。根据实施例2的IGBT的结构如下。相对于根据实施例2的IGBT和实施例I的差异在于在隔ー个的平台区域中n-型发射极区的相位。n-型发射极区16的相位是表达沿栅沟槽13纵向n-型发射极区16交替地且周期性地接触到栅沟槽13的左右顺序的方式。将对于n-型发射极区16的相位的左右顺序的特定示例给出描述，将其中形成于两个相邻栅沟槽13之间的n-型发射极区16接触与附图平面右侧相邻的ー个栅沟槽13的情况作为右侧序、且其中n-型发射极区16接触与附图平面左侧相邻的ー个栅沟槽13的情况作为左侧序。例如，将在特定一个平台区域47a中n-型发射极区所接触的栅沟槽13的左右顺序是右侧第一、且接着是左側。此时，在其中在相邻的平台区域47b中n-型发射极区所接触的栅沟槽13的左右顺序是右侧第一、且接着是左侧的情况，则认为其相位是相同的(同相位)。同时，反之，在其中在相邻平台区域47b中，左侧第一、接着是右侧则认为其相位是相反的(反相位)。更具体地，相对于图7所示的根据实施例2的IGBT，假设特定平台区域47a中P-型基极区12a中的n-型发射极区16a例如接触右侧栅沟槽13a。此时，从平台区域47a看来，隔着栅沟槽13a、平台区域47b、和栅沟槽13b相邻的平台区域47c(隔ー个的平台区域47c)中的P-型基极区12c的n-型发射极区16c与左侧栅沟槽13b相接触，与n-型发射极区16a相反。在此情况下，根据实施例2的IGBT的单元晶胞42的短周期比根据实施例I的IGBT的単元晶胞42的短周期长某宽度，该宽度是其中平台区域沿栅沟槽横向的宽度和栅沟槽在横向的宽度加在一起的两倍。即，根据实施例2的IGBT的单元晶胞42具有其中沿栅沟槽横向相邻地放置根据实施例I的IGBT的两个单元晶胞的结构，作为一个单元结构。因此，在根据实施例2的IGBT的単元晶胞42中包括八个P-型基极区12。将使用图8给出根据实施例2的IGBT的操作优势的描述。图8是示意性地示出图7中所示的半导体器件的电流路径的平面图。图8是平面图，其中在栅极导通情况下流动的空穴电流40、其中空穴电流聚集的区域41、和其中空穴电流稀疏的区域43在图7中所示的根据实施例2的IGBT的平面图中示意性地示出。根据实施例2的IGBT相对于实施例 I (图4)的差异在于其中空穴电流聚集的区域41和其中空穴电流稀疏的区域43在其中相对于栅沟槽13纵向呈对角线的情况下周期性地分布。其中空穴电流稀疏的区域43沿沟槽13横向的周期与图7中所示的単元晶胞42的重复周期一祥。因此，根据实施例2的IGBT与根据实施例I的IGBT不同，其中空穴电流聚集的区域41被其中空穴电流稀疏的区域43所分隔。然而，使用根据实施例2的IGBT，由于相比已知IGBT的情况，其中空穴电流稀疏的区域43的周期较长，因此获得与实施例I中一祥的优势，即使其中空穴电流聚集的区域41被分隔开。图9是示出根据本发明的实施例2的半导体器件的另ー个示例的主要部分的平面图。图9中示出的IGBT是具有等同于图7中所示的IGBT的结构的修改示例。具有图9所示结构的IGBT也是根据实施例2的IGBT的ー个示例。图7所示的IGBT和图9所示的根据实施例2的IGBT之间的差异在于在相邻于P-型基极区12a的平台区域47b中的p-型基极区12b的n-型发射极区16b的相位与图7中所示的P-型基极区12b的n-型发射极区16b的相位相反。将使用图10给出图9中所示的根据实施例2的IGBT的操作优势的描述。图10是示意性地示出图9中所示的半导体器件的电流路径的平面图。图10是平面图，其中在栅极导通情况下流动的空穴电流40、其中空穴电流聚集的区域41、和其中空穴电流稀疏的区域43在图9中所示的根据实施例2的IGBT的修改示例的平面图中示意性地示出。图8所示的IGBT的电流路径与图10中所示的IGBT的电流路径之间的差异在于其中空穴电流聚集的区域41和其中空穴电流稀疏的区域43相对于栅沟槽13的纵向而轴对称地分布。其中空穴电流稀疏的区域43沿沟槽13横向的周期与图8中所示的IGBT的情况一祥。因此，使用图9和10中所示的IGBT获得与使用图7和8所示的IGBT —样的优势，且图9和10中所示的IGBT结构上等同于图7和8中所示的IGBT。实施例3接着，使用图11、图12、和图13，将给出根据本发明的实施例3的IGBT的描述。图11是示出根据本发明的实施例3的半导体器件的主要部分的示例性示图。图11(a)是示出根据本发明的实施例3的半导体器件的主要部分的平面图。图11(b)是沿图11(a)的截面线A-A’的截面图。根据实施例3的IGBT相对于实施例I的差异在干，P-型基极区12的配置是条状而非棋盘图案形式。即，使用根据实施例3的IGBT，如从特定P-型基极区12可见，在隔着栅沟槽13的平台区域中形成P-型基极区12，而非n-型漂移区。如图11(b)中所示，在沿图11(a)的截面线A-A’的截面中，在所有相邻栅沟槽13之间形成P-型基极区12。在栅沟槽13的内壁上形成栅极氧化物膜14，且进一歩地，在栅极氧化物膜14的内侧形成栅电极15 (例如，导电多晶硅)。在相邻栅沟槽13之间，P-型基极区12被形成为比栅沟槽13浅。形成n-型发射极区16为仅与相邻栅沟槽13的ー个栅沟槽13相接触。n-型发射极区16的不与栅沟槽13接触的那侧端接于P-型接触区17内側。n_型发射极区16被形成为比P-型接触区17浅。绝缘膜18形成在栅沟槽13上表面和半导体基板前表面上，并通过接触孔部分46开ロ。发射电极19形成在半导体基板的前表面和绝 缘膜18的上表面上，从而经由接触孔部分46电连接P-型接触区17和n-型发射极区16。 在形成有n-型漂移区11的基板的后表面侧(朝向附图平面底部)上，形成接触n-型漂移区11的n-型场阻断区50、和接触n-型场阻断区50的p-型集电极区51。然后，在基板的后表面上形成与P-型集电极区51接触的集电电极22。图12是示意性地示出图11中所示的半导体器件的平面结构的主要部分的平面图。图12是示出其中图11(a)中所示的半导体器件的平面结构被縮小的平面图。如图12中所示，P-型基极区12被形成为条状。根据实施例3的IGBT的単元晶胞42的面积比根据实施例I和实施例2的IGBT的単元晶胞小。具体地，根据实施例3的IGBT的単元晶胞42的短周期是其中平台区域47沿沟槽横向的宽度和栅沟槽13各自的横向宽度加在一起的尺寸。根据实施例3的IGBT的单元晶胞的长周期和根据实施例I和实施例2的IGBT的単元晶胞42的长周期相同。因此，在一个平台区域47中沿栅沟槽纵向彼此相邻的两个P-型基极区12被包括在根据实施例I的IGBT的单元晶胞42中，根据实施例I的IGBT的单元晶胞42中的P-型基极区12的总数量是两个。将使用图13给出图12中所示的根据实施例3的IGBT的操作优势的描述。图13是示意性地示出图12中所示的半导体器件的电流路径的平面图。图13是平面图，其中在栅极导通情况下流动的空穴电流40、其中空穴电流聚集的区域41、和其中空穴电流稀疏的区域43在图12中所示的根据实施例3的IGBT的平面图中示意性地示出。图4中所示的IGBT和图12中所示的根据实施例3的IGBT之间的差异在于，尽管其中空穴电流聚集的区域41沿栅沟槽13横向连续分布，其中空穴电流稀疏的区域43也以同样方式在横向连续分布。S卩，其中空穴电流聚集的区域41在栅沟槽13纵向被其中空穴电流稀疏的区域43所分隔。然而，由于其中空穴电流聚集的区域41沿栅沟槽横向是连续的，因此使用根据实施例3的IGBT，IE效果也足够强。同样，使用根据实施例3的IGBT，由于其中空穴电流稀疏的区域43被形成于栅沟槽13中，因此还可能在截止时抑制前述类型的电场强度的增加。(制造方法)接着，将给出对于制造根据实施例3的IGBT的方法的描述。图14是根据本发明的实施例3的半导体器件的制造中途的截面结构的主要部分的截面图。图15到图18是根据本发明的实施例3的半导体器件的制造中途的截面结构的主要部分的示例性示图。根据本发明的IGBT的大量制造步骤基本与已知IGBT的制造步骤一祥。首先，如图14(a)中所示，制备由具有例如约50 Q cm的电阻率的n-型半导体硅制成的半导体基板。该半导体基板随后成为IGBT的n-型漂移区11。半导体基板的表面取向是，例如，(100)表面取向。然后，在半导体基板的前表面上形成已知的保护环层(在单元区域外围上形成的ー种端接结构，具有减少在基板前表面上的电场的功能)，在图中被省略。在执行热处理以形成保护环层时，形成氧化物膜30，如图14(b)中所示。然后，在光刻步骤中在氧化物膜30中形成孔部。接着，使用氧化物膜30作为掩模，通过蚀刻半导体基板(之后的n-型漂移区11)至预定深度而形成栅沟槽13。在根据实施例3的IGBT的制造(制作)中，通过例如在氧化物膜30上以5 ii m间隔提供具有0. 8 ii m孔宽度的孔部、以及通过执行各向异性RIE (反应离子蚀刻)，形成栅沟槽13。接着，如图14(c)中所示，使用氧化工艺在栅沟槽13内部形成未示出的牺牲氧化物膜(sacrificial oxide film)。形成牺牲氧化物膜从而移除在半导体基板中形成栅沟槽 I时伴随形成的内表面缺陷层。接着，通过移除该牺牲氧化物膜而移除因为栅沟槽13的形成而形成的内表面缺陷层。然后，一次性地移除有源区中的所有氧化物膜，此后进行栅极氧化物膜14的形成。在此氧化步骤中，在栅沟槽13内部形成具有80到120nm厚度的栅极氧化物膜14。接着，使用低压CVD法在位于半导体基板上的整个表面上形成多晶硅膜，该多晶硅膜形成栅电极15。该多晶硅膜的厚度是例如，0. 5到I ii m。在生长该多晶硅膜时，通过掺杂磷(P)、硼(B)、等杂质原子来减小该多晶硅膜的电阻。作为形成该多晶硅膜的结果，栅电极15被内嵌在栅沟槽13内部。接着，使用各向异性或各向同性气体蚀刻来凹蚀刻该多晶硅膜(栅电极15)。在栅极氧化物膜14被暴露在半导体基板(n-型漂移区11)的表面上的阶段停止多晶硅膜的蚀亥IJ。通过多晶硅膜的凹蚀刻，如图14(c)中所示，形成内嵌于栅沟槽13内部的栅电极15。由于在凹蚀刻多晶硅膜时与沉积在半导体基板上的多晶硅的厚度相当的量被凹蚀刻，栅电极15被凹蚀刻至距离栅沟槽13的顶点部分(孔部)在100到150nm范围内的深度。接着，如图14(d)中所示，仅移除了位于半导体基板(n-型漂移区11)前表面侧上的栅极氧化物膜14，藉此暴露出半导体基板的前表面。此时，例如，使用各向异性蚀刻作为移除栅极氧化物膜14的方法。使用各向异性蚀刻移除在半导体基板的前表面上的栅极氧化物膜14是优选的，因为没有蚀刻位于栅沟槽13的侧壁部分的上部上的栅极氧化物膜，且该栅极氧化物膜14保留原始厚度状态。进ー步地，在之后的步骤中形成、但在附图中被省略的P-型基极区、P-型接触区、以及P-型发射极区的离子注入表面是同一个表面，且在栅沟槽13形成之后进行P-型基极区的形成。因此，可能使得P-型基极区的扩散深度小于栅沟槽13的深度。进一歩地，各向异性蚀刻也是有利的，因为有可能防止硼在热氧化物膜的形成过程中被引入氧化物膜。接着，如图15(a)中所示，在半导体基板的前表面上形成具有20_50nm厚度的屏蔽氧化膜14a。屏蔽氧化膜14a的厚度是在注入离子时硼离子或砷(As)离子通过其可充分地滲透的厚度。此处，图15 (a)是示出沿图15(b)中所示的制造中途的IGBT平面图的沿截面线X-X’的截面结构。接着，在半导体基板的前表面上覆盖抗蚀剂(未示出)。接着，使用光刻技术、形成抗蚀剂掩模(未示出)来图案化掩模，在抗蚀剂掩模中露出其中形成半导体基板的P-型基极区12的区域。然后，使用抗蚀剂掩模作为掩模，在加速电压在例如50keV范围内、且掺杂剂在例如IX IO1Vcm2到5X IO1Vcm2范围内的离子注入条件下进行硼离子注入。接着，在移除抗蚀剂掩模之后，在1100° C范围执行热扩散エ艺。作为热扩散エ艺的结果，如图15(b)中所示，在垂直于栅沟槽13的形式下，以条状形成P-型基极区12。相对于根据实施例3的IGBT的P-型基极区12的尺寸，沿注入硼离子的半导体基板的前表面上的栅沟槽13纵向的宽度可能是例如约6 ym，而不注入硼离子的宽度(在由热处理引起的扩散之后的宽度)可能是例如约14um。在图15(b)中通过阴影示出的P-型基极区是具有热扩散后宽度的P-型基极区。接着，如图16(a)中所示，在P-型基极区12的表面层中形成p_型接触区17。图 16(a)是示出沿图16(b)中所示制造中途的IGBT平面图的沿截面线X-X’的截面结构。具体地，以如下方式形成P-型接触区17。在半导体基板的前表面上覆盖抗蚀剂(未示出)。接着，使用光刻技术来图案化抗蚀剂从而形成抗蚀剂掩模25，在抗蚀剂掩模25中使其中形成平台区域47的P-型接触区17的区域开ロ。然后，使用抗蚀剂掩模25作为掩模，在加速电压在例如IOOkeV范围内、且掺杂剂在例如IXlO1Vcm2到5X1015/cm2范围内的离子注入条件下进行硼离子注入。接着，在移除抗蚀剂掩模25之后，在1000° C范围执行热扩散エ艺。因此，在相邻栅沟槽13之间形成的P-型基极区12的表面层中选择性地形成接触例如在附图平面右侧上的栅沟槽13的P-型接触区17，如图16(a)和16(b)中所示。此处，P-型接触区17沿栅沟槽13的纵向的尺寸可以是注入硼离子的半导体基板的前表面的宽度，例如，约5. 5pm。同样，p-型接触区17沿栅沟槽13的横向的尺寸可以是注入硼离子的半导体基板的前表面的宽度，例如，约2 u m。接着，如图17(a)中所示，在p-型基极区12的表面中形成n-型发射极区16。图
17(a)是示出沿图17(b)中所示制造中途的IGBT平面图的沿截面线X-X’的截面结构。具体地，以如下方式形成n-型发射极区16。在半导体基板的前表面上覆盖抗蚀剂(未示出)。接着，使用光刻技术来图案化抗蚀剂从而形成抗蚀剂掩模25，在抗蚀剂掩模25中使其中形成平台区域47的表面的n-型发射极区16的区域开ロ。然后，使用抗蚀剂掩模25作为掩模，在加速电压在例如IOOkeV到200keV范围内、且掺杂剂在例如IX IO1Vcm2到5X IO1Vcm2范围内的离子注入条件下进行砷离子注入。接着，在移除抗蚀剂掩模25之后，在1000° C范围执行热扩散エ艺。因此，从P-型接触区17的一部分到P-型基极区12的表面层，形成与位于附图平面左侧的、P-型接触区17不接触的栅沟槽13相接触的n-型发射极区16，如图17(a)和17(b)中所示。接着，如图18(a)中所示，在半导体基板的前表面上形成绝缘膜18、且在绝缘膜18上形成接触孔部分46。图18 (a)是示出沿图18(b)中所示制造中途的IGBT平面图的沿截面线X-X’的截面结构。具体地，在BPSG (硼磷硅酸盐玻璃)等的绝缘膜被沉积在整个基板上之后，通过光刻步骤和各向异性蚀刻形成接触孔部分46。形成接触孔部分46的目的在于使得在半导体基板的前表面侧上形成的n-型发射极区16和p-型接触区17接触到在半导体基板的前表面上形成的金属电极(发射电极)19。通过在绝缘膜18中形成接触孔部分46，n-型发射极区16和P-型接触区17和发射电极19相接触，且栅沟槽13内的栅电极15用绝缘膜18覆盖。此时，接触孔部分46沿栅沟槽13纵向的孔宽度大于n-型发射极区16的长度。接触孔部分46的尺寸可以是，例如，相对于n-型发射极区16的5. 0 y m的长度，接触孔部分46沿栅沟槽13纵向的孔宽度是4. 5 y m。接触孔部分沿沟槽13横向的长度可以是2 u m。因此，通过使用溅射等在半导体基板的前表面上沉积未示出的铝等金属膜、在光刻步骤中图案化、以及合金化，在整个有源区上形成金属电极层，该金属电极层形成发射电扱。进ー步地，还优选的是如果必要的话在整个芯片表面上沉积钝化膜(未示出)。与在半导体基板的前表面上的上述形成步骤一祥，在半导体表面的后表面侧的处理也是必须的。可以已知步骤来进行在半导体基板后表面上的形成步骤。例如，这些步骤如下(图中被省略)。半导体基板从半导体基板后表面侧起研磨至预定厚度(该预定厚度根据击穿电压确定)(例如，在80到约120iim范围内)。接着，使用离子注入和热处理，在半导 体基板的后表面上形成n-型缓冲层(或n-型场阻断层)和P-型集电极层。随后，通过形成集电极完成晶片级垂直IGBT。接着，使用图19到21，将给出对于由于根据实施例3的IGBT的特性获得的优势的描述。图19是示出根据本发明的实施例3的半导体器件的电特性的说明性示图。图20和图21是示出根据实施方式3的半导体器件中的电特性的特性示图。图19(a)示出根据实施例3的栅沟槽型IGBT的沟槽节距和击穿电压之间关系的调查結果。垂直轴是在p-n结理想击穿电压值处归ー化的击穿电压(理想的p-n结=1)。具有50 Q cm的电阻率和120
厚度的FZ (浮区)-N基板被用作半导体基板(n-型漂移区11)。图19(b)示意性地示出应用从而获得图19(a)结果的IGBT的截面结构。图19(b)中所示的IGBT是在半导体基板的集电极层ー侧上具有n-型场阻断区50的FS-IGBT结构。在图19(a)中，通过将栅沟槽13沿横向的宽度23固定在0.8 ym、并不同地改变平台区域47沿栅沟槽横向的宽度48，来将沟槽节距24在例如2到6 ii m范围内做出不同的改变。同样，栅沟槽13的深度和栅沟槽13位于P-型基极区12内的那部分深度之间的比值m:n为1:0. 6。从图19(a)所示的结果清楚地发现，当沟槽节距24变得较窄时击穿电压升高，接近p-n结理想的击穿电压值(此时图19(a)的垂直轴为I)。使用实际的IGBT，不需要将击穿电压增至当半导体基板的电阻率为50 Q cm且厚度为120 u m时的理想击穿电压，只要有可能提供特定预定击穿电压或更高电压时该IGBT可耐受实际使用即可。因此，可高于特定特定击穿电压的击穿电压和预定击穿电压之间的差异可被用于降低半导体基板的电阻率或减小最终半导体基板的厚度。降低半导体基板的电阻率获得了抑制IGBT截止变化的优势。同样，减小最終半导体基板的厚度获得了能減少导通电压和截止功率损失中的一个或两者的优势，因此能在两者之间的平衡关系方面实现改迸。具体地，使用1200V等级的FS-IGBT，替代具有电阻率50 Q cm且厚度120 u m的半导体基板，通过应用具有其中沟槽节距24为3 y m或更小的配置的前表面结构，有可能以同样方式使用具有电阻率45 Q cm且厚度115 y m的半导体基板。对于已知IGBT难以减少沟槽节距24。例如，由于栅沟槽13沿横向的宽度23为0.8um,当配置沟槽节距24为3 y m时平台区域47沿栅沟槽横向的宽度需要为2. 2 y m。然而，如之前需要解决的问题中所述的，为了减少在已知IGBT前表面结构中平台区域47沿栅沟槽横向的宽度，有必要应用更昂贵的可能进行微型制造的暴露设备、或者应用复杂的エ艺步骤(例如，之前所述的沟槽接触)。即，在已知IGBT中，当设计规则没有变化时由于沟槽节距24的最小值是5 y m，平台区域47沿栅沟槽横向的宽度最小值是4. 2 y m。同吋，由于在根据实施例3的IGBT的情况下，足以使得n_型发射极区仅接触ー个栅沟槽，可能减小平台区域47沿栅沟槽横向的宽度。具体地，根据实施例3的IGBT的平台区域47沿栅沟槽横向的宽度为例如，2. 7 ii m，这是已知IGBT的平台区域沿栅沟槽横向宽度的三分之一的范围，且有可能将沟槽节距24减小至3. 5iim。实际上，由于还可能使得P-型接触区17沿栅沟槽横向的宽度略小于已知IGBT的P-型接触区17沿栅沟槽横向的宽度，可能相比已知IGBT的平台区域沿栅沟槽横向的宽度进ー步将平台区域41沿栅沟槽横向的宽度减小三分之一。因此，使用根据实施例3的IGBT，即使在设计规则没有变化时，沟槽节距为3pm也是可能的。使用根据实施例3的IGBT，尽 管使用其中沟槽节距24为3 ii m的示例来进行描述,沟槽节距24可以是m或更小。 沟槽节距24为4 y m或更小是优选的，原因在于在图19中示出沟槽节距24和击穿电压之间的关系的示图中，在沟槽节距24为4 iim或更小的区域中击穿电压上升度较为缓和。通过沟槽节距24为4 y m或更小，不仅击穿电压较高，还可能使得响应于沟槽节距24的最终长度的击穿电压的变化较弱，意味着可能防止由于沟槽节距24的最终长度中的误差引起的击穿电压中的较大变化，这是有利的。进ー步地，沟槽节距24还可根据栅沟槽沿横向的宽度23而适当地变化。例如，在根据IGBT的实施例的IGBT中，当沟槽节距24为m吋，栅沟槽13沿横向的宽度23取为0.8 Um0此时，取栅沟槽13沿横向的宽度23的值除以沟槽节距24为Y，Y为0. 2。当有可能使用诸如暴露设备之类的制造设备使栅沟槽13沿横向的宽度23小于0. 8 y m时，也有必要减小平台区域47沿栅沟槽横向的宽度48。有必要以此方式减小平台区域47沿栅沟槽横向的宽度48的理由是，在平台区域47沿栅沟槽横向的宽度48相对于沟槽节距24的比值增加且Y变得大于0.2的情况下，在栅沟槽13底部中的电场强度易于增加。因此，至少Y为0.2或更大是足够的，有可能还通过根据栅沟槽沿横向的宽度23而适当地改变沟槽节距24来維持、或减小平台区域47沿栅沟槽横向的宽度48相对于沟槽节距24的比值，且因此可能防止击穿电压的下降。例如，在其中栅沟槽13沿横向的宽度23为I. 5 iim的情况下，沟槽节距24是7.5pm或更小足以使得Y为0.2或更大。同样，在其中栅沟槽13沿横向的宽度23为
0.5 的情况下，沟槽节距24是2. 5 或更小足以使得、为0. 2或更大。进ー步地，如上所述，同样可能使得沟槽节距为4 u m或更小、优选地是3 u m或更小。接着，将给出对于根据实施例3的IGBT的折衷特性的描述。图20是示出根据实施例3的半导体器件的导通电压和截止功率损失之间的关系的特性图。图20示出其中比较了根据实施例3的IGBT和两种已知IGBT的已知导通电压(导通状态电压降)和截止功率损失(截止能量)的折衷特性的特性图。根据实施例3的IGBT的结构使得沟槽节距24为3 iim，同时半导体基板的电阻率和厚度分别是45 Q cm和115 (图示为图20中的实施例。还以同样方式被图示为图21和40中的实施例)。
相对于已知IGBT，ー个已知的IGBT使得沟槽节距为3 U m,同时半导体基板的电阻率和厚度分别是45 Q cm和115 iim (下文称为第一已知例的IGBT，且示为图20中的第一已知例。还以同样方式示为图21和图40中的第一已知例)。另ー个已知IGBT使得沟槽节距为5iim，同时半导体基板的电阻率和厚度分别是50Qcm和120iim (下文称为第二已知例的IGBT，且示为图20中的第二已知例)。如图20中清楚地，首先，具有5 iim沟槽节距的第二已知例的IGBT具有的截止损失相比其他两个IGBT (根据工作室里3的IGBT和根据第一已知例的IGBT)，相对于相同导通电压要高30-40%范围。即，该折衷特性曲线最为远离原点，且该折衷特性是最差的。同时，可看出，对于根据实施例3的IGBT，其折衷特性曲线相比具有同样沟槽节距(3 u m)的第一已知例的IGBT更为接近截止损失的原点达10%范围内。即，根据本发明的IGBT相比已知的IGBT实现了减少电损失的优势。进ー步地，在相同沟槽节距(3pm)的情况下，相比根据本发明的IGBT(例如，根据实施例3的IGBT)，有必要应用更昂贵的半导体器件、半导体エ艺等，来制造第一已知例的 IGBT0即，第一已知例的IGBT的エ艺成本増加。同时，根据本发明的IGBT，获得了在不增加エ艺成本的情况下减少电损失的优势。对于上述理由，不仅根据本发明的IGBT的电损失低于已知的IGBT，同样可能以较低芯片成本提供根据本发明的IGBT。接着，将给出对于根据实施例3的IGBT的导通特性的描述。图21是示出根据实施例3的半导体器件的截止特性的特性示图。图21(a)和图21(b)示出在根据实施例3 (实施例)的IGBT和具有3 iim的沟槽节距的已知IGBT (第一已知例)的电感负载情况下的导通波形示例。图21 (a)示出在较早的导通阶段的导通波形，而图21(b)示出在稍后的导通阶段的导通波形。同样，在图21 (a)中，在左侧垂直轴示出集电极电压Vce (集电极电压)和集电极电流Ic (集电极电流)，而在右侧垂直轴示出栅极电压\E (栅极电压)。在图21 (b)中，在左侧垂直轴示出集电极电压Vce (集电极电压)，而在右侧垂直轴示出栅极电压Vce (栅极电压)。使用根据实施例3的IGBT，如图21(a)中所示，导通时的导通电流变化率(di/dt)被保持得较小。因此，导通峰值电流也较小，且存在软导通波形。此处，软导通表示导通电流变化率(di/dt)和导通峰值电流较小。同时，使用第一已知例的IGBT，导通时的导通电流变化率(di/dt)快速増加，且导通峰值电流也较高，从而形成所谓硬导通波形。这些类型的IGBT导通特性对于相对臂超高速续流ニ极管(FWD)的特性有影响。SP，当应用根据实施例3的IGBT吋，FffD具有软恢复，而在应用第一已知例的IGBT吋，FffD具有硬恢复。此处，软恢复表示反向恢复峰值电流(其绝对值基本与导通峰值电流相同)较小，且在电流后来减少时的时间电流变化率也较小。进ー步地，软恢复表示ニ极管阳极-阴极电压的过冲也较小。硬恢复是表示这些趋势的反向的相反恢复现象。一般而言，FWD恢复越硬，越有可能发生损坏或波形振荡现象，意味着软恢复是合乎期望的。基于这一点，可看出优选的是应用根据实施例3的IGBT。当然，与根据实施例3的IGBT —祥，对于根据本发明的其他实施例的IGBT已经确认了同样的FWD软恢复现象。接着，将给出对于根据本发明的IGBT的导通特性的改进的理由的描述。根据本发明的IGBT (例如，根据实施例3的IGBT)的导通波形是相比已知IGBT (例如，第一已知例的IGBT)更软的波形的原因在于与栅沟槽侧壁接触的P-型基极区的面积(Cies)和与栅沟槽侧壁相接触的除了发射极区外的n-型区(主要是n-型漂移区)的面积(Cres)之间的比值(下文称为Cies/Cres比值)的差。在集电极电流I。増加的较早导通阶段的周期中，空穴电流流入其中除n_型发射极区外的n-型区(主要是n-型漂移区)与栅沟槽侧壁接触的区域。因此，有空穴流入的区域的电位上升。电位上升的量大于栅极电位上升的量。因此，用下式(I)表达由于栅电位增加栅电极被充电的电荷量Q。(表达式I)Q=CoxV…(I)
此处，Cox表示栅极氧化膜体积，而V表示电压。考虑到Cra是随时间恒定的，当在式(I)两侧对时间微分、并在经微分的方程式中代入I=dQ/dt和d (CqxV)/dt=CQX (dV/dt)，获得如下的式(2)。(表达式2)I=Cox (dV/dt)…(2)即，由电位变化引起的位移电流流入栅电扱。由于该位移电流以此方式起作用从而打开MOS栅极，IGBT的Cies/Cres比值越小，栅电压Vse越易于上升。因此，式(2)中的dV/dt増加。S卩，当Cies/Cres比值减小时，抑制了栅电压VeE的上升。同吋，IGBT—般利用MOS栅极的限流功能，控制IGBT的饱和电流值，从而满足短路能力。用以下式(3)表达饱和 电流值し。(表达式3)Isat= [ U nsC0XZ/ {2 (I-a pnp) LCH} ] (Vc-Vth)2 …⑶此处，u ns表示电子表面迁移率、Z是总发射极宽度、a pnp是电流放大率、Lch是总沟道长度、\是栅极电压、且Vth是阈值。为了具有恒定饱和电流从而不引起其他电特性(导通电压、截止功率损失等)的变化，有必要使得总沟道长度Lai和栅极阈值Vth都不变，且总发射极宽度Z不变。当对于根据本发明的IGBT应用式(3)的条件、且不引起已知IGBT的电特性变化 时，在整个有源区中的n-型发射极区的面积(约等于反型层沟道的面积)是已知IGBT的两倍。因此，当假设输入电容(Cies)和反馈电容(Cres)之间的比值(Cies/Cres比值)为3，相比已知IGBT中的P，根据本发明的IGBT中的P约为两倍高，且可能有效地使Cres实质上减半。减少作为Cies/Cres比值的P，对于导通波形具有良好的效果。一个效果在于，由于可能抑制式(2)中流入栅电极的电流，抑制了栅电压Vra的上升。另ー个效果在于，可能在之后的导通阶段中加速集电极电压Vra的下降。如图21(b)中所示，根据实施例3的IGBT的集电极电压Vra快速地、极快地在稳定的导通状态附近减小。其原因在于，如用图21(b)中所示的栅极电压(VeE)所表达的，相比第一已知例的IGBT，根据实施例3的IGBT的镜像周期更快地结束，且作为驱动电压的栅极电压\E位于15V附近。镜像周期取决于IGBT的Cres。因此，归功于根据本发明的IGBT中的@小于已知IGBT中的P，导通的快速结束是ー个优势。即，根据本发明的IGBT中的減少P的优势，是通过可能減少其中除了 n-型发射极区外的n-型区(主要是n-型漂移区)与栅沟槽侧壁相接触的区域的接触区域的面积而实现的优势。接着，将给出对于根据实施例3的IGBT的截止能力的描述。图40是示出根据本发明的实施例3的半导体器件的电特性的特性示图。图40示出在根据实施例3 (实施例)的IGBT和具有3 u m沟槽节距的已知IGBT (第一已知例)的电感负载情况下的截止能力的比较。截止能力是在特定电源电压处可能截止的最大集电极电流值(被在图40中示为最大截止电流值截止电流能力)。使用根据实施例3的IGBT和第一已知例的IGBT，栅极电压为15V，电源电压为600V、且浮动电感为80nH。如图40中所示，可看出相比第一已知例的IGBT，根据实施例3的IGBT可截止I. 2倍或更多的电流。根据实施例3的IGBT的优势，如上所述，是通过分散在栅沟槽底部中集中的空穴电流而实现的优势，因此抑制了截止时电场强度的増加。实施例4
接着，将使用图22给出根据本发明的实施例4的IGBT的描述。图22是示出根据本发明的实施例4的半导体器件的主要部分的平面图。相对于本发明的前述基本结构，根据实施例4的IGBT中的变化在于，在n-型发射极区16交替地接触左侧和右侧栅沟槽13的周期中，有两倍数量的P-型基极区12。即，在一个平台区域中隔着n-型漂移区11沿栅沟槽纵向对齐的四个P-型基极区12中，使得第一 P-型基极区12中的n-型发射极区16接触左侧栅沟槽13、且使得沿纵向位于与该P-型基极区12相邻的第二 P-型基极区12中的n-型发射极区16与左侧栅沟槽13相接触。进ー步地，使得在与第二 P-型基极区12相邻的第三P-型基极区12中的n-型发射极区16接触右侧栅沟槽13、且使得在与第三P-型基极区12相邻的第四P-型基极区12中的n-型发射极区16接触右侧栅沟槽13。因此，根据实施例4的IGBT的单元晶胞的长周期的尺寸是，其中P-型基极区12沿栅沟槽纵向长度的四倍与位于在沿栅沟槽纵向彼此相邻的P-型基极区12之间的n-型基极区11的栅沟槽纵向长度的三倍加在一起的尺寸。根据实施例4的IGBT的単元晶胞的短周期与根据实施例3的IGBT的短周期一祥。因此，在一个平台区域47中在栅沟槽纵向对齐的四个P-型基极区12被包括在根据实施例4的IGBT的单元晶胞42中，根据实施例4的IGBT的单元晶胞42中的p-型基极区12的总数量是四个。使用这种类型配置的単元晶胞42，也可能实现与使用根据实施例I的IGBT —样的优势。进ー步地，在n-型发射极区16交替地接触左侧和右侧栅沟槽13的周期中可能有三个或更多个P-型基极区12。实施例5接着，将给出作为优选实施方式的根据本发明的实施例5的IGBT的描述。图23是示出根据本发明的实施例5的半导体器件的主要部分的平面图。图23是其中周期性配置图3(a)中所示的ー侧配置结构的情况的平面图。如图23中所示，根据实施例5的IGBT是具有ー侧配置结构的IGBT。通过使用具有ー侧配置结构的IGBT，根据实施例5的IGBT的単元晶胞42的长周期的尺寸是其中P-型基极区12沿栅沟槽纵向的长度和在沿沟槽纵向彼此相邻的P-型基极区12之间的距离各自加在一起的尺寸。根据实施例5的IGBT的単元晶胞42的短周期与根据实施例3的IGBT的短周期一祥。因此，在単元晶胞42中有一个P-型基极区12。由于n-型发射极区16没有接触到由平台区域47所夹持的栅沟槽13的两个侧壁中的ー个侧壁，每ー个栅沟槽13中总是存在其中没有形成反型层沟道的侧壁。图24是示意性地示出图23中所示的半导体器件的电流路径的平面图。图24是平面图，其中在栅电极导通情况下流动的空穴电流40、其中空穴电流聚集的区域41、和其中空穴电流稀疏的区域43在图23中所示的根据实施例5的IGBT的平面图中示意性地示出。如图24中所示，在根据实施例5的IGBT中，沿栅沟槽13纵向其中空穴电流聚集的区域41被其中空穴电流稀疏的区域43所分隔，不过以与根据实施例3的IGBT—祥的方式，沿栅沟槽横向连续形成其中空穴电流聚集的区域41。因此，使用根据实施例3的IGBT获得相同的优势(IE效果的増加、截止时电场强度的分布、以及其正反馈的抑制等)。实施例6接着，使用图25和26，将给出作为根据本发明的实施例5的IGBT的修改示例的根据实施例6的IGBT的描述。图25是示出根据本发明的实施例6的半导体器件的主要部分的平面图。根据实施例5的IGBT和根据实施例6的IGBT之间的差异在于在相邻平台区域 47中n-型发射极区16接触的栅沟槽13的附图平面左侧和右侧是相反的。如图25中所示，根据实施例6的IGBT的单元晶胞42的短周期的长度是其中平台区域12沿沟槽横向的宽度和栅沟槽13的横向宽度两者加在一起的长度。根据实施例6的IGBT的単元晶胞42的长周期与根据实施例5的IGBT的长周期一祥。即，根据实施例6的IGBT的单元晶胞42具有其中使得根据实施例5的IGBT的两个单元晶胞沿栅沟槽横向相邻地放置的结构，作为一个单元结构。因此，在根据实施例2的IGBT的单元晶胞42中包括总共两个P-型基极区12。图26是示意性地示出图25中所示的半导体器件的电流路径的平面图。图26是平面图，其中在栅电极导通情况下流动的空穴电流40、其中空穴电流聚集的区域41、和其中空穴电流稀疏的区域43在图25中所示的根据实施例6的IGBT的平面图中示意性地示出。如图26中所示，在根据实施例6的IGBT中，其中空穴电流聚集的区域41在栅沟槽13的横向和纵向方向中均被其中空穴电流稀疏的区域43所分隔。因此，相比根据实施例5的IGBT，在根据实施例6的IGBT中，IE效果的増加程度略弱。然而，在根据实施例6的IGBT中，相比已知IGBT中，栅沟槽13的沟槽节距较短，且在有源区中的反型层沟道的面积也是其面积的两倍大。因此，导通电压比已知IGBT中低。同样，使用根据实施例6的IGBT的截止时分散电场强度以及抑制正反馈的优势与根据实施例5的IGBT —祥。实施例7接着，使用图27和28，将给出作为根据本发明的实施例5的IGBT的修改示例的根据实施例7的IGBT的描述。图27是示出根据本发明的实施例7的半导体器件的主要部分的平面图。根据实施例5的IGBT和根据实施例7的IGBT之间的差异在干，以棋盘图案形式配置P-型基极区12，其中P-型基极区12被交替地配置在相邻平台区域47中。因此，在根据实施例7的IGBT的単元晶胞42中，配置于特定平台区域47中的p-型基极区12被配置为与平台区域47中的隔着栅沟槽13邻接该平台区域47的n-型漂移区11相邻，如图27中所示。图28是示意性地示出图27中所示的半导体器件的电流路径的平面图。图28(b)是平面图，其中在栅极导通情况下流动的空穴电流40、和其中空穴电流聚集的区域41在图27中所示的根据实施例7的IGBT的平面图中示意性地示出。如图28中所示，沿栅沟槽13的纵向和横向都均匀地配置其中空穴电流聚集的区域41。S卩，由于在根据实施例7的IGBT中没有形成其中空穴电流稀疏的区域，其中空穴电流聚集的区域41没有被其中空穴电流稀疏的区域所分隔。因此，使用根据实施例7的IGBT,与使用根据实施例I的IGBT —样获得增加IE效果的优势，因此，获得了充分小的导通电压。同样，使用根据实施例7的IGBT的截止时分散电场强度以及抑制正反馈的优势与根据实施例I的IGBT —祥。实施例8接着，使用图29和30，将给出作为根据本发明的实施例7的IGBT的修改示例的根据实施例8的IGBT的描述。图29是示出根据本发明的实施例8的半导体器件的主要部分的平面图。根据实施例7的IGBT和根据实施例8的IGBT之间的差异在于在相邻平台区域47中n-型发射极区16接触的栅沟槽13的附图平面左侧和右侧是相反的。如图29中所示，在根据实施例8的IGBT的単元晶胞42中，在隔着栅沟槽13彼此相邻的平台区域47中所配置的n-型发射极区16在一个平台区域47中接触左侧栅沟槽13且在另一个平台区 域47中接触右侧栅沟槽13。图30是示意性地示出图29中所示的半导体器件的电流路径的平面图。图30是平面图，其中在栅电极导通情况下流动的空穴电流40、其中空穴电流聚集的区域41、和其中空穴电流稀疏的区域43在图29中所示的根据实施例8的IGBT的平面图中示意性地示出。如图30中所示，在根据实施例8的IGBT中，其中空穴电流聚集的区域41在栅沟槽13的纵向方向中被其中空穴电流稀疏的区域43所分隔。同时，其中空穴电流聚集的区域41沿栅沟槽13的纵向连续地形成。在根据实施例8的IGBT中其中空穴电流聚集的区域41和其中空穴电流稀疏的区域43的此类型的配置类似于已知IGBT中的配置。然而，在根据实施例8的IGBT中，相比已知IGBT栅沟槽13的沟槽节距较短，且在有源区中的反型层沟道的面积也是其面积的两倍大。因此,导通电压比已知IGBT中低。同样，相比已知IGBT，使用根据实施例8的IGBT的优势为截止时分散电场强度以及抑制正反馈被更为显著地抑制。其原因在于其中空穴电流稀疏的区域43形成在栅沟槽
13(每隔ー个)中，而不是在P-型基极区中。即，在已知IGBT中其中空穴电流聚集的区域41形成在每ー个栅沟槽13中，在根据实施例8的IGBT中其中空穴电流聚集的区域41每隔ー个地形成在栅沟槽13中。因此，根据实施例8的IGBT中空穴浓度被減少，且抑制了由于在栅沟槽13底部中由空穴引起的电场强度的增加。此处，将对于根据实施例8的IGBT和根据实施例7的IGBT以及根据实施例I的IGBT的导通电压之间的区别做出描述。图31是示出根据本发明的实施例1、7、和8的半导体器件的电特性的特性示图。图31是根据三个实施例1、7、和8的IGBT中导通电压(集电极电压)和集电极电流(集电极电流密度)的曲线(I-V曲线)。在图31中，用直线表示根据实施例I的IGBT (交替配置)的I-V曲线。用虚线表示根据实施例2的IGBT (—侧配置2)的I-V曲线。用点线表示根据实施例8的IGBT (—侧配置I)的I-V曲线。在根据实施例1、7、和8的IGBT中，具有最低导通电压的ー个是根据实施例I的IGBT0同样，尽管根据实施例7的IGBT和根据实施例8的IGBT的导通电压类似，根据实施例7的IGBT的导通电压低于根据实施例8的IGBT的导通电压。根据实施例7的IGBT的导通电压高于根据实施例I的IGBT的导通电压的理由在于，在每ー个栅沟槽13的栅沟槽13的两个侧壁的一个侧壁上没有形成反型层沟道。S卩，在图28中示意性地示出的根据实施例7的IGBT中在其中空穴电流聚集的区域14的分布中的空穴聚集的程度比根据实施例I的IGBT的其中空穴电流聚集的区域的分布中的弱。因此，如果有什么区别的话，优选的是其中n-型发射极区16与栅沟槽13接触的方式是交替地接触左侧和右侧栅沟槽13 (例如，根据实施例I的IGBT)。当然，当n-型发射极区16与ー侧的栅沟槽13接触吋，作为根据实施例7和8的IGBT，也出现了相比已知IGBT的更优选的操作优势。 实施例9接着，将使用图32给出根据实施例9的IGBT的描述。图32是示出根据本发明的实施例9的半导体器件的主要部分的平面图。根据实施例9的IGBT被应用到根据至今描述的根据本发明的所有实施例的IGBT。根据实施例9的IGBT可具有这样的结构，其中p-型接触区17接触栅沟槽13b，如图32(a)中所示，或可具有这样的结构，其中P-型接触区17隔着微间距区42与栅沟槽13b间隔开，如图32(b)中所示。不论使用如图32(a)和32(b)中所示的根据实施例9的IGBT的结构中的哪ー个结构，获得使用根据本发明的实施例的IGBT的各种优势。具体地，使用其中P-型接触区17与栅沟槽13b接触的结构，如图32(a)中所示，易于获得截止时汲取空穴的优势(空穴从P-型基极区穿过P-型接触区17至发射电扱)。即，由于在其中P-型接触区17与栅沟槽13b间隔开的结构中，如图32(b)中所示，在P-型接触区17和栅沟槽13b的间隔区45中产生微量电阻，朝向栅沟槽13b的空穴的比例略微下降。其中32(a)中所示的其中P-型接触区17接触栅沟槽13b的结构是优选的，因为，由于其中在P-型接触区17和栅沟槽13b的间隔区45中产生的电阻量不存在，闩锁能力几乎没有増加。对于迄今为止的根据实施例的IGBT，对于其中额定电压为1200V的情况给出了描述，但并不限于此，使用其他额定电压，例如，600￥、17000￥、3300￥、或6500￥也获得相同优势。具体地，由于半导体的电阻率较高(100 Q cm或更大)且具有所谓3300V或更高的高击穿电压级，截止时空穴浓度的増加直接引起电场强度的増加。因此，使用根据本发明的IGBT是更优选的，因为其中空穴电流聚集的区域被均匀地分散，且有可能特别在栅沟槽的底部抑制截止时电场强度的増加。エ业实用性如上所述，根据本发明的半导体器件在功率转换设备等中所使用的绝缘栅半导体器件(IGBT)中是特别有用的。參考号码和标记Iln-型漂移区12，12a, 12b, 12c p-型基极区13，13a, 13b, 13c 栅沟槽14栅氧化膜14a屏蔽氧化膜15栅电极
16, 16a, 16b, 16c n_ 型发射极区17，17a，17b p-型接触区18绝缘膜19发射电极22集电电极23栅沟槽宽度24沟槽节距25抗蚀剂掩模
30氧化膜40、40a空穴电流41、41a其中空穴电流聚集的区域42单元晶胞43其中空穴电流稀疏的区域45间隔区46接触孔部分47, 47a, 47b, 47c 平台区域48平台区域宽度50n-型场阻断区5Ip-型集电极区
权利要求
1.一种半导体器件，其特征在于，所述半导体器件包括 由第一导电类型的半导体基板构成的第一半导体层； 在所述第一半导体层的一个主表面中形成的彼此平行地配置的条状的至少两个沟槽； 在所述沟槽中隔着绝缘膜形成的栅电极； 沿夹在所述沟槽之间的所述第一半导体层的表面层的所述沟槽的纵向选择性地形成的多个第二导电类型的第二半导体层； 在所述第二半导体层的表面层中选择性地形成的第一导电类型的第三半导体层； 在所述第二半导体层的表面层中选择性地形成的第二导电类型的第四半导体层，其杂质浓度高于所述第二半导体层； 在所述第一半导体基板的所述一个主表面上形成的与所述第三半导体层相接触的发射电极； 设置在所述第一半导体基板的另一主表面上的第二导电类型的第五半导体层；以及 与所述第五半导体层接触的集电电极，其中 所述第三半导体层与相邻沟槽中的一个沟槽相接触，且与另一个沟槽间隔开，所述第三半导体层的位于所述另一个沟槽侧的边缘部分的至少一个部分端接于所述第四半导体层内，并且 所述第四半导体层的沿所述沟槽的纵向的长度大于第三半导体层的沿所述沟槽的纵向的长度。
2.如权利要求I所述的半导体器件，其特征在于，在所述相邻沟槽之间沿所述沟槽的纵向分别形成在彼此相邻的各个所述第二半导体层中的所述第三半导体层分别与所述一个沟槽和所述另一个沟槽中的同一个沟槽相接触。
3.如权利要求I所述的半导体器件，其特征在于，在所述相邻沟槽之间沿所述沟槽的纵向分别形成在彼此相邻的各个所述第二半导体层中的所述第三半导体层分别与所述相邻沟槽中的不同沟槽相接触。
4.如权利要求2所述的半导体器件，其特征在于，有至少三个或更多个沟槽，且所述第二半导体层和第一半导体层沿所述沟槽的横向隔着所述沟槽交替地设置。
5.如权利要求3所述的半导体器件，其特征在于，有至少三个或更多个沟槽，且所述第二半导体层和第一半导体层沿所述沟槽的横向隔着所述沟槽交替地设置。
6.如权利要求2所述的半导体器件，其特征在于，有至少三个或更多个沟槽，且所述第二半导体层沿所述沟槽的横向设置为隔着所述沟槽对齐。
7.如权利要求3所述的半导体器件，其特征在于，有至少三个或更多个沟槽，且所述第二半导体层沿所述沟槽的横向设置为隔着所述沟槽对齐。
8.如权利要求I所述的半导体器件，其特征在于，所述第四半导体层与所述相邻沟槽的另一个相接触。
9.如权利要求I到8中任一个所述的半导体器件，其特征在于，所述沟槽的横向宽度的值除以节距长度为0. 2或更多，其中所述节距长度为所述沟槽的横向宽度和从所述沟槽到相邻沟槽的侧壁的半导体区域的宽度相加。
10.如权利要求9所述的半导体器件，其特征在于，所述节距长度是4y m或更小。
11.如权利要求10所述的半导体器件，其特征在于，所述节距长度是3 或更小。
全文摘要
在n-型偏移区(11)的表面中形成多个栅沟槽(13a,13b)。隔着栅沟槽(13a,13b)内壁上的栅氧化膜(14)而形成栅电极(15)。选择性地形成P-型基极区(12a,12b)从而在相邻的栅沟槽(13a，13b)之间的栅沟槽纵向彼此相邻。在p-型基极区(12a,12b)的表面层中形成n-型发射极区(16a)与栅沟槽(13a)相接触。在p-型基极区(12a)的表面层中也形成浓度比p-型基极区(12a)高的p-型接触区(17)，从而与n-型发射极区(16a)的栅沟槽(13b)侧相接触。位于n-型发射极区(16a)的栅沟槽(13b)侧的边缘部分端接于p-型接触区内(17)。
文档编号H01L21/336GK102804385SQ201180013762
公开日2012年11月28日 申请日期2011年10月19日 优先权日2010年11月30日
发明者吉川功 申请人:富士电机株式会社