半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明的技术领域涉及使用氧化物半导体的半导体器件。
背景技术：
近年来，用于许多液晶显示设备以及以平板显示器为代表的发光显示设备的晶体管已包括诸如非晶硅或多晶硅之类的硅半导体，并且已形成在玻璃基板上。替代硅半导体，其中将氧化物半导体用于晶体管的技术已受到了关注。氧化物半导体的示例包括作为ー组分金属氧化物的氧化锌以及作为同系化合物的In-Ga-Zn-O基氧化物半导体。此外，掲示了其中晶体管使用这些氧化物半导体来形成并且晶体管用于显示设备中像素的开关元件等的技术(參见专利文献I和专利文献2)。 [參考文献][专利文献I]日本公开专利申请No.2007-123861[专利文献2]日本公开专利申请No.2007-9605
发明内容
底栅晶体管可称为水平晶体管，因为漏电流在水平方向上在源极和漏极之间流动。必须增加水平晶体管的大小，以使大的漏电流可以流动。因此，水平晶体管不能说是适合用于高功率应用的半导体器件，如功率器件。作为用于高功率应用的半导体器件，垂直晶体管据说是优选的，其中用作沟道区的半导体层与源电极层和漏电极层重叠，并且漏电流的方向为半导体层的厚度方向。这是因为当形成这些晶体管以使相同或基本相同量的漏电流可以流动时垂直晶体管可形成为比水平晶体管小(具有较小的面积)。存在垂直晶体管的各种结构。当垂直晶体管的栅电极层邻近半导体层的侧表面形成时，垂直晶体管的漏电极层和源电极层各自的宽度增加(沟道区的宽度增加)以获得较大的漏电流，从而从邻近半导体层的侧表面形成的栅电极层施加到半导体层的电场可能不足。此外，用于高功率应用的半导体器件需要具有诸如高击穿电压、高转换效率、或快速切换之类的性质的结构以及其中大漏电流可流动的结构。因此，鉴于以上几点，本发明ー个实施例的目的在于提供具有良好性质的用于高功率应用的半导体器件。根据本发明一个实施例，垂直晶体管的栅电极层的部分与源电极层、漏电极层和用作沟道区的半导体层的部分重叠。通过该结构，栅电极层可施加足够高的电场至用作沟道区的半导体层。此外，作为改进用于高功率应用的半导体器件所需的上述性质的半导体材料，优选使用氧化物半导体。氧化物半导体的带隙是硅半导体的带隙的两倍或更高；因此氧化物半导体具有改进半导体器件的击穿电压、降低功率损耗等的优点。本发明ー个实施例是ー种晶体管，该晶体管包括源电极层；与源电极层接触的氧化物半导体层；与氧化物半导体层接触的漏电极层；栅电极层，其部分与源电极层、漏电极层和氧化物半导体层重叠；以及与栅电极层的整个表面接触的栅绝缘层。栅电极层的底表面侧上的栅绝缘层与源电极层接触，并且栅电极层的上表面侧上的栅绝缘层与氧化物半导体层接触。本发明另ー实施例是ー种晶体管，该晶体管包括源电极层；与源电极层接触的氧化物半导体层；与氧化物半导体层接触的漏电极层；栅电极层，其部分与源电极层、漏电极层和氧化物半导体层重叠；以及与栅电极层的整个表面接触的栅绝缘层。栅电极层的底表面侧和上表面侧上的栅绝缘层与氧化物半导体层接触。在上述晶体管中，对设置的栅电极层和栅绝缘层的数量没有特定限制。可设置两个栅电极层和两个栅绝缘层以增加施加到氧化物半导体层的电场，并且可形成隔着氧化物半导体层彼此面对的ー对栅电极层以及隔着氧化物半导体层彼此面对的ー对栅绝缘层。或 者，可设置多个单元，在每个单元中ー对栅电极层彼此面对并且ー对栅绝缘层彼此面对。又或者，栅电极层和栅绝缘层可以环形设置以包围氧化物半导体层。当氧化物半导体层在上述晶体管中形成为较厚时，平坦度可能丢失，并且氧化物半导体层可能分离；因此优选在氧化物半导体层中设置导电层。大的漏电流可以流过用上述方法获得的晶体管，并且该晶体管具有高漏极击穿电压特性。因此，本发明ー个实施例可提供具有良好性质的用于高功率应用的半导体器件。


图IA是晶体管的俯视图，而图IB是其截面图。图2A是晶体管的俯视图，而图2B是其截面图。图3A是晶体管的俯视图，而图3B是其截面图。图4A是晶体管的俯视图，而图4B是其截面图。图5A是晶体管的俯视图，而图5B是其截面图。图6A是晶体管的俯视图，而图6B是其截面图。图7A是晶体管的俯视图,而图7B是其截面图。图8A是晶体管的俯视图，而图8B是其截面图。图9A至9C是示出用于制造晶体管的方法的截面图。图IOA至IOB是示出用于制造晶体管的方法的截面图。图IlA至IlD是示出用于制造晶体管的方法的截面图。图12A至12D是示出用于制造晶体管的方法的截面图。图13A至13E是示出用于制造晶体管的方法的截面图。图14是太阳能光伏系统的示例的图。
具体实施例方式在下文中參考附图详细描述本发明的各个实施例。注意，本发明不限于以下描述，而且本领域技术人员容易理解的是，模式和细节可以各种方式修改，而不背离本发明的精神和范围。因此，本发明不应被解释为限于以下诸实施例的描述。要注意，在下文描述的本发明的结构中，在不同附图中由相同附图标记指示相同部分或具有类似功能的部分，且不再重复其描述。注意，在一些情况下为了简单起见，本说明书中附图中所示的每ー结构的大小、层的厚度或区域等被放大。因此，本发明的各个实施例不限于这些比例。要注意，在本说明书中，“导通状态电流”是在薄膜晶体管为导通状态时在源极和漏极之间流动的电流。例如，在n沟道薄膜晶体管的情形中，导通状态电流是在晶体管的栅电压高于其阈值电压时在源极与漏极之间流动的电流。此外，“截止状态电流”是在薄膜晶体管为截止状态时在源极和漏极之间流动的电流。例如，在n沟道薄膜晶体管的情形中，截止状态电流是在晶体管的栅电压低于其阈值电压时在源极与漏极之间流动的电流。注意，此处“栅电压”是指在源极的电位被用作基准电位时源极和栅极之间的电位差例如，当在电路操作中改变电流流向吋，“源扱”和“漏扱”的功能有时可彼此互換。因此，在本说明书中，术语“源扱”和“漏扱”可分别用于指示漏极和源扱。 (实施例I)在本实施例中，将參考图IA和IB描述晶体管100的结构。图IA是晶体管100的俯视图，并且图IB对应于沿图IA中的虚线A-B所取的截面图。如图IB所示，源电极层103设置在基板101上，并且栅绝缘层110和栅电极层107设置在源电极层103上。栅绝缘层110覆盖栅电极层107的上表面和底表面，并且与源电极层103接触。此外，氧化物半导体层111的底表面与栅绝缘层110的部分和源电极层103的部分接触。此外，漏电极层113设置在氧化物半导体层111上，并且保护绝缘层115设置在晶体管100的最外层上。在晶体管100中，栅电极层107的部分与源电极层103和漏电极层113重叠，并且隔着栅绝缘层110覆盖有氧化物半导体层111。半导体100的氧化物半导体层111是高度提纯的氧化物半导体层，并且是其中缺陷能级被降低的氧化物半导体层。在晶体管100中，由于栅电极层107的部分覆盖有氧化物半导体层111，因此可将足够高的电场施加到氧化物半导体层111 ;因此，在氧化物半导体层111的较宽区域中形成沟道区。因此，大的漏电流可流过晶体管100。此外，使氧化物半导体层111的厚度较大，由此晶体管100可具有用于高功率应用的半导体器件所需的漏极击穿电压特性。此外，栅电极层107和栅绝缘层110中的每ー个优选具有梳形，以施加足够高的电场至氧化物半导体层111的较宽区域。对基板101没有具体限制，只要基板101至少具有足以耐受稍后要执行的热处理的耐热性。作为基板101，可使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃基板。作为玻璃基板，如果稍后要执行的热处理的温度较高，优选使用其应变点高于或等于730° C的玻璃基板。例如，使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、或钡硼硅酸盐玻璃之类的玻璃材料作为玻璃基板。注意，优选使用包含BaO和B203以使BaO的量大于的B203的量的玻璃基板。注意，可使用诸如陶瓷基板、石英基板、或兰宝石基板之类的由绝缘体形成的基板来代替玻璃基板。或者，可使用结晶玻璃等。可使用诸如钥、钛、铬、钽、钨、铝、铜、钕、钪、或镍之类的金属材料或包括这些材料中的任一种作为其主要组分的任何合金材料来将源电极层103形成为单层或叠层。此外，也可使用以掺杂有诸如磷之类的杂质元素的多晶硅为代表的半导体材料、AgPdCu合金、Al-Nd合金、Al-Ni合金等。源电极层103可具有单层结构、或者两层或更多层的叠层结构。例如，可给出含硅铝膜的单层结构、钛膜形成在铝膜上的双层结构、铜膜形成在铜-镁-铝合金膜上的双层结构、钛膜形成在钨膜上的双层结构、以钛膜、铝膜和钛膜的次序层叠的三层结构等。此外,可使用诸如氧化铟锡、包含氧化鹤的氧化铟、包含氧化鹤的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锌、或其中添加了氧化硅的氧化铟锡之类的透光导电材料形成源电极层103。上述透光导电材料和上述金属元素的叠层结构可用于源电极层103。注意，可考虑对基板101的粘附力、源电极层103的电阻率等来适当地确定源电极层103的厚度。例如，源电极层103的厚度可大于或等于50nm且小于或等于500nm。
栅绝缘层110可用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、氧化钽膜、或氧化镓膜形成。栅绝缘层110与氧化物半导体层111接触的部分优选包含氧，并且具体而言，栅绝缘层110优选使用氧化硅膜形成。当使用诸如氧化铪、氧化钇、硅酸铪(HfSixOy (x>0, y>0))、添加了氮的硅酸铪(HfSixOy(x>0, y>0))、添加了氮的铝酸铪(HfAlxOy(x>0，y>0))之类的高k材料时，可减小栅极漏电流。此外，栅绝缘层110可具有单层结构或叠层结构。当使栅绝缘层110的厚度较大时，可减小栅极漏电流。注意，栅绝缘层的厚度可大于或等于50nm且小于或等于500nm。在栅绝缘层110上形成以被栅绝缘层110覆盖的栅电极层107可使用与源电极层103的材料类似的材料形成。隔着栅绝缘层110覆盖栅电极层107的部分并且与源电极层103的部分接触的氧化物半导体层111可使用包括以下氧化物半导体中的任一种的膜形成诸如In-Sn-Ga-Zn-O基氧化物半导体之类的四金属氧化物；诸如In-Ga-Zn-O基氧化物半导体、In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、以及Sn-Al-Zn-O基氧化物半导体之类的三金属氧化物；诸如In-Zn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、Zn-Mg-O基氧化物半导体、Sn-Mg-O基氧化物半导体、以及In-Mg-O基氧化物半导体之类的ニ金属氧化物；In-0基氧化物半导体；Sn-0基氧化物半导体；以及Zn-O基氧化物半导体。具体而言，In-Ga-Zn-O基氧化物半导体在没有电场时具有足够高的电阻并且可实现充分小的截止状态电流。此外，In-Ga-Zn-O基氧化物半导体具有高场效应迁移率，并且因此适合于用于作为本发明一个实施例的晶体管的半导体材料。例如，In-Ga-Zn-O基氧化物半导体是指含铟(In)、镓(Ga)、以及锌(Zn)的氧化物半导体，并且对其组分比没有限制。对于氧化物半导体层，可使用由化学式InM03(Zn0)m(m>0)表示的薄膜。此处，M表示从Zn、Ga、Al、Mn和Co中选择的ー种或多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等等。漏极击穿电压取决于氧化物半导体层的厚度；因此，为了増加漏极击穿电压，氧化物半导体层的厚度优选较大并且可对应于所需漏极击穿电压。例如，氧化物半导体层111的厚度大于或等于30nm且小于或等于I y m,由此可改进产量。氧化物半导体层可通过使用金属氧化物靶的溅射等形成。优选的是，金属氧化物靶中所含的金属氧化物的相对密度(也称为填充率)为大于或等于80%，优选为大于或等于95%，更优选为大于或等于99. 9 %。使用具有高相对密度的金属氧化物靶有可能形成具有致密结构的氧化物半导体层。此处，优选的是通过充分去除诸如氢之类的杂质或充分供氧来高度提纯氧化物半导体层111。具体地，例如，氧化物半导体层111中的氢浓度低于或等于5 X IO19原子/cm3，优选低于或等于5 X IO18原子/cm3，更优选低于或等于5 X IO17原子/cm3。注意，氧化物半导体层111中的氢浓度通过二次离子质谱法(SIMS)来測量。以此方式，由于诸如氢之类的施主，通过充分降低氢浓度来高度提纯并且其中缺陷能级被降低的氧化物半导体层111具有低载流子密度。因此，可通过使用这种经高度提纯的氧化物半导体层来获取具有优良截止状态电流特性的晶体管100。与氧化物半导体层111接触的漏电极层113可使用与源电极层103和栅电极层 107的材料类似的材料形成。在漏电极层113上形成并且与漏电极层113接触的保护绝缘层115可使用与栅绝缘层110的材料类似的材料形成。在此，将描述使用氧化物半导体形成的晶体管的漏极击穿电压特性。当半导体中的电场达到某一阈值时，发生碰撞电离，由高电场加速的载流子碰撞耗尽层中的晶格，由此生成电子和空穴对。当电场变得更高时，电场使由碰撞电离生成的电子和空穴对进ー步加速，并且重复碰撞电离，从而导致其中电流以指数增加的雪崩击穿。由于载流子(电子和空穴)具有大于或等于半导体的带隙的动能，因此发生碰撞电离。已知表示碰撞电离的可能性的碰撞电离系数与带隙相关，并且碰撞电离在带隙增加时不太可能发生。由于氧化物半导体的带隙为大约3eV至3. 4eV,其大于硅的带隙(大约I. IeV)，因此预期雪崩击穿不太可能发生。因此，使用氧化物半导体形成的晶体管具有高的漏极击穿电压特性，并且在施加高电场时，预期导通状态电流的指数式突然增加不太可能发生。接着，将描述使用氧化物半导体形成的晶体管的热载流子退化。热载流子退化是指晶体管特性的劣化，例如阈值电压或栅泄漏的变化，这归因于加速为快速的电子通过注入沟道中漏极附近的栅氧化膜变成固定电荷的现象，或者加速为快速的电子在栅绝缘膜和氧化物半导体膜之间的界面处形成陷阱能级的现象。热载流子退化的因素是沟道热电子注入(CHE注入)以及漏极雪崩热载流子注入(DAHC注入)。由于硅的带隙较窄，因此电子可能由于雪崩击穿而如雪崩般地生成，并且加速为如此快速以致于穿过阻挡层达到栅绝缘层的电子的数目増加。然而，本实施例中描述的氧化物半导体具有较宽的带隙；因此雪崩击穿不太可能发生，并且对热载流子退化的抗性高于硅。如上所述，氧化物半导体层111使用具有优良漏极击穿电压特性以及对热载流子退化的优良抗性的氧化物半导体形成；因此，本实施例中描述的晶体管100具有优良的漏极击穿电压特性以及对热载流子退化的优良抗性。本实施例可与任何其它实施例中描述的结构适当地进行组合来实现。
(实施例2)在本实施例中，将參考图2A和2B描述晶体管200，晶体管200的结构与实施例I中描述的晶体管100的结构存在部分不同。图2A是晶体管200的俯视图，并且图2B对应于沿图2A中的虚线C-D所取的截面图。如图2B所示，源电极层103设置在基板101上，并且栅绝缘层210a和210b以及栅电极层207a和207b设置在源电极层103上。栅绝缘层210a和210b覆盖栅电极层207a和207b的上表面和底表面，并且与源电极层103接触。此外，设置氧化物半导体层211以覆盖栅绝缘层210a和210b的部分并与电极层103的部分接触。此外，漏电极层113设置在氧化物半导体层211上并与氧化物半导体层211接触，并且保护绝缘层115设置在漏电极层113上并与漏电极层113接触。 晶体管200与实施例I中的晶体管100的不同之处在于，栅电极层207a和栅电极层207b隔着氧化物半导体层211彼此面对，并且栅绝缘层210a和栅绝缘层210b隔着氧化物半导体层211彼此面对，即ー对栅电极层和ー对栅绝缘层设置有介于栅电极层之间和栅绝缘层之间的氧化物半导体层211。在晶体管200中，栅电极层207a和207b的部分与源电极层103和漏电极层113重叠，并且隔着栅绝缘层210a和210b覆盖有氧化物半导体层211。此外，晶体管200的氧化物半导体层211使用与氧化物半导体层111的材料相同的材料形成；因此，氧化物半导体层211是高度提纯的氧化物半导体层并且是其中缺陷能级被降低的氧化物半导体层。在晶体管200中，栅电极层207a和207b的至少部分覆盖有氧化物半导体层211，并且可将足够高的电场施加到氧化物半导体层211 ;因此，在氧化物半导体层211的较宽区域中形成沟道区。因此，大的漏电流可流过晶体管200。此外，使氧化物半导体层211的厚度较大，由此晶体管200可具有用于高功率应用的半导体器件所需的漏极击穿电压特性。此外，优选的是栅电极层207a和207b以及栅绝缘层210a和210b各自具有梳形，以施加足够高的电场至氧化物半导体层211的较宽区域。此外，本实施例中描述的氧化物半导体层211是高度提纯的氧化物半导体层；因此，晶体管200可以是具有优良截止状态电流特性的晶体管。本实施例中描述的基板101、源电极层103、栅绝缘层210a和210b、栅电极层207a和207b、氧化物半导体层211、以及漏电极层113可以使用与实施例I中类似的材料形成。本实施例可与任何其它实施例中描述的结构适当地进行组合来实现。(实施例3)在本实施例中，将參考图3A和3B描述晶体管300，晶体管300的结构与实施例2中描述的晶体管200的结构存在部分不同。图3A是晶体管300的俯视图，并且图3B对应于沿图3A中的虚线E-F所取的截面图。如图3B所示，源电极层103设置在基板101上，并且氧化物半导体层311、栅绝缘层310a和310b、以及栅电极层307a和307b设置在源电极层103上。栅绝缘层310a和310b覆盖栅电极层307a和307b的上表面和底表面。氧化物半导体层311与源电极层103接触。栅绝缘层310a和310b以及栅电极层307a和307b的与源电极层103重叠的部分覆盖有氧化物半导体层311。此外，漏电极层113设置在氧化物半导体层311上，并且保护绝缘层115设置在漏电极层113上。晶体管300形成为栅电极层307a和栅绝缘层310a面对栅电极层307b和栅绝缘层310b，并且氧化物半导体层311设置在栅电极层307a和栅电极层307b之间以及栅绝缘层310a和栅绝缘层310b之间，即ー对栅电极层307a和307b设置有介于其间的氧化物半导体层311，并且ー对栅绝缘层310a和310b设置有介于其间的氧化物半导体层311。在晶体管300中，栅绝缘层310a和310b以及栅电极层307a和307b的与源电极层103重叠的部分覆盖有氧化物半导体层311。此外，晶体管300的氧化物半导体层311使用与氧化物半导体层111的材料相同的材料形成；因此，氧化物半导体层311是高度提纯的氧化物半导体层并且是其中缺陷能级被降低的氧化物半导体层。
在晶体管300中，栅电极层307a和307b的部分覆盖有氧化物半导体层311，并且可将足够高的电场施加到氧化物半导体层311 ;因此，在氧化物半导体层311的较宽区域中形成沟道区。因此，大的漏电流可流过晶体管300。此外，使氧化物半导体层311的厚度较大，由此晶体管300可具有用于高功率应用的半导体器件所需的漏极击穿电压特性。此外，优选的是栅电极层307a和307b以及栅绝缘层310a和310b各自具有梳形，以施加足够高的电场至氧化物半导体层311的较宽区域。此外，本实施例中描述的氧化物半导体层311是高度提纯的氧化物半导体层；因此，晶体管300可以是具有优良截止状态电流特性的晶体管。本实施例中描述的基板101、源电极层103、栅绝缘层310a和310b、栅电极层307a和307b、以及漏电极层113可以使用与实施例I中类似的材料形成。本实施例可与任何其它实施例中描述的结构适当地进行组合来实现。(实施例4)在本实施例中，将描述具有多个单元的晶体管，在每个单元中，一对栅电极层隔着氧化物半导体层彼此面对，并且ー对栅绝缘层隔着氧化物半导体层彼此面对。作为示例，将參考图4A和4B描述具有两个单元的晶体管400，在每个单元中，ー对栅电极层隔着氧化物半导体层彼此面对，并且ー对栅绝缘层隔着氧化物半导体层彼此面对。图4A是晶体管400的俯视图，并且图4B对应于沿图4A中的虚线G-H所取的截面图。如图4B和3B所示，晶体管400对应于在氧化物半导体层411中具有两个单元的晶体管，在每个单元中，实施例3中描述的晶体管300中ー对栅电极层307a和307b隔着氧化物半导体层311彼此面对，并且ー对栅绝缘层310a和310b隔着氧化物半导体层311彼此面对。在使晶体管300中氧化物半导体层311的厚度较大以获得相对于大漏电流的漏极击穿电压的情况下，当使用其中ー对栅电极层307a和307b隔着氧化物半导体层311彼此面对并且ー对栅绝缘层310a和310b隔着氧化物半导体层311彼此面对的ー个单元时，无法将足够高的电场施加到氧化物半导体层311，并且无法形成宽沟道区。结果，存在无法获得大漏电流的可能性。
因此，本实施例中描述的晶体管400具有两个单元，在每个单元中，ー对栅电极层隔着氧化物半导体层411彼此面对，并且ー对栅绝缘层隔着氧化物半导体层411彼此面对。因此，即使在作为沟道区的氧化物半导体层411的厚度较大时，足够高的电场仍可施加到氧化物半导体层411，并且可形成宽沟道区，由此可获得大漏电流。换言之，在晶体管400中，源电极层103设置在基板101上，并且氧化物半导体层411设置为与源电极层103接触。此外，存在隔着氧化物半导体层411彼此面对的ー对栅电极层407a和407b与隔着氧化物半导体层411彼此面对的ー对栅绝缘层410a和410b的部分，以及隔着氧化物半导体层411彼此面对的ー对栅电极层415a和415b与隔着氧化物半导体层411彼此面对的ー对栅绝缘层417a和417b的部分；与源电极层103重叠的这些部分用氧化物半导体层411覆盖。注意，栅绝缘层410a和410b覆盖栅电极层407a和407b的上表面和底表面。栅绝缘层417a和417b覆盖栅电极层415a和415b的上表面和底表面。此外，漏电极层113设置在氧化物半导体层411上，并且保护绝缘层115设置在漏电极层113上。
晶体管400具有两个单元，在每个单元中，ー对栅电极层隔着氧化物半导体层411彼此面对，并且ー对栅绝缘层隔着氧化物半导体层411彼此面对。在晶体管400中，栅电极层407a和407b、栅绝缘层410a和410b、栅电极层415a和415b、和栅绝缘层417a和417b的与源电极层103和漏电极层113重叠的诸部分用氧化物半导体层411覆盖。此外，晶体管400的氧化物半导体层411使用与氧化物半导体层111的材料相同的材料形成；因此，氧化物半导体层411是高度提纯的氧化物半导体层并且是其中缺陷能级被降低的氧化物半导体层。在晶体管400中，栅电极层407a、407b、415a和415b的部分用氧化物半导体层411覆盖，并且可将足够高的电场施加到氧化物半导体层411 ;因此，在氧化物半导体层411的较宽区域中形成沟道区。因此，大的漏电流可流过晶体管400。此外，使氧化物半导体层411的厚度较大，由此晶体管400可具有用于高功率应用的半导体器件所需的漏极击穿电压特性。此外，优选的是栅电极层407a和407b、栅绝缘层410a和410b、栅电极层415a和415b、以及栅绝缘层417a和417b各自具有梳形，以施加足够高的电场至氧化物半导体层411的较宽区域。此外，本实施例中描述的氧化物半导体层411是高度提纯的氧化物半导体层；因此，晶体管400可以是具有优良截止状态电流特性的晶体管。本实施例中描述的基板101、源电极层103、栅绝缘层410a、410b、417a和417b、栅电极层407a、407b、415a和415b、以及漏电极层113可以使用与实施例I中类似的材料形成。虽然在本实施例中描述了其中使用两个单元的实施例，在每个单元中ー对栅电极层隔着氧化物半导体层彼此面对并且ー对栅绝缘层隔着氧化物半导体层彼此面对，但是对隔着氧化物半导体层彼此面对的栅电极层对的数目以及隔着氧化物半导体层彼此面对的栅绝缘层对的数目没有特定限制，并且这些对的数目可以根据氧化物半导体层的厚度适当地确定，以使足够高的电场施加到氧化物半导体层。本实施例可与任何其它实施例中描述的结构适当地进行组合来实现。
(实施例5)在本实施例中，将參考图5A和5B描述具有如此结构的晶体管500，其中覆盖有氧化物半导体层的导电层设置在隔着氧化物半导体层彼此面对的ー对栅电极层之间以及隔着氧化物半导体层彼此面对的ー对栅绝缘层之间。此外，将描述具有如此结构的晶体管，其中设置多个单元(在每个单元中，ー对栅电极层隔着氧化物半导体层彼此面对并且ー对栅绝缘层隔着氧化物半导体层彼此面对)，并且覆盖有氧化物半导体层的导电层设置在该对栅电极层之间以及该对栅绝缘层之间。作为示例，将參考图6A和6B描述具有如此结构的晶体管600，其中设置两个单元(在每个单元中，ー对栅电极层隔着氧化物半导体层彼此面对并且ー对栅绝缘层隔着氧化物半导体层彼此面对)，并且覆盖有氧化物半导体层的导电层设置在该对栅电极层之间以及该对栅绝缘层之间。图5A是晶体管500的俯视图，并且图5B对应于沿图5A中的虚线I-J所取的截面图。注意，当描述晶体管500时，与晶体管300中相同的部分用与晶体管300的描述中所用的共同附图标记来表示。 如图5B和图3B所示，在晶体管500中，覆盖有氧化物半导体层311的导电层520设置在实施例3中描述的晶体管300中的隔着氧化物半导体层311彼此面对的ー对栅电极层307a和307b之间以及隔着氧化物半导体层311彼此面对的ー对栅绝缘层310a和310b之间。晶体管500的其它结构与晶体管300的相同。在作为晶体管300中的沟道区的氧化物半导体层311形成为较厚的情况下，氧化物半导体层311可能通过应カ分离。此外，在晶体管300的叠层结构中的氧化物半导体层311的较厚部分中产生变形(凹痕)，由此氧化物半导体层311可能分离。因此，如在本实施例中，覆盖有氧化物半导体层311的导电层520形成在隔着氧化物半导体层311彼此面对的ー对栅电极层307a和307b之间以及在隔着氧化物半导体层311彼此面对的ー对栅绝缘层310a和310b之间。因此，即使在作为沟道区的氧化物半导体层311形成为较厚的情况下，氧化物半导体层311的应カ被减轻，由此可防止氧化物半导体层311的分离。此外，氧化物半导体层311的较厚部分中形成的变形(凹痕)被释放，并且晶体管300的叠层结构接近于平坦形状。因此，也可防止氧化物半导体层311的分离。导电层520可使用与实施例I中描述的源电极层103、栅电极层107或漏电极层113的材料类似的材料形成。此外，导电层520在彼此面对的ー对栅电极层307a和307b形成的同时形成。接着，将參考图6A和6B描述具有如此结构的晶体管600，其中设置两个单元(在每个单元中，ー对栅电极层隔着氧化物半导体层彼此面对并且ー对栅绝缘层隔着氧化物半导体层彼此面对)，并且形成为覆盖有氧化物半导体层的导电层设置在各个单元中(在每个单元中设置ー对栅电极层和ー对栅绝缘层)。图6A是晶体管600的俯视图，并且图6B对应于沿图6A中的虚线K-L所取的截面图。注意，当描述晶体管600时，与晶体管400中相同的部分用与晶体管400的描述中所用的共同附图标记来表示。在作为晶体管400中的沟道区的氧化物半导体层411形成为较厚的情况下，氧化物半导体层411可能通过应カ分离。此外，在晶体管400的叠层结构中的氧化物半导体层411的较厚部分中生成变形(凹痕)，由此漏电极层411可能分离。
因此，如图6B所示，覆盖有氧化物半导体层411的导电层620形成在其中设置ー对栅电极层和一对栅绝缘层的単元中，并且覆盖有氧化物半导体层411的导电层622形成在其中设置ー对栅电极层和一对栅绝缘层的単元中。因此，即使在作为沟道区的氧化物半导体层411形成为较厚的情况下，氧化物半导体层411的应カ被减轻，由此可防止氧化物半导体层411的分离。此外，氧化物半导体层411的较厚部分中形成的变形(凹痕)被释放，并且晶体管400的叠层结构接近于平坦形状。因此，也可防止氧化物半导体层411的分离。导电层620和导电层622各自可使用与实施例I中描述的源电极层103、栅电极层107或漏电极层113的材料类似的材料形成。此外，导电层620和导电层622在彼此面对的ー对栅电极层407a和407b以及彼此面对的ー对栅电极层415a和415b形成的同时形成。在晶体管500中，栅电极层307a和307b的部分用氧化物半导体层311覆盖，并且可将足够高的电场施加到氧化物半导体层311 ;因此，在氧化物半导体层311的较宽区域中形成沟道区。因此，大的漏电流可流过晶体管500。在晶体管600中，栅电极层407a、407b、415a和415b的部分用氧化物半导体层411 覆盖，并且可将足够高的电场施加到氧化物半导体层411 ;因此，在氧化物半导体层411的较宽区域中形成沟道区。因此，大的漏电流可流过晶体管600。此外，使氧化物半导体层311的厚度和氧化物半导体层411的厚度较大，由此晶体管500和晶体管600可具有用于高功率应用的半导体器件所需的漏极击穿电压特性。此外，优选的是栅电极层和栅绝缘层各自具有梳形，以施加足够高的电场至氧化物半导体层311和氧化物半导体层411的较宽区域。本实施例可与任何其它实施例中描述的结构适当地进行组合来实现。(实施例6)在本实施例中，将參考图7A和7B以及图8A和8B来描述晶体管700和晶体管800。在实施例I至5中，各个栅电极层和栅绝缘层的优选形状为梳形；然而，栅电极层可具有包围氧化物半导体层的环形，如图7A和7B以及图8A和8B所示。此外，考虑到如实施例5中所述在氧化物半导体层形成为较厚的情况下产生的影响(例如，氧化物半导体层的较厚部分通过应カ分离)，覆盖有氧化物半导体层的导电层可形成在形成为环形的栅电极层和栅绝缘层的内部，如图8B所示。換言之，在实施例I至5中，栅电极层可具有环形。此外，栅电极层和栅绝缘层不限于ー个单元，在该单元中一对栅电极层隔着氧化物半导体层彼此面对并且ー对栅绝缘层隔着氧化物半导体层彼此面对。可形成多个单元，这在作为沟道区的氧化物半导体层形成为较厚的情况下是优选的；因此，足够高的电场可施加到较厚的氧化物半导体层。首先，作为示例，将描述晶体管700，其中设置形成为环形的ー个栅电极层和ー个栅绝缘层，并且栅电极层和栅绝缘层的上表面和底表面用氧化物半导体层覆盖。图7A是晶体管700的俯视图，并且图7B对应于沿图7A中的虚线M-N所取的截面图。换言之，在本实施例中描述的图7B的晶体管中，源电极层103形成在基板101上，并且氧化物半导体层711设置为与源电极层103接触。栅电极层707和栅绝缘层710形成为环形以包围氧化物半导体层711，并且氧化物半导体层711与覆盖栅电极层707的上表面和底表面的栅绝缘层710接触。此外，漏电极层113设置在氧化物半导体层711上。在晶体管700中，栅电极层707和栅绝缘层710的与源电极层103和漏电极层113重叠的部分以与实施例I至5中描述的晶体管类似的方式嵌入氧化物半导体层711中。接着，图8A是晶体管800的俯视图，并且图8B对应于沿图8A中的虚线0_P所取的截面图。作为本实施例中描述的图8A和8B的晶体管800，为晶体管700将导电层820设置在形成为环形以包围氧化物半导体层711的栅电极层707和栅绝缘层710的内部。在晶体管800中，为晶体管700设置导电层820的效果与实施例5中描述的设置导电层520、导电层620和导电层622的效果类似。此外，晶体管700和晶体管800的每ー个中的基板101、源电极层103、氧化物半导体层711、栅电极层707、栅绝缘层710和漏电极层113可使用实施例I中描述的材料形成。此外，晶体管800中的导电层820在栅电极层707形成的同时形成；因此，导电层820使用与栅电极层707的材料相同的材料形成。
在晶体管700和晶体管800中，栅电极层707的部分用氧化物半导体层711覆盖，并且可将足够高的电场施加到氧化物半导体层711 ;因此，在氧化物半导体层711的较宽区域中形成沟道区。因此，大的漏电流可流过晶体管700。此外，使氧化物半导体层711的厚度较大，由此晶体管700和晶体管800可具有用于高功率应用的半导体器件所需的漏极击穿电压特性。本实施例可与任何其它实施例中描述的结构适当地进行组合来实现。(实施例7)在本实施例中，将描述用于制造晶体管100和晶体管200的方法。首先，将參考图9A至9C描述用于制造晶体管100的方法。在基板101上形成基底绝缘层。通过该エ艺，可防止玻璃基板中的杂质进入要形成的晶体管。注意，为了方便，在图9A至9C中未示出基底绝缘层。基底绝缘层可通过溅射法、CVD法、涂敷法等形成。注意，当基底绝缘层通过溅射法形成时，基底绝缘层优选在去除处理腔中残留的氢、水、羟基、氢化物等的同时形成。这是为了防止在基底绝缘层中含有氢、水、羟基、氢化物等。优选使用截留真空泵以去除处理腔中残留的氢、水、羟基、氢化物等。作为截留真空泵，例如，优选使用低温泵、离子泵、或钛升华泵。排气单元可以是设置有冷阱的涡轮泵。从用低温泵排气的处理腔中去除氢、水、羟基、氢化物等；因此，当在处理腔中形成基底绝缘层时，可降低基底绝缘层中所含的杂质浓度。作为用于形成基底绝缘层的溅射气体，优选使用高纯度气体，其中诸如氢、水、羟基或氢化物之类的杂质被减小到杂质浓度以单位“ppm”或“ppb”来表示的水平。在本实施例中，以如下方式将氧化硅膜形成为基板101上的基底绝缘层将基板101引入处理腔，将从中去除了氢、水、羟基、氢化物等的含有高纯度氧的溅射气体引入处理腔，并且使用硅靶。注意，当形成基底绝缘层时，可加热基板101。当使用例如叠层结构形成基底绝缘层时，在氧化硅膜和基板之间通过使用硅靶和从中去除了氢、水、羟基、氢化物等的含有高纯度氮的溅射气体来形成氮化硅膜。同样在这种情况下，优选的是，氮化硅膜在以类似于氧化硅膜的情形的方式去除处理腔中残留的氢、水、轻基、氢化物等的同时形成。注意，在该エ艺中，可加热基板101。
在将氮化硅膜和氧化硅膜堆叠为基底绝缘层的情况下，可使用共同的硅靶在同一处理腔中形成氮化硅膜和氧化硅膜。首先，以如下方式形成氮化硅膜引入含有氮的溅射气体并使用安装在处理腔上的硅靶。然后，以如下方式形成氧化硅膜将气体切换为含有氧的溅射气体并使用同一硅靶。氮化硅膜和氧化硅膜可在不暴露于空气的情况下连续形成；因此，可防止诸如氢、水、羟基或氢化物之类的杂质附着到氮化硅膜的表面。然后，在基底绝缘层上形成源电极层103。首先，通过溅射法在基板101上形成导电膜，溅射法是物理汽相沉积法(PVD法)、化学汽相沉积法(CVD法)或真空蒸镀法。在第一光刻步骤中在导电膜上形成抗蚀剂掩模，并且使用抗蚀剂掩模在导电膜上进行第一蚀亥IJ，由此形成源电极层103。或者，通过印刷法或喷墨法来形成源电极层103，而不使用光刻步骤，从而可減少步骤数。注意，源电极层103的端部优选具有楔形，因为可改进稍后形成的栅绝缘层的覆盖。在本实施例中，作为将成为源电极层103的导电膜，通过溅射法将50nm厚的钛膜、IOOnm厚的铝膜和50nm厚的钛膜以该次序层叠，并且使用在第一光刻步骤中形成的抗蚀剂掩模进行第一蚀刻，由此形成源电极层103。
接着，在源电极层103上形成将成为栅绝缘层110的第一绝缘膜104。通过溅射法形成将成为栅绝缘层110的第一绝缘膜104，由此可降低绝缘膜104中的氢浓度。在通过溅射法形成氧化硅膜的情况下，硅靶或石英靶被用作靶，并且氧气、或者氧气和氩气的混合气体被用作溅射气体。第一绝缘膜104优选形成为使得氢浓度降低。第一绝缘膜104可使用与用于形成基底绝缘层的方法类似的方法形成。例如，使用从中去除氢、水、羟基、氢化物等的含有高纯度氧的溅射气体形成第一绝缘膜104，或者第一绝缘膜104在去除处理腔中残留的氢、水、羟基、氢化物等的同时形成。此外，在形成第一绝缘膜104之前优选执行预热处理，从而移除残留在溅射装置内壁上、靶表面上、或靶材料内部的水分或氢。在预热处理之后，基板或溅射装置被冷却。然后，在不暴露于空气的情况下形成第一绝缘膜104。注意，在本实施例中，形成厚度为IOOnm的氧化硅膜。第一绝缘膜104可具有叠层结构。例如，可使用叠层结构，其中通过溅射法，形成厚度大于或等于5nm且小于或等于300nm的氧化硅膜(SiOx (x>0))，并且在氧化硅膜上形成厚度大于或等于50nm且小于或等于200nm的氮化硅膜(SiNy(y>0))。接着，在第一绝缘膜104上形成栅电极层107。栅电极层107可用与源电极层103的方式类似的方式来形成。首先，在第一绝缘膜104上形成导电膜，在第二光刻步骤中形成抗蚀剂掩模，并且使用抗蚀剂掩模在导电膜上进行第二蚀刻，由此可形成栅电极层107。在本实施例中，在通过溅射法形成厚度为150nm的钛膜之后，通过光刻步骤和蚀刻步骤形成栅电极层107。通过形成栅电极层107的步骤，也可同时形成栅极引线。在第一绝缘膜104和栅电极层107上形成将成为栅绝缘层110的第二绝缘膜106。第二绝缘膜106可以与第一绝缘膜104的方式类似的方式形成。在本实施例中，通过溅射法形成厚度为IOOnm的氧化硅膜。至此的诸步骤在图9A中示出。接着，在第三光刻步骤中形成抗蚀剂掩模以暴露源电极层103的部分，并且使用抗蚀剂掩模蚀刻第一绝缘膜104和第二绝缘膜106，由此形成栅绝缘层110。接着，形成将与源电极层103的部分和栅绝缘层110接触的岛形氧化物半导体层。然后，形成与岛形氧化物半导体层接触的漏电极层113。
首先，通过溅射法、涂敷法、印刷法等在源电极层103的部分和栅绝缘层110上形成氧化物半导体膜。接着，在氧化物半导体膜上形成将成为漏电极层113的导电膜。在本实施例中，通过溅射法形成氧化物半导体膜。作为预处理，优选的是通过直至并包括图9A的步骤的诸步骤形成的基板在溅射装置的预热腔中进行预热，并且消除并去除附着于基板101的诸如氢、水、羟基或氢化物之类的杂质以使氧化物半导体膜中包含尽可能少的氢。作为设置在预热腔中的排气单元，低温泵是优选的。注意，可省略该预热处理。可对其上已形成源电极层103但尚未形成栅绝缘层110的基板101，或者对其上尚未形成在稍后步骤中形成的漏电极层113的基板101执行该预热步骤。注意，在通过溅射法形成氧化物半导体膜之前，优选进行其中通过引入氩气生成等离子体的反溅射，并且去除附着于源电极层103的部分和栅绝缘层110的表面的氧化物膜和粒子，从而可降低栅绝缘层110和氧化物半导体膜之间以及源电极层103的部分和氧化物半导体膜之间的界面处的阻杭。反溅射是指其中在不向靶侧施加电压的情况下，使用高频电源在氩气气氛中向基板侧施加电压并在基板附近产生等离子体来使表面改性的方 法。注意，可使用氮气气氛、氦气气氛等来代替氩气气氛。在本实施例中，通过使用氧化物半导体靶的溅射法来形成氧化物半导体膜。可在稀有气体(通常是氩气)气氛、氧气气氛、或稀有气体(通常是氩气)和氧气的气氛中通过溅射法形成氧化物半导体膜。当采用溅射法时，可使用含有大于或等于2wt% (重量百分比)且小于或等于IOwt^的SiO2的靶。作为用于形成氧化物半导体膜的溅射气体，优选使用高纯度气体，其中诸如氢、水、羟基或氢化物之类的杂质被减小到杂质浓度以单位“ppm”或“ppb”来表示的水平。作为本实施例中所用的氧化物半导体层靶的示例，可使用包含In、Ga以及Zn的氧化物半导体IE(组分比为In2O3:Ga2O3:ZnO=I: I: I [摩尔比]、即In:Ga:Zn=I: 1:0. 5[摩尔比])。作为包含In、Ga和Zn的氧化物半导体靶，也可使用组分比为In:Ga:Zn=l: I: I [摩尔比]或In:Ga:Zn=l:l:2[摩尔比]的靶。氧化物半导体靶的填充率高于或等于90%且低于或等于100%，优选高于或等于95%且低于或等于99. 9%。使用具有较高填充率的氧化物半导体靶形成的氧化物半导体膜是致密的。在In-Zn-O基材料用作氧化物半导体的情况下,祀因此具有原子比In:Zn=50:1至1:2(摩尔比 In2O3:Zn0=25:1 至 1:4)、优选原子比 In:Zn=20:1 至 1:1(摩尔比 In2O3:ZnO=IO: I至1:2)、进一步优选原子比In:Zn=15:1至I. 5:1 (摩尔比In203:Zn0=15:2至3:4)的组分比。例如，在用于形成原子比In Zn O=X Y Z的In-Zn-O基氧化物半导体的靶中，满足Z>1. 5X+Y的关系。以如下方式在源电极层103和栅绝缘层110上形成氧化物半导体膜在基板保持在保持为减压状态的处理腔中并且处理腔中残留的水分被去除的同时，将从中去除氢、水、羟基、氢化物等的溅射气体引入处理腔并将金属氧化物用作靶。优选使用截留真空泵来去除处理腔中残留的氢、水、羟基、氢化物等。例如，优选地使用低温泵、离子泵、或钛升华泵。排气单元可以是设置有冷阱的涡轮泵。例如，使用低温泵从处理腔中排出氢、水、羟基、氢化物等(更优选地，包括含有碳原子的化合物)。因此，可降低在该腔中形成的氧化物半导体膜中所含的杂质浓度。氧化物半导体膜可在加热基板的同时形成。
在本实施例中，作为膜形成条件的示例，采用以下条件基板101和靶之间的距离为170mm ;基板温度为250° C ;压カ是0. 4Pa ;直流(DC)功率是0. 5kff ;并且气氛包含氩气，或者气氛包含氧气和氩气.注意，优选使用脉冲直流(DC)电源，在这种情况下可減少灰尘并且厚度可以是均匀的。氧化物半导体膜的厚度优选大于或等于50nm且小于或等于500nm。在本实施例中,氧化娃半导体膜的厚度为lOOnm。注意,氧化物半导体膜的适当厚度取决于要用于氧化物半导体层111的氧化物半导体材料而不同；因此，厚度可根据氧化物半导体材料而适当地确定。将成为漏电极层113的导电层可用与源电极层103的方式类似的方式来形成。在本实施例中，作为将成为漏电极层113的导电膜，50nm厚的钛膜、IOOnm厚的铝膜和50nm厚的钛膜以该次序层叠。接着，在第四光刻步骤中在导电膜上形成抗蚀剂掩模，使用抗蚀剂掩模蚀刻将成为漏电极层113的导电膜和将成为岛形氧化物半导体层的氧化物半导体膜，由此形成漏电极层113和岛形氧化物半导体层。通过使用喷墨法形成抗蚀剂掩模来代替在第四光刻步骤中形成的抗蚀剂掩模，可減少步骤数。注意，在此导电膜和氧化物半导体膜的蚀刻可使用干 法蚀刻或湿法蚀刻，或者使用干法蚀刻和湿法蚀刻两者来进行。根据材料适当地调节蚀刻条件(例如，蚀刻剂、蚀刻时间和温度)，以形成具有所需形状的漏电极层113和岛形氧化物半导体层。例如，可通过湿法蚀刻将导电膜处理成漏电极层113 ;然后可使用漏电极层113作为掩模通过干法蚀刻将氧化物半导体膜处理成岛形氧化物半导体层。作为用于氧化物半导体膜的湿法蚀刻的蚀刻剂，可使用磷酸、醋酸以及硝酸的混合溶液、氨双氧水混合物(3Iwt%的双氧水28Wt%的氨水水=5:2:2(体积比))等。另外，还可使用 IT007N (由 KANTO 化学公司(KANTO CHEMICAL CO.，INC.)生产)。在湿法蚀刻之后，通过清洗将蚀刻剂与蚀刻掉的材料一起去除。可提纯包括蚀刻剂和蚀刻掉的材料的废液，并且可重新使用该材料。当在蚀刻之后从废液收集氧化物半导体膜中所包含的诸如铟之类的材料、并重新使用该材料吋，可有效地使用资源，并且可降低成本。作为用于氧化物半导体膜的干法蚀刻的蚀刻气体，优选使用含氯气体(诸如氯气(Cl2)、三氯化硼(BC13)、四氯化硅(SiCl4)、或四氯化碳(CCl4)之类的氯基气体)。或者，可使用含氟气体(诸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)之类的氟基气体)、溴化氢(HBr)、氧气(O2)、添加了诸如氦气(He)或氩气(Ar)之类的稀有气体的这些气体中的任ー种等。作为干法蚀刻法，可使用平行板反应离子蚀刻(RIE)法或感应耦合等离子体(ICP)蚀刻法。为了将膜蚀刻成所需形状，可适当地调节蚀刻条件(施加到线圈状电极的电功率量、施加到基板侧上的电极的电功率量、基板侧上电极的温度等)。至此的诸步骤在图9B中示出。接着，岛形氧化物半导体层经受热处理。热处理的温度高于或等于400° C且低于或等于750° C、优选高于或等于400° C且低于基板的应变点。在此，将基板引入作为ー种热处理装置的电炉，并且在诸如氮气或稀有气体之类的惰性气体气氛中在450°C对岛形氧化物半导体层进行热处理达一小吋。然后，氧化物半导体层不暴露于空气；因此，可防止氢、水、羟基、氢化物等进入岛形氧化物半导体层。结果，可获得其氢浓度降低的高度提纯的氧化物半导体层111。即，可通过热处理进行岛形氧化物半导体层的脱水和脱氢中的至少ー种。注意,优选在热处理中，在氮气或者诸如氦气、氖气或氩气之类的稀有气体中不包含氢、水、羟基、氢化物等。或者，引入热处理装置的氮气或稀有气体(诸如氦气、氖气、或氩气)的纯度优选高于或等于6N (99. 9999%)、更优选高于或等于7N (99. 99999%) (S卩，杂质浓度低于或等于lppm、优选低于或等于0. lppm)o此外，对岛形氧化物半导体层执行的热处理可在对氧化物半导体膜和将成为栅电极层113的导电层进行的第四光刻步骤之前进行。在此情况下，在热处理之后，将基板从热处理装置中取出，并且执行第四光刻步骤。或者，热处理可在将成为漏电极层113的导电膜在氧化物半导体膜上形成之前执行。接着,形成保护绝缘层115。使用氧化物绝缘膜(诸如,氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜)或氮化物绝缘膜(诸如，氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜)来形成保护绝缘膜115。或者，可层叠氧化物绝缘膜和氮化物绝缘膜。保护绝缘层115 可用与第一绝缘膜104和第二绝缘膜106类似的方式形成。在形成保护绝缘层115之后，可在高于或等于100° C且低于或等于200° C的温度下在空气中进一步进行热处理达长于或等于I小时且短于或等于30小吋。在该情况下，该热处理可被称为第二热处理，并且其中进行脱水或脱氢中的至少ー种的热处理可被称为第一热处理。通过第二热处理可改进晶体管100的可靠性。至此的诸步骤在图9C中示出。通过以上エ艺，可形成包括经高度提纯且其氢浓度被降低的氧化物半导体层111的晶体管100。因此，通过本实施例中描述的制造方法，可形成如实施例I中所描述的其中大的漏电流可流动并且具有高漏极击穿电压特性的晶体管100。在此，将參考图IOA和IOB描述用于制造晶体管200的方法。当在用于制造晶体管100的方法中形成栅电极层107时，作为晶体管200，进行光刻步骤，并且用这种方式形成抗蚀剂掩模，使得用作栅电极层207a和207b的导电膜彼此面对。使用抗蚀剂掩模蚀刻导电膜，由此可形成彼此面对的栅电极层207a和207b (參见图10A)。然后，适当地执行本实施例中描述的步骤，由此可形成实施例2中描述的晶体管200 (參见图10B)。本实施例可与任何其它实施例中描述的结构适当地进行组合来实现。(实施例8)在本实施例中，将描述用于制造晶体管300、晶体管400和晶体管700的方法。首先，将參考图IlA至IlD描述晶体管300。类似于实施例7中的基板可用作基板101。然后，基底绝缘层和源电极层103以与实施例7中类似的方式形成。接着，在源电极层103上形成氧化物半导体层308 (见图11A)。将成为氧化物半导体层308的第一氧化物半导体膜可用与实施例7中类似的方式形成。在此，在源电极层103上形成厚度为IOOnm的In-Ga-Zn-O基氧化物半导体膜。然后，执行光刻步骤，并且蚀刻第一氧化物半导体膜，由此形成氧化物半导体层308。光刻步骤和蚀刻步骤可用与实施例7中类似的方式执行。接着，在氧化物半导体层308上形成彼此面对并且覆盖有栅绝缘层310a和310b的栅电极层307a和307b。彼此面对的栅电极层307a和307b以及栅绝缘层310a和310b可用实施例7中描述的方法形成(參见图11B)。接着，在氧化物半导体层308的部分以及栅绝缘层310a和310b上形成第二氧化物半导体膜。第二氧化物半导体膜用与第一氧化物半导体膜类似的方式形成。在本实施例中，将In-Ga-Zn-O基氧化物半导体膜形成至lOOnm。此外，用与实施例7类似的方式在第二氧化物半导体膜上形成将成为漏电极层113的导电膜。在此，50nm厚的钛膜、IOOnm厚的铝月旲和50nm厚钦I旲以该次序层置。执行光刻步骤和蚀刻步骤。然后，执行其中进行脱水和脱氢中的至少ー种的热处理，由此形成氧化物半导体层311和漏电极层113(參见图11C)。在此，光刻步骤和蚀刻步骤可用实施例7中描述的方法进行。通过该步骤，结构包括隔着氧化物半导体层311彼此面对的ー对栅电极层307a和307b以及隔着氧化物半导体层311彼此面对的ー对栅绝缘层310a和310b，这是实施例3中描述的晶体管300的特征。热处理可通过与实施例7中类似的方法执行，并且热处理也可在与实施例7中描述的时刻相同的时刻进行。
接着，保护绝缘层115用与实施例7中类似的方式形成，并且进ー步适当地执行实施例7中描述的第二热处理，由此可形成实施例3中描述的晶体管300 (參见图11D)。在此，将參考图12A至12D描述用于制造实施例4中描述的晶体管400的方法。在形成本实施例中描述的氧化物半导体层311之后(參见图12A)，在氧化物半导体层311上形成绝缘膜401和稍后将用作栅电极层415a和415b的导电膜403 (參见图12B)。然后，通过执行光刻步骤和蚀刻步骤形成栅电极层415a和415b。此后，形成绝缘膜以覆盖栅绝缘层417a和417b，并且执行光刻步骤和蚀刻步骤，由此可形成栅绝缘层417a和417b (參见图12C)。注意，对于栅电极层415a和415b以及栅绝缘层417a和417b的详细描述，适当地參见实施例7中的描述。接着，在氧化物半导体层311上进ー步形成第三氧化物半导体膜，并且执行光刻步骤和蚀刻步骤，由此形成氧化物半导体层411。第三氧化物半导体膜可用与第一氧化物半导体膜和第二氧化物半导体膜类似的方式形成。注意，氧化物半导体层411适当地经受其中执行脱水和脱氢中的至少ー种的热处理(实施例7中描述的第一热处理)。在氧化物半导体层411上，漏电极层113和保护绝缘层115通过实施例7中描述的方法形成，并且适当地执行实施例7中描述的第二热处理。因此，可形成实施例4中描述的具有两个单元的晶体管400，在每个单元中，ー对栅电极层隔着氧化物半导体层彼此面对，并且ー对栅绝缘层隔着氧化物半导体层彼此面对(參见图12D)。在此，将描述用于制造晶体管700的方法。在晶体管300的制造步骤中，用这种方式执行光刻步骤和蚀刻步骤，使得用作栅电极层307a和307b的导电膜形成为环形(參见图7A和7B)。然后，适当地使用本实施例中描述的用于制造晶体管300的方法，由此可用这种方式形成晶体管700，使得实施例6中描述的覆盖有氧化物半导体层711的栅电极层707和栅绝缘层710具有环形以包围氧化物半导体层711。本实施例可与任何其它实施例中描述的结构适当地进行组合来实现。(实施例9)在本实施例中，将參考图13A至13E描述用于制造晶体管500的方法。类似于实施例7中的基板可用作基板101。然后，基底绝缘层和源电极层103以与实施例7中类似的方式形成。接着，用与实施例7中描述的类似的方法在源电极层103上形成氧化物半导体层308 (參见图13A)，并且在氧化物半导体层308上形成第一绝缘膜。对第一绝缘膜执行光刻步骤和蚀刻步骤以暴露氧化物半导体层308的部分。如图13B所示，在岛形的第一绝缘膜和部分暴露的氧化物半导体层308上形成将用作栅电极层307a和307b以及导电层520的导电膜505。如图13C所示，对导电膜505执行光刻步骤和蚀刻步骤，由此形成栅电极层307a和307b以及导电层520。接着，形成与栅电极层307a和307b和导电层520接触的第二绝缘膜，并且执行光刻步骤和蚀刻步骤，由此形成栅绝缘层310a和310b以覆盖栅电极层307a和307b (參见图13D)。注意，虽然可使用实施例7中描述的方法执行光刻步骤和蚀刻步骤，但是必须适当地蚀刻导电层520以不被第二绝缘膜覆盖。
接着，在氧化物半导体层308的部分、栅电极层310a和310b以及导电层520上形成第二氧化物半导体膜和将成为漏电极层113的导电膜。第二氧化物半导体膜以与实施例8中类似的方式形成。在本实施例中,将In-Ga-Zn-O基氧化物半导体膜形成至lOOnm。此夕卜，将成为漏电极层113的导电膜也可用与实施例8中类似的方式形成。在此，50nm厚的钛月旲、IOOnm厚的招I旲和50nm厚的钦I旲以该次序层置。在对第二氧化物半导体膜和将成为漏电极层113的导电膜执行光刻步骤和蚀刻步骤之后，执行实施例7中描述的第一热处理，由此形成氧化物半导体层311和漏电极层113。通过至此的诸步骤，在隔着氧化物半导体层彼此面对的ー对栅电极层之间以及在隔着氧化物半导体层彼此面对的ー对栅绝缘层之间可形成具有形成为覆盖有氧化物半导体层的导电层的结构。注意，光刻步骤和蚀刻步骤可用与实施例7中类似的方式执行。形成保护绝缘层115，并执行实施例7中描述的第二热处理，由此可形成晶体管500 (參见图13E)。在此，将描述用于制造晶体管600的方法。可通过适当地使用用于制造晶体管400的方法和用于制造晶体管500的方法来形成晶体管600。在形成将成为晶体管500的漏电极层113的导电膜的步骤之前，用于制造晶体管600的方法与用于制造晶体管500的方法相同。通过至此的诸步骤，可形成栅电极层407a和407b、栅绝缘层410a和410b以及导电层620。在用于制造晶体管500的方法中形成将成为漏电极层113的导电膜步骤之前，可使用用于制造晶体管500的栅电极层307a和307b、栅绝缘层310a和310b以及导电层520的方法来适当地形成晶体管600的栅电极层415a和415b、栅绝缘层417a和417b以及导电层622。对于通过至此的诸步骤获得的结构，形成用于制造晶体管400的方法中描述的第三氧化物半导体膜，并且执行实施例7中描述的第一热处理，由此形成氧化物半导体层411。然后，形成保护绝缘层115，并执行实施例7中描述的第二热处理，由此可形成晶体管600。可以这种方式形成图8A和SB所示的晶体管800，使得通过用于制造晶体管500的方法形成的用于栅电极层307a和307b的导电膜被处理成覆盖有氧化物半导体层的环形栅电极层707、环形栅绝缘层710和导电层820。注意，除了该步骤，晶体管800的其它制造步骤与晶体管500的类似。本实施例可与任何其它实施例中描述的结构适当地进行组合来实现。通过本实施例，大的漏电流可流过作为本发明ー个实施例的并且具有高漏极击穿电压特性的晶体管；因此，作为本发明一个实施例的晶体管优选用于高功率应用的半导体器件。(实施例10)将描述使用包括任一上述实施例中描述的晶体管的电路的实施例。任一上述实施例中描述的晶体管具有高导通截止比以及高击穿电压，并且几乎不退化。因此，晶体管可在以下示例中使用用于采用逆变器技术的家用电器(例如空调、冰箱、电饭煲或太阳能光伏系统)、电池驱动的便携式信息終端设备(如膝上型个人计算机(PC))、功率放大器设备(如频闪观测仪)、电动汽车等的DC-DC转换器电路、电动机控制电 路、音频放大器、逻辑电路、开关电路、以及高频线性放大器。在此，将參考图14描述包括使用任一上述实施例中描述的晶体管形成的逆变器的太阳能光伏系统的示例。注意，在此示出安装在住宅等中的太阳能光伏系统的结构的示例。图14示出的住宅用太阳能光伏系统是其中供电方法根据太阳能发电状态而改变的系统。当进行太阳能发电时，例如当太阳升起时，在住宅内消耗太阳能发电所产生的电力，并将剩余的电カ供应给自电カ公司引出的电网1414。另ー方面，在电力不足的夜间和下雨时，电カ从电网1414供应并在住宅内消耗。图14所示的住宅用太阳能光伏系统包括将太阳光转换成电カ(直流电)的太阳能电池面板1401、将电カ从直流转换成交流的逆变器1404等等。从逆变器1404输出的交流电被用作用于操作各种电气设备的电カ。通过电网1414将剩余的电カ供应至住宅的外部。换言之，使用该系统可以出售电力。设置DC开关1402以选择太阳能电池面板1401和逆变器1404之间的连接或断开。设置AC开关1408以选择配电盘1406和连接至电网1414的变压器1412之间的连接和断开。当所公开发明的晶体管应用于上述逆变器时，可实现高度可靠且便宜的太阳能光伏系统。本实施例中描述的结构、方法等可与任一其他实施例适当地组合。本申请基于2010年3月26日向日本专利局提交的日本专利申请S/N. 2010-073106，该申请的全部内容通过引用结合于此。
权利要求
1.一种晶体管，包括 源电极层； 与所述源电极层接触的氧化物半导体层； 与所述氧化物半导体层接触的漏电极层； 栅电极层，其部分与所述源电极层、所述漏电极层和所述氧化物半导体层重叠；以及 与所述栅电极层的整个表面接触的栅绝缘层， 其中在所述栅电极层的底表面侧上的所述栅绝缘层与所述源电极层接触，以及 其中在所述栅电极层的上表面侧上的所述栅绝缘层与所述氧化物半导体层接触。
2.如权利要求I所述的晶体管，其特征在于，所述栅电极层是隔着所述氧化物半导体层彼此面对的ー对栅电极层，以及所述栅绝缘层是隔着所述氧化物半导体层彼此面对的ー对栅绝缘层。
3.如权利要求2所述的晶体管，其特征在于，覆盖有所述氧化物半导体层的导电层被设置在所述ー对栅电极层之间以及所述ー对栅绝缘层之间。
4.如权利要求I所述的晶体管，其特征在干， 所述栅电极层是隔着所述氧化物半导体层彼此面对的ー对栅电极层，以及所述栅绝缘层是隔着所述氧化物半导体层彼此面对的ー对栅绝缘层，以及 设置多个单元，在每个单元中所述ー对栅电极层彼此面对并且所述ー对栅绝缘层彼此面对。
5.如权利要求4所述的晶体管，其特征在于，在所述多个単元中的每个单元中，覆盖有所述氧化物半导体层的导电层被设置在所述ー对栅电极层之间以及所述ー对栅绝缘层之间。
6.如权利要求I所述的晶体管，其特征在于，所述栅电极层和所述栅绝缘层被设置为环形以包围所述氧化物半导体层。
7.如权利要求6所述的晶体管，其特征在于，覆盖有所述氧化物半导体层的导电层被设置在所述栅电极层和所述栅绝缘层的内部。
8.一种晶体管，包括 源电极层； 与所述源电极层接触的氧化物半导体层； 与所述氧化物半导体层接触的漏电极层； 栅电极层，其部分与所述源电极层、所述漏电极层和所述氧化物半导体层重叠；以及 与所述栅电极层的整个表面接触的栅绝缘层， 其中，所述栅电极层的底表面侧和上表面侧上的所述栅绝缘层与所述氧化物半导体层接触。
9.如权利要求8所述的晶体管，其特征在于，所述栅电极层是隔着所述氧化物半导体层彼此面对的ー对栅电极层，以及所述栅绝缘层是隔着所述氧化物半导体层彼此面对的ー对栅绝缘层。
10.如权利要求9所述的晶体管，其特征在于，覆盖有所述氧化物半导体层的导电层被设置在所述ー对栅电极层之间以及所述ー对栅绝缘层之间。
11.如权利要求8所述的晶体管，其特征在干，所述栅电极层是隔着所述氧化物半导体层彼此面对的ー对栅电极层，以及所述栅绝缘层是隔着所述氧化物半导体层彼此面对的ー对栅绝缘层，以及 设置多个单元，在每个单元中所述ー对栅电极层彼此面对并且所述ー对栅绝缘层彼此面对。
12.如权利要求11所述的晶体管，其特征在于，在所述多个単元中的每个单元中，覆盖有所述氧化物半导体层的导电层被设置在所述ー对栅电极层之间以及所述ー对栅绝缘层之间。
13.如权利要求8所述的晶体管，其特征在于，所述栅电极层和所述栅绝缘层被设置为环形以包围所述氧化物半导体层。
14.如权利要求13所述的晶体管，其特征在于，覆盖有所述氧化物半导体层的导电层被设置在所述栅电极层和所述栅绝缘层的内部。
全文摘要
一个目的在于提供具有良好性质的用于高功率应用的半导体器件。用于解决上述问题的手段是形成以下描述的晶体管。该晶体管包括源电极层；与源电极层接触的氧化物半导体层；与氧化物半导体层接触的漏电极层；栅电极层，其部分与源电极层、漏电极层和氧化物半导体层重叠；以及与栅电极层的整个表面接触的栅绝缘层。
文档编号H01L29/78GK102822979SQ20118001553
公开日2012年12月12日 申请日期2011年2月25日 优先权日2010年3月26日
发明者远藤正己 申请人:株式会社半导体能源研究所