专利名称：分裂栅型沟槽功率mos器件的终端结构及其制造方法
技术领域：
本发明涉及的是一种分裂栅型沟槽功率MOS器件的终端结构。本发明也涉及一种分裂栅型沟槽功率MOS器件的终端的制造方法。
背景技术：
在20世纪九十年代，功率沟槽MOS场效应晶体管(Power Trench M0SFET)的发展和工业化技术的主要研究方向，主要在最小化低压功率器件的正向导通电阻(Ron)。今天，功率沟槽MOS器件的结构已经适用于大多数功率MOSFET的应用中，并且器件的特性不断地接近硅材料的一维限制(表述了器件漂移区特征导通电阻和关断态时击穿电压的理论关系)。降低表面电场REduced SURface Field(RESURF)技术的提出，可以令击穿电压为600V的功率沟槽MOS器件超过硅材料的一维限制。接着依据RESURF的工作原理，又出现分裂栅型沟槽(Split-Gate Trench)MOSFET器件结构，可以在等比例缩小的30V左右的低压下超过硅材料的一维限制。因此，分裂栅型沟槽MOSFET器件在低、中压(20 200V)范围内，拥有较低的正向导通电阻，占有明显的优势。但是，当前的分裂栅型沟槽MOSFET器件的终端结构虽然能够保证器件的耐压，但是复杂的结构需要过多的工艺和光刻板来配合，因此必然增加器件的成本并降低器件的工作可靠性。提高集成度和减少光刻次数时最为有效的降低成本的方法。但是集成度高的提升受限于半导体企业的设备能力以及工艺能力而难于实现，或者会对器件的开关特性带来负面的影响。因此，优化器件结果，优化工艺制造流程，在提高了分裂栅型沟槽MOSFET器件件的可靠性的同时，降低了器件的制作成本。现有的工艺过程中，制造分裂栅型沟槽MOSFET器件，一般需要5_7块板。公开号为US20090008709A的美国专利《Power Semiconductor Devices With Trenched ShieldedSplit Gate Transistor And Methods Of Manufacture》，公开了一种 7±夬光刻板的分裂栅型沟槽MOSFET器件及其终端结构。所用到得7块光刻板分别是沟槽层光刻板1，形成终端时的多晶硅和氧化物回刻蚀时隔离的光刻板2，有源区同场氧化层域光刻板3，源电极接触孔光刻板4，栅电极引出孔光刻板5，金属层光刻板6，表面钝化、光刻压焊点7。具体如图1所示。其特点是终端同源电极接触。但是器件的栅电极引出孔在器件内部有源区内，会占用元胞有源区面积，从而降低晶圆的利用率，并且板次较多。公开号为CN101853854A的中国专利《一种改进型终端结构的沟槽功率MOS器件及其制造方法》，公开了一种5块光刻板的深沟槽MOSFET器件及其终端结构。所用到的5块光刻板分别是深沟槽刻蚀的光刻板1，有源区层光刻板2，源电极接触孔光刻板3，金属层光刻板4，表面钝化、光刻压焊点5。具体如图2所示。其特点为终端处的深沟槽同时为保护环和截止环。但工艺上并没有精简，为了让终端处的深沟槽能够起到截止作用，并同元胞中的沟槽在一块板中形成，因此元胞中的沟槽会很深，会增大器件的栅漏寄生电容(Cgd)，从而影响器件的开关特性。并且源电极接触孔进入了终端结构中，该终端结构的抗击穿效率将会受到影响。
公开号为US007800185B2 的美国专利《Closed Trench MOSFET With FloatingTrench Rings As Termination》，公开了一种5块光刻板的深沟槽MOSFET器件及其终端结构。所用到得5块光刻板分别是深沟槽刻蚀的光刻板1，N+源阻挡层光刻板2，源电极接触孔光刻板3，金属层光刻板4，表面钝化、光刻压焊点5。具体如图3所示。其特点为终端由一系列的深沟槽构成，且终端中得多晶硅电极悬浮，因此悬浮电极中得P-区域很容易受外界影响，从而不利于器件的稳定性。
发明内容
本发明的目的在于提供一种在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容的分裂栅型沟槽功率MOS器件的终端结构。本发明的目的还在于提供一种能降低器件的制作成本的分裂栅型沟槽功率MOS器件的终端结构的制造方法。本发明的目的是这样实现的本发明的分裂栅型沟槽功率MOS器件的终端结构包括栅引出电极101、栅电极下部悬浮多晶硅电极102、厚氧化层103、栅电极连接金属104、源电极105、漂移区(N-) 106、漏电极107 ；栅电极引出电极101、栅电极下部悬浮多晶硅电极102和厚氧化层103组合结构构成器件终端且在相同掩膜板及相同工艺中形成。栅电极引出电极101、栅电极下部悬浮多晶硅电极102、厚氧化层103和漂移区(N-) 106的尺寸和浓度，可根据器件特性的需要进行设定。本发明的分裂栅型沟槽功率MOS器件的终端结构的制造方法为在N+衬底上外延生长N-区及P体区，然后利用掩膜板1生成深沟槽，并淀积厚氧化层及掺杂多晶硅，进行多晶硅和二氧化硅的回刻蚀，干氧生成栅氧化层，并淀积掺杂多晶硅形成分裂栅结构，淀积氮化硅；利用掩膜板2刻蚀掉有源区的氮化硅后，对多晶硅进行回刻蚀；去除氮化硅后，角度离子注入N+，形成源电极，并淀积氮化硅，利用掩膜板3刻蚀出源电极和栅引出电极的接触孔，离子注入P+后，淀积金属；利用掩膜板4分离源电极和栅引出电极；利用掩膜板5进行表面钝化、光刻压焊点、刻蚀钝化层，背面减薄，背面金属化。本发明提出了分裂栅型沟槽功率MOS器件的终端及其制造方法，通过5块光刻板的工艺制造流程实现分裂栅型沟槽功率MOS器件结构，在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容，在优化了工艺制造流程的同时，降低了器件的制作成本。本发明的分裂栅型沟槽功率MOS器件的终端结构，栅电极引出电极101在N+源区离子注入过程中，充当掩膜板作用，有效的分离出器件的有源区和终端区域。覆盖在氮化硅上的栅引出电极101，在终端中起到场板的效果。且在工艺中，栅引出电极101和器件的栅电极同时生成。分裂栅型沟槽功率MOS器件的终端结构同元胞结构相当，由深沟槽的分裂栅结构构成，能够很好地保护器件的击穿电压，从而去掉终端中的截止环结构，降低工艺步骤。可以根据击穿电压的需要，对终端中分裂栅结构的个数，之间的尺寸，和元胞的间距等参数进行设定，整个工艺过程(包含分裂栅沟槽MOS器件的元胞及终端结构)一共使用5块掩膜板，从制造工艺、芯片成本及器件可靠性方面都有改善。本发明中为节省掩膜板次，减少工艺步骤及工艺难度(1)器件终端结构同元胞结构相当，在同一工艺步骤中形成。(2)栅引出电极，在N+离子注入形成源电极过程中，充当掩膜板作用，有效地分离的器件的有源区和终端区域。(3)终端结构由深沟槽的分裂栅结构构成，能够很好地保护器件的击穿电压，从而去掉终端中的截止环结构，降低工艺步骤。
图1US007800185B2公开的深沟槽MOSFET器件及其终端结构示意图。图2CN101853854A公开的一种改进型终端结构的沟槽功率MOS器件结构示意图。图3US007800185B2公开的深沟槽MOSFET器件结构示意图。图4本发明公开的分裂栅型沟槽MOSFET器件及其终端结构。图5(a)-图5(g)本发明公开的分裂栅型沟槽MOSFET器件工艺流程示意图。图6本发明公开的分裂栅型沟槽MOSFET器件终端结构击穿特性仿真曲线。图7本发明公开的分裂栅型沟槽MOSFET器件终端结构击穿时器件内部电流及电势的分布图。
具体实施例方式下面结合附图对本发明描述。1、此分裂栅型沟槽功率MOS器件的终端结构中栅电极引出结构和对应下部的分裂栅结构，是同器件中的元胞在同一工艺条件下生成的，如图5工艺步骤示意图所示。2、图5 (e)中刻蚀出的氮化硅，是为了保证栅引出电极，因为栅引出电极的接触孔如果设置在栅电极沟槽中，则会受栅电极形成时多晶硅回刻蚀的结构影响，可能会影响闪电接的接触效果。同时栅引出电极部分也作为N+离子注入形成源电极的掩膜板。3、分裂栅型沟槽MOSFET器件的击穿特性仿真曲线，此分裂栅型器件的击穿电压为35V (定义当反向漏源电流达到1 X IO-12A/ μ m时器件击穿)。4、分裂栅型沟槽MOSFET器件击穿时器件内部电流及电势分布图，由图可见本发明的终端结构能够很好地保护器件元胞，防止器件提前击穿的可能发生。分裂栅型沟槽功率MOS器件终端。包括栅引出电极101、栅电极下部悬浮多晶硅电极102、厚氧化层103、栅电极连接金属104、源电极105、漂移区(N-) 106、漏电极107。其特征在于栅电极引出电极101，栅电极下部悬浮多晶硅电极102，和厚氧化层103组合结构起到器件终端的作用。且在相同掩膜板及相同工艺中形成。栅引出电极101，栅电极下部悬浮多晶硅电极102，厚氧化层103，和漂移区(N-) 106的尺寸和浓度，可根据器件特性的需要进行设定。栅引出电极101在N+源区离子注入过程中，充当掩膜板作用，有效的分离出器件的有源区和终端区域。覆盖在氮化硅上的栅引出电极101，在终端中起到场板的效果。且在工艺中，栅引出电极101和器件的栅电极同时生成。分裂栅型沟槽功率MOS器件的终端结构同元胞结构相当，由深沟槽的分裂栅结构构成，能够很好地保护器件的击穿电压，从而去掉终端中的截止环结构，降低工艺步骤。可以根据击穿电压的需要，对终端中分裂栅结构的个数，之间的尺寸，和元胞的间距等参数进行设定，整个工艺过程(包含分裂栅沟槽MOS器件的元胞及终端结构)一共使用5块掩膜板，从制造工艺、芯片成本及器件可靠性方面都有改善。图7中给出了 35V击穿电压的分裂栅沟槽MOSFET器件终端结构的仿真电流、电势分布图。器件尺寸已经在图中给出，P体区浓度为UTXlO1Vcm3, P+区浓度为lX1019/cm3，N+区浓度为lX102°/cm3，N-漂移区浓度为5 X 1016/cm3，栅氧化层厚度为400A。
上述为本发明特举之实施例，并非用以限定本发明。本发明提供的具有短接栅电极场板结构同样适用于沟槽MOSFET器件等纵向功率半导体器件以及它们的变体。在不脱离本发明的实质和范围内，可做些许的调整和优化，本发明的保护范围以权利要求为准。
权利要求
1.一种分裂栅型沟槽功率MOS器件的终端结构，包括栅引出电极(101)、栅电极下部悬浮多晶硅电极(102)、厚氧化层(103)、栅电极连接金属(104)、源电极(105)、漂移区(N-)(106)、漏电极(107)；其特征是栅电极引出电极(101)、栅电极下部悬浮多晶硅电极(102)和厚氧化层(103)组合结构构成器件终端且在相同掩膜板及相同工艺中形成。
2.一种分裂栅型沟槽功率MOS器件的终端结构的制造方法，其特征是在N+衬底上外延生长N-区及P体区，然后利用掩膜板(1)生成深沟槽，并淀积厚氧化层及掺杂多晶硅，进行多晶硅和二氧化硅的回刻蚀，干氧生成栅氧化层，并淀积掺杂多晶硅形成分裂栅结构，淀积氮化硅；利用掩膜板( 刻蚀掉有源区的氮化硅后，对多晶硅进行回刻蚀；去除氮化硅后，角度离子注入N+，形成源电极，并淀积氮化硅，利用掩膜板(3)刻蚀出源电极和栅引出电极的接触孔，离子注入P+后，淀积金属；利用掩膜板(4)分离源电极和栅引出电极；利用掩膜板( 进行表面钝化、光刻压焊点、刻蚀钝化层，背面减薄，背面金属化。
全文摘要
本发明提供的是分裂栅型沟槽功率MOS器件的终端结构及其制造方法。包括栅引出电极(101)、栅电极下部悬浮多晶硅电极(102)、厚氧化层(103)、栅电极连接金属(104)、源电极(105)、漂移区(N-)(106)、漏电极(107)；栅电极引出电极(101)、栅电极下部悬浮多晶硅电极(102)和厚氧化层(103)组合结构构成器件终端且在相同掩膜板及相同工艺中形成。本发明通过5块光刻板的工艺制造流程实现分裂栅型沟槽功率MOS器件结构，在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容，在优化了工艺制造流程的同时，降低了器件的制作成本。
文档编号H01L21/336GK102569403SQ20121001092
公开日2012年7月11日 申请日期2012年1月14日 优先权日2012年1月14日
发明者曹菲, 焦文利, 王颖, 胡海帆 申请人:哈尔滨工程大学