专利名称：晶片封装体及其形成方法
技术领域：
本发明有关于晶片封装体，且特别是有关于有防电磁干扰(EMI)的屏蔽结构的晶片封装体及其形成方法。
背景技术：
随着晶片封装体尺寸日益轻薄短小化及晶片的信号传递速度的日益増加，电磁干扰(electromagnetic interference, EMI)及/或静电放电(ESD)对于晶片封装体的影响也更趋严重。由于晶片尺寸持续缩小化，晶片封装体中的接地线路的设计更为重要。
发明内容
本发明提供一种晶片封装体，包括一基底；一元件区，设置于该基底之中或之上；一信号导电垫，设置于该基底之中或之上，且电性连接该元件区；一接地导电垫，设置于该基底之中或之上；一信号导电凸块，设置于该基底的一表面上，其中该信号导电凸块通过ー信号导电层而电性连接该信号导电垫；一接地导电层，设置于该基底的该表面上，且电性连接该接地导电垫；以及一保护层，设置于该基底的该表面上，其中该保护层完全覆盖该信号导电层的全部侧端，且部分覆盖该接地导电层而使该接地导电层的ー侧端于该基底的ー侧边露出。本发明所述的晶片封装体，还包括一接地导电凸块，设置于该基底的该表面上，其中该接地导电凸块电性连接该接地导电层。本发明所述的晶片封装体，该接地导电层的露出的该侧端与该基底的该侧边共平面。本发明所述的晶片封装体，还包括一孔洞，自该基底的该表面朝该信号导电垫延イ申，且露出部分的该信号导电垫，其中该信号导电层自该基底的该表面延伸至该孔洞中，且电性接触该信号导电垫。本发明所述的晶片封装体，还包括一第二孔洞，自该基底的该表面朝该接地导电垫延伸，且露出部分的该接地导电垫，其中该接地导电层自该基底的该表面延伸至该第二孔洞中，且电性接触该接地导电垫。本发明所述的晶片封装体，还包括一虚置导电凸块，设置于该基底的该表面上；以及ー导电层，电性连接该虚置导电凸块，其中该保护层部分覆盖该导电层而使该导电层的ー侧端露出。本发明所述的晶片封装体，该导电层电性连接该接地导电层。本发明所述的晶片封装体，该导电层的该侧端于该基底的一第二侧边露出。本发明所述的晶片封装体，还包括一第二接地导电层，设置于该基底的该表面上，其中该保护层部分覆盖该第二接地导电层而使该第二接地导电层的ー侧端于该基底的一侧边露出，且该第二接地导电层电性连接该接地导电层。本发明所述的晶片封装体，还包括一外壳，包覆该基底，其中该外壳包括一导电部分，电性接触该接地导电层。本发明还提供一种晶片封装体的形成方法，包括提供一基底，其中一元件区、一信号导电垫、及一接地导电垫分别设置于该基底之中或之上，且该信号导电垫电性连接该兀件区；于该基底的一表面上形成一信号导电层及一接地导电层，其中该信号导电层电性连接该信号导电垫；于该基底的该表面上形成一保护层，具有至少ー开ロ，露出部分的该信号导电层，其中该保护层完全覆盖该信号导电层的全部侧端，且该接地导电层的一侧端露出；于该保护层的该开口上形成一信号导电凸块，该信号导电凸块通过该信号导电层而电性连接该信号导电垫；以及切割该基底以形成至少一晶片封装体，其中该接地导电层的该侧端于切割后的该基底的ー侧边露出。本发明所述的晶片封装体的形成方法，还包括于该保护层中形成一第二开ロ，露出部分的该接地导电层；以及于该第二开口上形成一接地导电凸块。本发明所述的晶片封装体的形成方法，在切割该基底的步骤之后，该接地导电层的露出的该侧端与该基底的一侧边共平面。本发明所述的晶片封装体的形成方法，还包括在形成该信号导电层之前，自该基底的一第二表面移除部分的该基底以形成朝该信号导电垫延伸的一孔洞，该孔洞露出该信号导电垫；于该基底的该表面上形成ー导电材料层，该导电材料层延伸进入该孔洞而电性接触该信号导电垫；以及将该导电材料层图案化以形成该信号导电层。本发明所述的晶片封装体的形成方法，还包括在形成该接地导电层之前，自该基底的一第二表面移除部分的该基底以形成朝该接地导电垫延伸的一第二孔洞，该地ニ孔洞露出该接地导电垫；于该基底的该表面上形成ー导电材料层，该导电材料层延伸进入该第ニ孔洞而电性接触该接地导电垫；以及将该导电材料层图案化以形成该接地导电层。本发明所述的晶片封装体的形成方法，该信号导电层及该接地导电层的形成步骤包括于该基底的该表面上形成ー导电材料层；以及将该导电材料层图案化以同时形成该信号导电层及该接地导电层。本发明所述的晶片封装体的形成方法，还包括于该基底的该表面上设置一虚置导电凸块；以及于该基底上形成一导电层，该导电层电性连接该虚置导电凸块，其中该保护层部分覆盖该导电层而使该导电层的ー侧端露出。本发明所述的晶片封装体的形成方法，该导电层电性连接该接地导电层。本发明所述的晶片封装体的形成方法，该信号导电层、该接地导电层、及该导电层图案化自一相同的导电材料层。本发明所述的晶片封装体的形成方法，还包括以一外壳包覆该至少一晶片封装体，其中该外壳包括ー导电部分，电性接触该接地导电层。本发明的晶片封装体的接地导电结构不受限于基底的角落，且能减低晶片封装体的导线密度，提升晶片封装体的效能与良率。
图1A-1E显示根据本发明一实施例的晶片封装体的制程剖面图。图2A-2D显示根据本发明实施例的晶片封装体的俯视示意图。附图中符号的简单说明如下
20 :导电区；100 :基底；IOOaUOOb :表面；102 :元件区；104S :信号导电垫；104E 接地导电垫;105 :间隔层；106 :承载基板；108E、108E2、108S :孔洞；110 :绝缘层；112D、112E、112E2、112S :导电层；113E、113S :侧端；114 :保护层；116D、116E、116E2、116S :导电凸块；118 :夕卜壳；118a :导电部分。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及ー第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本发明ー实施例的晶片封装体可用以封装影像感测晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其应可用于各种包含有源元件或无源元件(activeor passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components),例如是有关于光电元件(opto electronicdevices)、微机电系统(Micro Electro Mechanical System ;MEMS)、微流体系统(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(wafer scale package ；WSP)制程对影像感测元件、发光二极管(light-emitting diodes ；LEDs)、太阳能电池(solar cells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators) >表面声波兀件(surface acoustic wave devices)、压カ感测器(process sensors)、喷墨头(ink printer heads)、或功率晶片模组(power IC modules)等半导体晶片进行封装。其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegrated circuit devices)的晶片封装体。在进入本发明实施例的说明之前，先说明发明人所知的一种晶片封装体。在该晶片封装体中，接地导电结构仅设置于封装体的基底的四个角落。因此，所有的接地导电线路皆需导引至至少其中一角落，方能将晶片封装体制造或使用过程中所产生的静电放电电流导出。如此，需于封装体的基底上形成许多导线。然而，随着晶片封装体中的晶片的导线密度增加且尺寸縮小，使得接地导电线路的设计更为困难。为了改善发明人所发现的问题，发明人提出如下所述的方法。图1A-1E显示根据本发明一实施例的晶片封装体的制程剖面图。如图IA所示，提供基底100，具有表面IOOa及表面100b。基底100例如是半导体基底，例如(但不限干)硅基底。基底100亦可为绝缘基底，例如是(但不限干)陶瓷基底。在一实施例中，基底100例如可为半导体晶圆(如硅晶圆)而可进行晶圆级封装以节省制程时间与成本。在一实施例中，元件区102、信号导电垫104S及接地导电垫104E可设置于基底100之中或之上。例如，在图IA的实施例中，元件区102、信号导电垫104S及接地导电垫104E设置于基底100之中，且于基底100的表面IOOa露出。元件区102可形成有(但不限干)光电元件，可包括影像感测元件或发光元件。影像感测元件例如是互补式金属氧化物半导体(CMOS)影像感测元件(CIS)或电荷I禹合元件(charge-coupled device, CO))感测元件，而发光元件例如是发光二极管元件。信号导电垫104S电性连接元件区102，用以将电性信号输入及/或输出元件区102。接地导电垫104E用以将静电放电电流导出。在ー实施例中，基底100为硅晶圆，多个元件区102、信号导电垫104S及接地导电垫104E形成于其中 或其上。虽然，图IA中仅显示出单层的导电垫(104S、104E)。然而，多个导电垫可能彼此堆叠及/或排列于基底100之上。例如，在一实施例中，导电垫(104SU04E)为多个彼此堆叠的导电垫、或至少ー导电垫、或至少ー导电垫与至少ー层内连线结构所组成的导电垫结构。在以下的实施例中，为方便说明，图式中仅显示单层导电垫(104SU04E)以简化图式。如图IA所示，可选择性于基底100之上设置承载基板106。例如，可先在基底100的表面IOOa上形成间隔层105，接着于间隔层105上设置承载基板106。承载基板106例如可为透明基板，如玻璃基板、石英基板、或其相似物。在一实施例中，可以承载基板106为支撑，自基底100的表面IOOb进行薄化制程以将基底100薄化至预定厚度，以利后续制程的进行。接着，于基底100上形成电性连接信号导电垫104S的信号导电层，及形成电性连接接地导电垫104E的接地导电层。如图IB所示，在一实施例中，可选择性自基底100的表面IOOb移除部分的基底100以形成朝信号导电垫104S延伸且露出信号导电垫104S的孔洞108S。在一实施例中，亦可选择性自基底100的表面IOOb移除部分的基底100以形成朝接地导电垫104E延伸且露出接地导电垫104E的孔洞108E。在基底100为具导电性的基底(如硅晶圆)的实施例中，需于基底100上形成绝缘层。如图IB所示，绝缘层110自基底100的表面IOOb延伸至孔洞108S及孔洞108E中。在一实施例中，可进行蚀刻制程以将孔洞108S及孔洞108E的底部上的绝缘层110移除以分别露出信号导电垫104S及接地导电垫104E。接着，于基底100的表面IOOb上形成电性连接信号导电垫104S的信号导电层112S及电性连接接地导电垫104E的接地导电层112E，如图IC所示。在一实施例中，可于基底100的表面IOOb上形成导电材料层，其可延伸进入孔洞108S及孔洞108E中而分别电性连接信号导电垫104S及接地导电垫104E。接着，可将导电材料层图案化以同时形成信号导电层112S及接地导电层112E。在一实施例中，可选择性于图案化导电材料层的步骤中，形成出虚置导电层112D。在后续制程中，可于虚置导电层112D上形成虚置导电凸块。在一实施例中，可于基底100的表面IOOb上形成晶种层，并于晶种层上形成图案化遮罩层。接着，对晶种层进行电镀制程以于露出的晶种层上沉积导电材料。接着，移除遮罩层，并蚀刻移除原由遮罩层所覆盖的晶种层以将晶种层及所电镀的导电材料所组成的导电材料层图案化，因而形成出所需的图案化导电层，例如包括信号导电层112S、接地导电层112E、及/或虚置导电层112D。如图IC所示，信号导电层112S具有两侧端113S，而接地导电层112E亦具有两侧端113E。接地导电层112E的其中ー侧端113E位于基底100上的预定切割道附近。在后续切割制程之后，接地导电层112E的侧端113E可于切割后的基底100的侧边露出。如图ID所示，于基底100的表面IOOb上形成保护层114。保护层114具有至少ー开ロ，露出部分的信号导电层112S。保护层114亦可具有其他开ロ，可例如露出部分的虚置导电层112D及部分的接地导电层112E。在一实施例中，保护层114完全覆盖信号导电层112S的全部侧端113S。保护层114仅部分覆盖接地导电层112E的侧端，未覆盖于预定切割道附近的接地导电层112E上，且亦不覆盖接地导电层112E靠近预定切割道的侧端113E。接着，如图ID所示，可于由保护层114的开ロ所露出的信号导电层112S、接地导电层112E及虚置导电层112D上分別形成信号导电凸块116S、接地导电凸块116E及虚置导电凸块116D。虚置导电凸块116D可用以平衡基底100上的各导电凸块所受应力。在ー实施例中，接地导电凸块116E亦可用以平衡基底100上的各导电凸块所受应力。在一实施例中，可不形成虚置导电凸块116D及/或虚置导电层112D。在一实施例中，可不形成接地导电凸块116E。接着，可沿着基底100上的预定切割道切割基底以形成至少一晶片封装体，其中接地导电层112E的侧端113E于切割后的基底100的侧边露出。例如，在图ID的实施例中，接地导电层112E的露出的侧端113E大抵与基底100的侧边共平面。未由保护层114所覆盖且于基底100的侧边附近露出的接地导电层112E可用以与其他导电结构电性接触而将晶片封装体在制造过程中或使用中所产生的静电放电电流导出，可确保元件区102的运作正常。在一实施例中，虚置导电层112D及虚置导电凸块116D亦可辅助导出部分的静电放电电流。例如，如图IE所示，可以一外壳118包覆所形成的晶片封装体。在一实施例中，夕卜壳118可包括导电部分118a，其用以电性接触露出的接地导电层112E。因此，晶片封装体在制造过程中或使用中所产生的静电放电电流可经由包括导电部分118a的外壳118导出。图2A-2D显示根据本发明多个实施例的晶片封装体的俯视示意图，其中相同或相似的标号用以标示相同或相似的元件，且为方便辨识，未绘出保护层114。如图2A所示，在此实施例中，接地导电层112E于基底100的侧边露出，可方便与其他导电结构接触，从而将晶片封装体在制造过程中或使用中所产生的静电放电电流经由接地导电垫及孔洞108E中的接地导电层112E导出。在图2B的实施例中，虚置导电层112D的侧端亦可于基底100的侧边露出(即，不被保护层114覆盖)，因此亦可辅助导出晶片封装体在制造过程中或使用中所产生的静电放电电流。虽然，图2B实施例的虚置导电层112D与接地导电层112E的侧端皆于基底100的同一侧边露出，但本发明实施例不限于此。在其他实施例中，虚置导电层112D与接地导电层112E的侧端可分别于基底100的不同侧边露出。在图2C的实施例中，可还包括至少ー第二接地导电层112E2及/或设置于其上的第二接地导电凸块116E2。第二接地导电层112E2亦可通过孔洞108E2而与第二接地导电垫(未显示)电性接触，且第二接地导电层112E2的侧端亦可于基底100的侧边露出。在一实施例中，第二接地导电层112E2可通过导电区20而与接地导电层112E电性连接。在图2D的实施例中，虚置导电层112D亦可通过导电区20而与接地导电层112E电性连接。
本发明实施例的晶片封装体的接地导电结构不受限于基底的角落，可就近将接地导电垫导引至基底的侧边而与其他导电结构相连。除了可保护晶片封装体之外，还能减低晶片封装体的导线密度，提升晶片封装体的效能与良率。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进ー步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
权利要求
1.一种晶片封装体，其特征在于，包括 一基底; 一元件区，设置于该基底之中或之上； 一信号导电垫，设置于该基底之中或之上，且电性连接该元件区； 一接地导电垫，设置于该基底之中或之上； 一信号导电凸块，设置于该基底的一表面上，其中该信号导电凸块通过一信号导电层而电性连接该信号导电垫； 一接地导电层，设置于该基底的该表面上，且电性连接该接地导电垫；以及 一保护层，设置于该基底的该表面上，其中该保护层完全覆盖该信号导电层的全部侧端，且部分覆盖该接地导电层而使该接地导电层的一侧端于该基底的一侧边露出。
2.根据权利要求I所述的晶片封装体，其特征在于，还包括一接地导电凸块，设置于该基底的该表面上，其中该接地导电凸块电性连接该接地导电层。
3.根据权利要求I所述的晶片封装体，其特征在于，该接地导电层的露出的该侧端与该基底的该侧边共平面。
4.根据权利要求I所述的晶片封装体，其特征在于，还包括一孔洞，自该基底的该表面朝该信号导电垫延伸，且露出部分的该信号导电垫，其中该信号导电层自该基底的该表面延伸至该孔洞中，且电性接触该信号导电垫。
5.根据权利要求I所述的晶片封装体，其特征在于，还包括一第二孔洞，自该基底的该表面朝该接地导电垫延伸，且露出部分的该接地导电垫，其中该接地导电层自该基底的该表面延伸至该第二孔洞中，且电性接触该接地导电垫。
6.根据权利要求I所述的晶片封装体，其特征在于，还包括 一虚置导电凸块，设置于该基底的该表面上；以及 一导电层，电性连接该虚置导电凸块，其中该保护层部分覆盖该导电层而使该导电层的一侧端露出。
7.根据权利要求6所述的晶片封装体，其特征在于，该导电层电性连接该接地导电层。
8.根据权利要求6所述的晶片封装体，其特征在于，该导电层的该侧端于该基底的一第二侧边露出。
9.根据权利要求I所述的晶片封装体，其特征在于，还包括一第二接地导电层，设置于该基底的该表面上，其中该保护层部分覆盖该第二接地导电层而使该第二接地导电层的一侧端于该基底的一侧边露出，且该第二接地导电层电性连接该接地导电层。
10.根据权利要求I所述的晶片封装体，其特征在于，还包括一外壳，包覆该基底，其中该外壳包括一导电部分，电性接触该接地导电层。
11.一种晶片封装体的形成方法，其特征在于，包括 提供一基底，其中一元件区、一信号导电垫及一接地导电垫分别设置于该基底之中或之上，且该信号导电垫电性连接该元件区； 于该基底的一表面上形成一信号导电层及一接地导电层，其中该信号导电层电性连接该信号导电垫； 于该基底的该表面上形成一保护层，具有至少一开口，露出部分的该信号导电层，其中该保护层完全覆盖该信号导电层的全部侧端，且该接地导电层的一侧端露出；于该保护层的该开口上形成一信号导电凸块，该信号导电凸块通过该信号导电层而电性连接该信号导电垫；以及 切割该基底以形成至少一晶片封装体，其中该接地导电层的该侧端于切割后的该基底的一侧边露出。
12.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括 于该保护层中形成一第二开口，露出部分的该接地导电层；以及 于该第二开口上形成一接地导电凸块。
13.根据权利要求11所述的晶片封装体的形成方法，其特征在于，在切割该基底的步骤之后，该接地导电层的露出的该侧端与该基底的一侧边共平面。
14.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括 在形成该信号导电层之前，自该基底的一第二表面移除部分的该基底以形成朝该信号导电垫延伸的一孔洞，该孔洞露出该信号导电垫； 于该基底的该表面上形成一导电材料层，该导电材料层延伸进入该孔洞而电性接触该信号导电垫；以及 将该导电材料层图案化以形成该信号导电层。
15.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括 在形成该接地导电层之前，自该基底的一第二表面移除部分的该基底以形成朝该接地导电垫延伸的一第二孔洞，该地二孔洞露出该接地导电垫； 于该基底的该表面上形成一导电材料层，该导电材料层延伸进入该第二孔洞而电性接触该接地导电垫；以及 将该导电材料层图案化以形成该接地导电层。
16.根据权利要求11所述的晶片封装体的形成方法，其特征在于，该信号导电层及该接地导电层的形成步骤包括 于该基底的该表面上形成一导电材料层；以及 将该导电材料层图案化以同时形成该信号导电层及该接地导电层。
17.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括 于该基底的该表面上设置一虚置导电凸块；以及 于该基底上形成一导电层，该导电层电性连接该虚置导电凸块，其中该保护层部分覆盖该导电层而使该导电层的一侧端露出。
18.根据权利要求17所述的晶片封装体的形成方法，其特征在于，该导电层电性连接该接地导电层。
19.根据权利要求17所述的晶片封装体的形成方法，其特征在于，该信号导电层、该接地导电层及该导电层图案化自一相同的导电材料层。
20.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括以一外壳包覆该至少一晶片封装体，其中该外壳包括一导电部分，电性接触该接地导电层。
全文摘要
一种晶片封装体及其形成方法，该晶片封装体包括一基底；一元件区，设置于该基底之中或之上；一信号导电垫，设置于该基底之中或之上，且电性连接该元件区；一接地导电垫，设置于该基底之中或之上；一信号导电凸块，设置于该基底的一表面上，该信号导电凸块通过一信号导电层而电性连接该信号导电垫；一接地导电层，设置于该基底的该表面上，且电性连接该接地导电垫；以及一保护层，设置于该基底的该表面上，该保护层完全覆盖该信号导电层的全部侧端，且部分覆盖该接地导电层而使该接地导电层的一侧端于该基底的一侧边露出。本发明的晶片封装体的接地导电结构不受限于基底的角落，且能减低晶片封装体的导线密度，提升晶片封装体的效能与良率。
文档编号H01L23/485GK102623424SQ20121002070
公开日2012年8月1日 申请日期2012年1月20日 优先权日2011年1月27日
发明者林佳升, 洪子翔 申请人:精材科技股份有限公司