专利名称：半导体器件的制作方法
技术领域：
本发明涉及包括存储器的半导体器件。
背景技术：
半导体器件诸如中央处理单元 (CPU)根据它们的应用而具有各种构造，并且通常具有能够高速写入和读取的缓冲存储器件，例如寄存器和高速缓冲存储器(cachememory)，以及用于存储数据或指令的主存储器。为了减少对主存储器的低速访问和加速运算处理，缓冲存储器件在CPU中设置得位于运算单元和主存储器之间。通常，触发器(flip-flop)用作寄存器，静态随机存取存储器(SRAM)用作高速缓冲存储器。专利文献I公开了一种结构，其中易失性存储器例如SRAM与非易失性存储器结合使用作为高速缓冲存储器。[参考资料][专利文献][专利文献I]日本公开专利申请No.H7-12144
发明内容
顺带提及，例如中央处理单元的半导体器件除高速工作以外还要求具有低功耗和高集成度。尽管这取决于晶体管的尺寸，例如，当利用体硅形成串联连接在施加有高电平电源电势的节点与施加有低电平电源电势的节点之间的P沟道晶体管和n沟道晶体管时，在节点之间的电压大约为3V的条件下在室温时产生大约IpA的截止态电流。随着中央处理单元或缓冲存储器件的尺寸变大以及晶体管的数量变大，或随着中央处理单元或缓冲存储器件中的IC芯片的温度变高，截止态电流的总量变大；由此，增加了功耗。因此，需要设计在中央处理单元中包含的晶体管的结构，使得晶体管的截止态电流小。然而，占用了大量时间以及花费了大量成本来开发同时具有高操作速度和小截止态电流的晶体管。为了降低半导体器件的功耗，已提出了停止为缓冲存储器件供电的方法。由于在缓冲存储器件中使用的触发器或SRAM是易失性的，所以在上述方法中，在易失性存储器周围设置非易失性存储器，并在停止供电之前把数据临时传送到非易失性存储器中。然而，由于主要利用磁元件和铁电体来形成这种非易失性存储器，所以制造工艺复杂。在长时间停止供电的情况下，数据被传送到诸如硬盘或闪存的存储器中，然后可以停止供电。然而，在短时间停止供电的情况下，由于需要将数据置回的时间，所以这种存储器是不合适的。考虑到上述问题，本发明的一个目的是提供一种能在确保高速操作的同时降低功耗的半导体器件。此外，本发明的一个目的是提供一种在确保高速操作的同时能降低功耗并实现高集成度的半导体器件。为了实现上述目的，在本发明的一个实施例中，半导体器件包括包括晶体管的存储元件，在晶体管中，例如具有结晶性的硅或具有结晶性的锗的半导体用在沟道形成区中；储存存储元件的数据的电容器；以及控制电容器中的电荷的供给、储存和释放的开关元件。此外，在本发明的一个实施例中，在开关元件中所包含的晶体管形成在其中形成存储元件中所包含的晶体管的层之上，此外，在存储元件中所包含的晶体管的源电极和漏电极之一用作开关元件中所包含的晶体管的源电极和漏电极之一。可选地，为了实现上述目的，在本发明的一个实施例中，半导体器件包括含有其中例如具有结晶性的硅或具有结晶性的锗的半导体用在沟道形成区中的晶体管的存储元件、储存存储元件的数据的电容器、以及控制电容器中的电荷的供给、储存和释放的开关元件。此外，在本发明的一个实施例中，在开关元件中所包含的晶体管形成在其中形成存储元件中所包含的晶体管的层之上。 对开关元件来说，使用在沟道形成区中使用氧化物半导体的晶体管。氧化物半导体具有比硅更宽的带隙和更低的本征载流子密度。因此，在沟道形成区中使用氧化物半导体的晶体管具有比用例如硅或锗的普通半导体形成的晶体管小得多的截止态电流。此外，在本发明的一个实施例中，半导体器件具有下述的第一结构，从而进一步减小了其中在沟道形成区中使用氧化物半导体的晶体管的截止态电流。具体来说，在根据本发明一实施例的半导体器件中，在开关元件中所含有的晶体管包括在绝缘膜上的氧化物半导体膜、在氧化物半导体膜上的栅极绝缘膜、设置在与氧化物半导体膜交叠的部分中且栅极绝缘膜设置在它们之间的栅电极、以及与氧化物半导体膜连接的一对导电膜。氧化物半导体膜包括与栅电极交叠并且至少一部分用作沟道形成区的第一区、以及在其之间夹着第一区的一对第二区。此外，绝缘膜包括加热时从其释放部分氧的第一氧化物绝缘膜以及防止氧扩散并设置在第一氧化物绝缘膜周围的第二氧化物绝缘膜。氧化物半导体膜的第一区与第一氧化物绝缘膜接触，氧化物半导体膜的第二区与第一氧化物绝缘膜和第二氧化物绝缘膜接触。在上述结构中，从第一氧化物绝缘膜释放的氧被防止扩散到第二氧化物绝缘膜中，使得氧有效地供应到在第一区中的氧化物半导体膜的末端部分。请注意，由于用于把氧化物半导体膜刻蚀成所需形状的刻蚀处理、使氧化物半导体膜的末端部分暴露到减压气氛等，在其中氧化物半导体用于沟道形成区中的晶体管中的氧化物半导体膜的末端部分处容易产生由于氧释放而导致的氧缺陷。由于氧缺陷成为载流子移动所通过的路径，所以当在氧化物半导体膜的末端部分处形成氧缺陷时形成寄生沟道，并由此增加了晶体管的截止态电流。然而，在本发明的实施例中，用上述结构，防止了在第一区中的氧化物半导体膜的末端部分处形成氧缺陷，从而可以降低截止态电流。可选地，在本发明的一个实施例中，半导体器件可以具有下述第二结构而非所述第一结构，从而进一步减小其中在沟道形成区中使用氧化物半导体的晶体管的截止态电流。具体来说，在根据本发明一实施例的半导体器件中，在开关元件中所含有的晶体管包括氧化物半导体膜、在氧化物半导体膜上的栅极绝缘膜、设置在与氧化物半导体膜交叠的部分中且栅极绝缘膜设置在它们之间的栅电极、以及与氧化物半导体膜连接的一对导电膜。此外，半导体器件包括设置在氧化物半导体膜周围以便与氧化物半导体膜的末端部分接触并在加热时释放部分氧的第一氧化物绝缘膜、设置在氧化物半导体膜周围且防止氧扩散的第二氧化物绝缘膜(第一氧化物绝缘膜设置在氧化物半导体膜与第二氧化物绝缘膜之间)、以及设置在氧化物半导体膜下面并在加热时释放部分氧的第三氧化物绝缘膜。氧化物半导体膜包括与栅电极交叠且至少一部分用作沟道形成区的第一区、以及在其之间夹着第
一区的一对第二区。在上述结构中，从第一氧化物绝缘膜释放的氧被防止扩散进入第二氧化物绝缘膜中，使得氧有效地提供到氧化物半导体膜的末端部分。此外，从第三氧化物绝缘膜释放的氧被提供到氧化物半导体膜的下部部分中。如上所述，由于用于把氧化物半导体膜刻蚀成所需形状的刻蚀处理、使氧化物半导体膜的末端部分暴露到减压气氛等，在其中氧化物半导体用于沟道形成区中的晶体管中的氧化物半导体膜的末端部分处容易产生由于氧释放而导致的氧缺陷。由于氧缺陷成为载流子移动所通过的路径，所以当在氧化物半导体膜的末端部分处形成氧缺陷时形成寄生沟道，并由此增加了晶体管的截止态电流。然而，在本发明的实施例中，由于氧被有效供应到氧化物半导体膜的末端部分，尤其是在第一区中的氧化物半导体膜的末端部分，所以防止了在第一区中的氧化物半导体膜的末端部分处形成氧缺陷，从而可以降低截止态电流。请注意，在具有第一结构或第二结构的半导体器件中，氧化物半导体膜的第二区 可以含有掺杂剂。可选地，在氧化物半导体膜中，第二区可以包括含有掺杂剂的一对第三区和具有比第三区的掺杂剂浓度更高的掺杂剂浓度的一对第四区。具体来说，氧化物半导体膜可以包括第一区和在其之间夹着第一区的一对第二区，第二区可以包括在其之间夹着第一区的一对第三区以及在其之间夹着第一区和该对第三区的一对第四区。第三区用作电场缓和区。各种实验可以证实包含氧化物半导体膜作为有源层的晶体管的小截止态电流。例如，即使用具有I * IOVm沟道宽度和IOiim沟道长度的元件,在从IV至IOV的源极端和漏极端之间的电压(漏极电压)范围内，截止态电流可以小于或等于半导体参数分析仪的测量极限，即小于或等于1X10_13A。在这种情况下，可以发现，与将截止态电流除以晶体管的沟道宽度所得到的值对应的截止态电流密度低于或等于IOOzA/ym。将要使用的氧化物半导体优选至少含有铟(In)或锌(Zn)。具体地，优选含有In和Zn。作为用于减少含有氧化物半导体的晶体管的电特性变化的稳定剂，优选额外含有镓(Ga)。优选含有锡(Sn)作为稳定剂。优选含有铪(Hf)作为稳定剂。优选含有铝(Al)作为稳定剂。作为其它的稳定剂，可以含有一种或多种镧系元素，例如镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和错(Lu)。作为氧化物半导体，例如可以使用氧化铟，氧化锡，氧化锌，双组分金属氧化物例如In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物或In-Ga类氧化物，三组分金属氧化物例如In-Ga-Zn类氧化物(也称为IGZ0)、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物或In-Lu-Zn类氧化物，四组分金属氧化物例如In-Sn-Ga-Zn 类氧化物、In-Hf-Ga-Zn 类氧化物、In-Al-Ga-Zn 类氧化物、In-Sn-Al-Zn 类氧化物、In-Sn-Hf-Zn类氧化物或In-Hf-Al-Zn类氧化物。请注意，这里，例如，“ In-Ga-Zn类氧化物”是指含有In、Ga和Zn作为其主要成分的氧化物，对In Ga Zn的比没有特别限制。In-Ga-Zn类氧化物可以含有除了 In、Ga和Zn以外的金属兀素。可选地，用InMO3 (ZnO)m (满足m> 0，并且m不是整数)表示的材料可以用作氧化物半导体。请注意，M表示选自Ga、Fe、Mn和Co的一种或更多金属元素。可选地，作为氧化物半导体，可以使用通过In3SnO5 (ZnO)n(满足n > 0，并且n是整数)表示的材料。例如，可以使用具有In : Ga : Zn = I : I 1(=1/3: 1/3 1/3)或In Ga Zn = 2 2 I ( = 2/5 2/5 1/5)原子比的In-Ga-Zn类氧化物，或其组成成分在上述组成成分附近的任何氧化物。可选地，可以使用具有In Sn Zn=I I I (=1/3 1/3 1/3)、In Sn Zn = 2 I 3( = 1/3 1/6 1/2)或In Sn Zn =2 I 5( = 1/4 1/8 5/8)原子比的In-Sn-Zn类氧化物，或其组成成分在上述组成成分附近的任何氧化物。然而，组成成分不局限于上述那些，根据必要的电特性(例如迁移率、阈值电压和变化)可以使用具有合适组成成分的材料。为了获得所需的电特性，优选将载流子密度、杂质浓度、缺陷密度、金属元素对氧的原子比、原子间距离、密度等设置为合适的值。例如，在使用In-Sn-Zn类氧化物的情况下可以相对容易地得到高迁移率。然而，在使用In-Ga-Zn类氧化物的情况下，也可以通过降低体中的缺陷密度来增加迁移率。请注意,例如,表述“以原子比In : Ga : Zn = a : b : c (a+b+c = I)含有In、Ga和Zn的氧化物的组成成分处在以原子比In Ga Zn = A B C(A+B+C = I)含有In、Ga和Zn的氧化物的组成成分附近”表示a、b和c满足下列关系(a-A)2+(b-B)2+(c-C)2 ( r\r可以为例如0.05。这同样适用于其它氧化物。氧化物半导体可以是单晶或非单晶。在后一种情况下，氧化物半导体可以是非晶或多晶。此外，氧化物半导体可以具有包括具有结晶性的部分的非晶结构或非非晶结构。在非晶态的氧化物半导体中，能相对容易地获得平坦表面，从而当利用氧化物半导体制造晶体管时，可以减少界面散射，能相对容易地获得相对高的迁移率。在具有结晶性的氧化物半导体中，可以进一步减少体中的缺陷，当表面平坦度得到改善时，可以获得比非晶态氧化物半导体更高的迁移率。为了改善表面平坦度，优选在平坦表面上形成氧化物半导体。具体来说，氧化物半导体可以形成在具有小于或等于lnm，优选小于或等于0. 3nm,更优选小于或等于0. Inm的平均表面粗糙度(Ra)的表面上。请注意，通过把JIS B 0601定义的中线平均粗糙度扩展到三维以适用于表面，从而得到Ra。此外，Ra可以表达为从基准表面到具体表面的偏差的绝对值的平均值并用下列公式I来定义[公式I]
权利要求
1.一种半导体器件，包括 能保持一位信息的易失性存储元件； 电容器；以及 开关，配置来控制该易失性存储元件与该电容器之间的电荷传输，使得该开关和该电容器能以非易失性方式保持该位信息。
2.根据权利要求I的半导体器件， 其中当对所述半导体器件供电时，所述半导体器件配置为在所述易失性存储元件中保持该位信息，且 其中当不对所述半导体器件供电时，所述半导体器件配置为通过利用所述开关和所述电容器来保持该位信息。
3.根据权利要求I的半导体器件， 其中所述开关包括含有氧化物半导体膜的晶体管。
4.根据权利要求I的半导体器件，还包括在所述易失性存储元件中的第一晶体管， 其中所述第一晶体管包括在有源层中的具有结晶性的硅或具有结晶性的锗，且 其中所述开关包括含有氧化物半导体膜作为有源层的第二晶体管。
5.根据权利要求I的半导体器件，还包括 半导体衬底；以及 在所述易失性存储元件中的第一晶体管， 其中所述第一晶体管包括在所述半导体衬底中的沟道形成区，且 其中所述开关包括第二晶体管，所述第二晶体管包括作为有源层的氧化物半导体膜。
6.根据权利要求I的半导体器件，还包括 在所述易失性存储元件中的第一晶体管；以及 在所述第一晶体管上的绝缘膜， 其中所述开关包括形成在所述绝缘膜上的第二晶体管，所述第二晶体管包括作为有源层的氧化物半导体膜。
7.一种半导体器件，包括 包括第一晶体管的存储元件； 在所述第一晶体管上的绝缘膜； 在所述绝缘膜上的第二晶体管，所述第二晶体管包括栅电极、与所述栅电极交叠的氧化物半导体膜、置于所述栅电极与所述氧化物半导体膜之间的栅极绝缘膜、源电极和漏电极；以及 电容器，包括通过所述第二晶体管的氧化物半导体膜、源电极和漏电极功能上连接到所述存储元件的电极。
8.一种半导体器件，包括 包括第一晶体管的存储元件； 在所述第一晶体管上的绝缘膜； 在所述绝缘膜上的第二晶体管，所述第二晶体管包括栅电极、与所述栅电极交叠的氧化物半导体膜、置于所述栅电极与所述氧化物半导体膜之间的栅极绝缘膜、源电极和漏电极；电容器，包括通过所述第二晶体管的氧化物半导体膜、源电极和漏电极功能上连接到所述存储元件的电极；以及 相位反转元件，包括电连接到所述第一晶体管的源电极和漏电极之一且电连接到所述第二晶体管的源电极和漏电极之一的输入端。
9.一种半导体器件，包括 包括第一晶体管的存储元件； 在所述第一晶体管上的绝缘膜； 第二晶体管，所述第二晶体管包括栅电极、与所述栅电极交叠的氧化物半导体膜、置于所述栅电极和所述氧化物半导体膜之间的栅极绝缘膜、源电极和漏电极； 电容器，包括通过所述第二晶体管的氧化物半导体膜、源电极和漏电极功能上连接到所述存储元件的电极； 包括第一输入端和第一输出端的第一相位反转元件，所述第一输入端电连接到所述第一晶体管的源电极和漏电极之一且电连接到所述第二晶体管的源电极和漏电极之一； 包括第二输入端和第二输出端的第二反相元件，所述第二输出端电连接到所述第一相位反转元件的第一输出端；以及 电连接在所述第二输出端和所述第一输入端之间的第三晶体管。
10.根据权利要求I的半导体器件，还包括在所述易失性存储元件中的第一晶体管， 其中所述开关包括含有氧化物半导体膜作为有源层的第二晶体管， 其中所述第一晶体管的源电极和漏电极之一电连接到所述第二晶体管的源电极和漏电极之一，且 其中所述第ニ晶体管的源电极和漏电极中的另ー个电连接到所述电容器的电极。
11.根据权利要求7的半导体器件， 其中所述第一晶体管的源电极和漏电极之一电连接到所述第二晶体管的源电极和漏电极之一，且 其中所述第二晶体管的源电极和漏电极中的另ー个电连接到所述电容器的所述电扱。
12.根据权利要求8的半导体器件， 其中所述第一晶体管的源电极和漏电极的所述之ー电连接到所述第二晶体管的源电极和漏电极的所述之一，且 其中所述第二晶体管的源电极和漏电极中的另ー个电连接到所述电容器的所述电扱。
13.根据权利要求I的半导体器件， 其中所述开关包括晶体管，且 其中所述电容器的电极和所述晶体管的源电极和漏电极中的至少ー个由同一膜制成。
14.根据权利要求7的半导体器件， 其中所述电容器的所述电极和所述第二晶体管的源电极和漏电极中的至少ー个由同一膜制成。
15.根据权利要求8的半导体器件， 其中所述电容器的所述电极和所述第二晶体管的源电极和漏电极中的至少ー个由同一膜制成。
16.根据权利要求I的半导体器件，其中所述开关包括具有氧化物半导体膜、栅电极和置于所述氧化物半导体膜与所述栅电极之间的栅极绝缘膜的晶体管， 所述半导体器件还包括 含有氧的氧化物绝缘膜，所述氧化物半导体膜置于所述氧化物绝缘膜和所述栅极绝缘膜之间， 其中所述氧化物绝缘膜的一区域与所述氧化物半导体膜的一区域直接接触，所述氧化物半导体膜的所述区域与所述栅电极交叠。
17.根据权利要求7的半导体器件，还包括 含有氧的氧化物绝缘膜，所述氧化物半导体膜置于所述氧化物绝缘膜和所述栅极绝缘膜之间， 其中所述氧化物绝缘膜的一区域与所述氧化物半导体膜的一区域直接接触，所述氧化物半导体膜的所述区域与所述栅电极交叠。
18.根据权利要求8的半导体器件，还包括 含有氧的氧化物绝缘膜，所述氧化物半导体膜置于所述氧化物绝缘膜和所述栅极绝缘膜之间， 其中所述氧化物绝缘膜的一区域与所述氧化物半导体膜的一区域直接接触，所述氧化物半导体膜的所述区域与所述栅电极交叠。
19.根据权利要求I的半导体器件， 其中所述开关包括具有氧化物半导体膜、栅电极和置于所述氧化物半导体膜与所述栅电极之间的栅极绝缘膜的晶体管， 所述半导体器件还包括 第一绝缘膜，所述第一绝缘膜是含有氧的氧化物绝缘膜；以及 在所述第一绝缘膜上的第二绝缘膜， 其中所述氧化物半导体膜置于所述栅极绝缘膜与所述第一绝缘膜之间，且其中所述第一绝缘膜的一区域与所述氧化物半导体膜的一区域直接接触，所述氧化物半导体膜的所述区域通过所述第二绝缘膜中的开口与所述栅电极交叠。
20.根据权利要求7的半导体器件，还包括 第一绝缘膜，所述第一绝缘膜是含有氧的氧化物绝缘膜；以及 在所述第一绝缘膜上的第二绝缘膜， 其中所述氧化物半导体膜置于所述栅极绝缘膜与所述第一绝缘膜之间，且其中所述第一绝缘膜的一区域与所述氧化物半导体膜的一区域直接接触，所述氧化物半导体膜的所述区域通过所述第二绝缘膜中的开口与所述栅电极交叠。
21.根据权利要求8的半导体器件，还包括 第一绝缘膜，所述第一绝缘膜是含有氧的氧化物绝缘膜；以及 在所述第一绝缘膜上的第二绝缘膜， 其中所述氧化物半导体膜置于所述栅极绝缘膜与所述第一绝缘膜之间，且其中所述第一绝缘膜的一区域与所述氧化物半导体膜的一区域直接接触，所述氧化物半导体膜的所述区域通过所述第二绝缘膜中的开口与所述栅电极交叠。
22.根据权利要求I的半导体器件，其中所述开关包括具有氧化物半导体膜、栅电极和置于所述氧化物半导体膜与所述栅电极之间的栅极绝缘膜的晶体管， 所述半导体器件还包括 第一绝缘膜，所述第一绝缘膜是含有氧的第一氧化物绝缘膜； 在所述第一绝缘膜上的第二绝缘膜；以及 置于所述第一绝缘膜与所述第二绝缘膜之间的第三绝缘膜，所述第三绝缘膜是含有氧的第二氧化物绝缘膜， 其中所述氧化物半导体膜置于所述栅极绝缘膜与所述第一绝缘膜之间， 其中所述第一绝缘膜的一区域通过在所述第二绝缘膜和所述第三绝缘膜的每一个中的开口与所述氧化物半导体膜的一区域直接接触，所述氧化物半导体膜的所述区域与所述栅电极交叠，且 其中所述氧化物半导体膜的侧面部分与所述第三绝缘膜直接接触。
23.根据权利要求7的半导体器件，还包括 第一绝缘膜，所述第一绝缘膜是含有氧的第一氧化物绝缘膜； 在所述第一绝缘膜上的第二绝缘膜；以及 置于所述第一绝缘膜与所述第二绝缘膜之间的第三绝缘膜，所述第三绝缘膜是含有氧的第二氧化物绝缘膜， 其中所述氧化物半导体膜置于所述栅极绝缘膜与所述第一绝缘膜之间， 其中所述第一绝缘膜的一区域通过在所述第二绝缘膜和所述第三绝缘膜的每一个中的开口与所述氧化物半导体膜的一区域直接接触，所述氧化物半导体膜的所述区域与所述栅电极交叠，且 其中所述氧化物半导体膜的侧面部分与所述第三绝缘膜直接接触。
24.根据权利要求8的半导体器件，还包括 第一绝缘膜，所述第一绝缘膜是含有氧的第一氧化物绝缘膜； 在所述第一绝缘膜上的第二绝缘膜；以及 置于所述第一绝缘膜与所述第二绝缘膜之间的第三绝缘膜，所述第三绝缘膜是含有氧的第二氧化物绝缘膜， 其中所述氧化物半导体膜置于所述栅极绝缘膜与所述第一绝缘膜之间， 其中所述第一绝缘膜的一区域通过在所述第二绝缘膜和所述第三绝缘膜的每一个中的开口与所述氧化物半导体膜的一区域直接接触，所述氧化物半导体膜的所述区域与所述栅电极交叠，且 其中所述氧化物半导体膜的侧面部分与所述第三绝缘膜直接接触。
25.根据权利要求7的半导体器件， 其中所述第一晶体管包括具有结晶性的硅或具有结晶性的锗。
26.根据权利要求8的半导体器件， 其中所述第一晶体管包括具有结晶性的硅或具有结晶性的锗。
27.根据权利要求7的半导体器件， 其中所述第一晶体管包括在体半导体衬底中的沟道形成区。
28.根据权利要求8的半导体器件，其中所述第一晶体管包括在体半导体衬底中的沟道形成区。
29.根据权利要求I的半导体器件， 其中所述开关包括具有氧化物半导体膜的晶体管，且 其中所述氧化物半导体膜包括c轴排列的晶体氧化物半导体。
30.根据权利要求7的半导体器件， 其中所述第二晶体管的氧化物半导体膜包括c轴排列的晶体氧化物半导体。
31.根据权利要求8的半导体器件， 其中所述第二晶体管的氧化物半导体膜包括c轴排列的晶体氧化物半导体。
32.根据权利要求I的半导体器件， 其中所述开关包括具有氧化物半导体膜的晶体管，且 其中所述氧化物半导体膜包括In-Ga-Zn类氧化物。
33.根据权利要求7的半导体器件， 其中所述第二晶体管的氧化物半导体膜包括In-Ga-Zn类氧化物。
34.根据权利要求8的半导体器件， 其中所述第二晶体管的氧化物半导体膜包括In-Ga-Zn类氧化物。
35.根据权利要求I的半导体器件， 其中所述开关包括具有氧化物半导体膜的晶体管，且 其中所述晶体管的氧化物半导体膜包括用InMO3(ZnO)m表示的材料，其中满足m > 0,m不是整数，M表不选自Ga、Fe、Mn和Co的一种或更多种金属兀素。
36.根据权利要求7的半导体器件， 其中所述第二晶体管的氧化物半导体膜包括用InMO3(ZnO)m表示的材料，其中满足m>0，m不是整数，M表不选自Ga、Fe、Mn和Co的一种或更多种金属兀素。
37.根据权利要求8的半导体器件， 其中所述第二晶体管的氧化物半导体膜包括用InMO3(ZnO)m表示的材料，其中满足m>0，m不是整数，M表不选自Ga、Fe、Mn和Co的一种或更多种金属兀素。
38.根据权利要求I的半导体器件， 其中所述开关包括具有氧化物半导体膜的晶体管，且 其中所述晶体管的氧化物半导体膜包括用In3SnO5(ZnO)n表示的材料，其中满足n>0，且n不是整数。
39.根据权利要求7的半导体器件， 其中所述第二晶体管的氧化物半导体膜包括用In3SnO5 (ZnO) n表示的材料，其中满足n>0，且n不是整数。
40.根据权利要求8的半导体器件， 其中所述第二晶体管的氧化物半导体膜包括用In3SnO5 (ZnO) n表示的材料，其中满足n>0，且n不是整数。
41.一种处理单元，包括根据权利要求I的半导体器件。
42.一种处理单元，包括根据权利要求7的半导体器件。
43.一种处理单元，包括根据权利要求8的半导体器件。
44.一种缓冲存储器件，包括根据权利要求I的半导体器件。
45.一种缓冲存储器件，包括根据权利要求7的半导体器件。
46.一种缓冲存储器件，包括根据权利要求8的半导体器件。
47.一种便携式电子装置，包括根据权利要求I的半导体器件。
48.一种便携式电子装置，包括根据权利要求7的半导体器件。
49.一种便携式电子装置，包括根据权利要求8的半导体器件。
全文摘要
本发明提供一种具有低功耗并能以高速操作的半导体器件。该半导体器件包括存储元件，包括在沟道形成区中具有结晶硅的第一晶体管；用于储存所述存储元件的数据的电容器；以及是用于控制所述电容器中的电荷的供给、储存和释放的开关元件的第二晶体管。所述第二晶体管设置在覆盖所述第一晶体管的绝缘膜上。所述第一和第二晶体管具有公共的源电极或漏电极。
文档编号H01L27/10GK102760488SQ20121013204
公开日2012年10月31日 申请日期2012年4月28日 优先权日2011年4月29日
发明者家田义纪, 热海知昭, 盐野入丰, 磯部敦生 申请人:株式会社半导体能源研究所