采用伪栅极去除的集成电路电阻器制造技术

专利名称：采用伪栅极去除的集成电路电阻器制造技术
方法
技术领域：
本发明涉及半导体制造，更具体而言，涉及集成电路电阻器的制造。
背景技术：
半导体集成电路(IC)产业经历了快速增长。IC材料和设计方面的技术进步产生了数代1C，其中每个新代都具有比上一个代更小且更复杂的电路。然而，这些进步增加了加工和生产IC的复杂度，因此，为了实现这些进步，需要在IC加工和生产方面的相似发展。在IC发展过程中，功能密度(即每芯片面积上互连器件的数量)普遍增加了而几何尺寸(即，使用制造工艺可以做出的最小的元件(或线))降低了。这种按比例缩小工艺通常通过增加生产效率和降低相关成本而带来益处。在按比例缩小趋势的过程中，各种材料已经用于场效应晶体管(FET)中的栅电极和栅极电介质。一种方法是制造这些具有伪多晶硅栅极的器件并且用栅电极的金属材料替换伪栅极。然而，制造具有IC电阻器的高-k金属栅极(HKMG)器件通常需要复杂的工艺来去除和替换伪多晶娃。

发明内容
本发明提供了许多不同的实施例。本发明的一个更广泛形式涉及一种制造半导体器件的方法，所述方法包括:提供衬底，所述衬底包括晶体管器件区和隔离区；在所述晶体管器件区上方形成伪栅极以及在所述隔离区上方形成电阻器；以及用掺杂剂注入所述电阻器。所述方法还包括湿法蚀刻所述伪栅极以去除所述伪栅极(例如，在一个实施例中去除整个伪栅极)，以及然后在所述晶体管器件区上方形成金属栅极从而替换所述伪栅极。在所述的方法中，形成所述伪栅极和所述电阻器包括沉积多晶硅或非晶硅。在所述的方法中，注入所述电阻器包括注入硅、锗、碳、氙、η-型掺杂剂、和/或P"型掺杂剂。在所述的方法中，注入所述电阻器包括通过光刻胶注入所述电阻器，所述光刻胶覆盖所述伪栅极并且通过孔暴露出所述电阻器。在所述的方法中，湿法蚀刻所述伪栅极包括用氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)、或氢氧化铵(NH4OH)蚀刻。在所述的方法中，注入所述电阻器包括在范围为约lel4至约8el5之间的注入剂浓度下注入掺杂剂，并且其中，湿法蚀刻所述伪栅极包括对所述伪栅极蚀刻约60秒至约200秒之间。所述的方法还包括:在经注入的所述电阻器和所述伪栅极的上方形成层间介电(ILD)层；以及使所述ILD层平坦化从而暴露出所述伪栅极和经注入的所述电阻器。所述的方法还包括:在经注入的所述电阻器和所述金属栅极的上方形成层间介电(ILD)层；以及通过所述ILD层在所述金属栅极上方形成第一接触件，以及通过所述ILD层在所述电阻器上方形成第二接触件。
本发明的另一个更广泛形式涉及另一种制造半导体器件的方法，所述方法包括:提供衬底，所述衬底包括晶体管器件区和隔离区；在所述晶体管器件区上方形成伪栅极以及在所述隔离区上方形成电阻器；以及通过光刻胶用掺杂剂注入所述电阻器，所述光刻胶覆盖所述伪栅极并且通过孔暴露出所述电阻器。所述方法还包括:去除所述光刻胶；在经注入的所述电阻器和所述伪栅极的上方形成层间介电(ILD)层；使所述ILD层平坦化从而暴露出所述伪栅极和经注入的所述电阻器；湿法蚀刻所述伪栅极以去除所述伪栅极(例如，在一个实施例中去除整个伪栅极)；以及在晶体管器件区上方形成金属栅极从而替换所述伪栅极。在所述的方法中，形成所述伪栅极和所述电阻器包括沉积多晶硅或非晶硅。在所述的方法中，注入所述电阻器包括注入硅、锗、碳、氙、η-型掺杂剂、和/或P"型掺杂剂。在所述的方法中，湿法蚀刻所述伪栅极包括用氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)、或氢氧化铵(NH4OH)蚀刻。在所述的方法中，注入所述电阻器包括在范围为约lel4至约8el5之间的注入剂浓度下注入掺杂剂，并且其中，湿法蚀刻所述伪栅极包括对所述伪栅极蚀刻约60秒至约200秒之间。 所述的方法还包括:在经注入的所述电阻器和所述金属栅极的上方形成层间介电(ILD)层；以及通过所述ILD层在所述金属栅极上方形成第一接触件以及通过所述ILD层在所述电阻器上方形成第二接触件。本发明的又一个更广泛形式涉及又一种制造半导体器件的方法。所述方法包括:提供衬底，所述衬底包括晶体管器件区和隔离区；在所述晶体管器件区上方形成伪栅极以及在所述隔离区上方形成电阻器；通过光刻胶用掺杂剂注入所述电阻器，所述光刻胶覆盖所述伪栅极并且通过孔暴露出所述电阻器；去除所述光刻胶；在经注入的所述电阻器和所述伪栅极的上方形成第一层间介电(ILD)层从而暴露出所述伪栅极和经注入的所述电阻器。所述方法还包括:湿法蚀刻所述伪栅极以去除所述伪栅极(例如，在一个实施例中去除整个伪栅极)；在所述晶体管器件区上方形成金属栅极从而替换所述伪栅极；在经注入的所述电阻器和所述金属栅极的上方形成第二层间介电(ILD)层；以及通过所述第二 ILD层在所述金属栅极上方形成第一接触件，以及通过所述第二 ILD层在所述电阻器上方形成第~■接触件。在所述的方法中，形成所述伪栅极和所述电阻器包括沉积多晶硅或非晶硅。在所述的方法中，注入所述电阻器包括注入硅、锗、碳、氙、η-型掺杂剂、和/或P"型掺杂剂。在所述的方法中，注入所述电阻器包括在范围为约lel4至约8el5之间的注入剂浓度下注入掺杂剂。在所述的方法中，湿法蚀刻所述伪栅极包括用氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)、或氢氧化铵(NH4OH)蚀刻。在所述的方法中，湿法蚀刻所述伪栅极包括对所述伪栅极蚀刻约60秒至约200秒之间。


当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据产业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或减小。图1是示出了根据本发明实施例的制造半导体器件的方法的流程图。图2A至图2F示出了根据本发明实施例的在各个制造阶段的半导体器件的剖视图。
具体实施例方式可以了解为了实施本发明的不同部件，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。而且，在以下描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接触形成的实施例，并且也可以包括其中可以形成插入到第一和第二部件中的额外的部件，从而使第一和第二部件可以不直接接触的实施例。为了简明和清楚起见，可以任意地以不同的比例绘制各种部件。注意到，为了简明和清楚起见，在本文中对相同或相似的部件可以进行类似的编号。此外，为清楚起见，可以简化一些附图。因此，附图可能并未描绘出给定装置(例如，器件)或方法的所有元件。参考示意性地示出了本发明的理想结构的附图，在本文描述本发明的各个方面。鉴于此，作为例如制造技术和/或公差的结果示出的形状的变化是可预计的。因此，整个本发明所展示的本发明的各个方面不应该被解释为仅限于本文所示出的和所描述的元件(例如，区域、层、截面、衬底等)的特定形状，而应该包括形状的偏差，例如，由制造导致的形状的偏差。举例来说，示出或描述为矩形的元件可以在其边缘处具有圆的或弯曲的部件和/或梯度浓度，而不是从一个元件到另一个元件的分立的变化。因此，附图中所示出的元件在本质上为示意性的，并且它们的形状不用于说明元件的精确形状，并且也不用于限制本发明的范围。可以理解，当一个元件(诸如，区域、层、截面、衬底等)被称为在另一个元件“上”时，它可以直接在另一个元件上或者也可以存在中间元件。相反，当一个元件被称为“直接”在另一个元件上时，不存在中间元件。还可以理解，当一个元件被称为在另一个元件上“形成”时，它可以是在另一元件上或中间元件上生长、沉积、蚀刻、接合、连接、联接或者以其他方式制备或制造。此外，相对术语，诸如“下”或“底部”和“上”或“顶部”，在本文中可以用于描述附图中所示出的一个元件与另一个元件之间的关系。可以理解，相对术语旨在涵盖除了附图中描绘的取向之外装置的不同取向。举例来说，如果将附图中的装置翻转，描述为在其他元件“下”面上的元件的取向将变成在其他元件的“上”面上。因此，根据装置的具体取向，术语“下”可以包括“下”和“上”两种取向。类似地，如果将附图中的装置翻转，描述为在其他元件的“下方”或“下面”的元件的取向将变成在其他元件的“上方”。因此，术语“下方”或“下面”可以包括“上方”和“下方”两种取向。除非另有定义，本文使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所理解的相同的含义。还可以理解，术语(诸如，常用字典中定义的术语)应被解释为具有与相关领域和本发明背景下的含义一致的含义。除非文中明确示出，本文所用的单数形式“一个(a，an) ”、和“该(the) ”预期也包括其复数形式。还可以理解，当在本说明书中使用时，术语“包括”和/或“包含”详细说明了存在的所述部件、整体、步骤、操作、元件和/或组件，但并不排除存在或加入一个或多个其他部件、整体、步骤、操作、元件、组件和/或其组合。术语“和/或”包括一个或多个相关所列项目中的任何组合和所有组合。可以理解，虽然术语“第一”和“第二”在本文中可以用于描述各个区域、层和/或截面，但是这些区域、层和/或截面应不受这些术语的限制。这些术语仅用来区分一个区域、层或截面与另一区域、层或截面。因此，在不背离本发明的教导的情况下，在下面所论述的第一区域、层或截面可以被称为第二区域、层或截面，并且类似地，第二区域、层或截面也可以被称为第一区域、层或截面。可以理解，可以对器件的几个加工步骤和/或部件仅作简要描述，因为这些步骤和/或部件对本领域普通技术人员来说是公知的。此外，可以加入额外的加工步骤或部件，也可以删除和/或改变某些以下加工步骤或部件，而仍实现权利要求。因此，以下描述应该被理解成仅仅表示实例，而不是用于表明一个或多个步骤或部件是必需的。现参考图1，流程图示出了根据本发明实施例的制造半导体器件的方法100。方法100包括:在框102中，提供包括晶体管器件区和隔离区的衬底；在框104中，在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；在框106中，用掺杂剂注入电阻器；在框108中，湿法蚀刻伪栅极以去除伪栅极(例如，在一个实施例中去除整个伪栅极)；以及在框110中，在晶体管器件区上方形成金属栅极从而替换伪栅极。应当注意到，在各个方面的范围内可以对方法100的操作进行重新布置或者以其他方式更改。进一步注意到，可以在方法100之前、期间、及之后提供额外的工艺，并且在本文中可以对一些其他工艺仅作简要描述。因此，在本文描述的各个方面的范围内，其他实施是可能的。根据本发明的一个方面，形成电阻器可以包括沉积多晶硅或非晶硅。根据本发明的另一方面，注入电阻器可以包括注入硅、锗、碳、氙、铟、氟化钡、η-型掺杂剂、和/或P-型掺杂剂。根据本发明的又一方面，注入电阻器可以包括通过光刻胶注入电阻器，该光刻胶覆盖伪栅极并且通过孔暴露出电阻器。根据本发明的另一方面，注入电阻器可以包括在范围为约lel4至约8el5之间的注入剂浓度下注入掺杂剂。根据本发明的另一方面，湿法蚀刻伪栅极可以包括用氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)、或氢氧化铵(NH4OH)蚀刻。根据本发明的另一方面，湿法蚀刻伪栅极可以包括对伪栅极蚀刻约60秒至约200秒之间。根据本发明的另一方面，方法100可以进一步包括在经注入的电阻器和伪栅极的上方形成第一层间介电(ILD)层，以及使第一 ILD层平坦化从而暴露出伪栅极和经注入的电阻器。根据本发明的另一方面，方法100可以进一步包括在经注入的电阻器和金属栅极的上方形成第二层间介电(ILD)层，以及通过第二 ILD层在金属栅极上方形成第一接触件和通过第二 ILD层在电阻器上方形成第二接触件。现参考图2A至图2F，根据本发明实施例示出了在各个制造阶段的半导体器件200的剖视图。应当理解，可以在图2A至图2F中示出的阶段之前、期间、和/或之后提供额外的工艺，并且如果一些选定工艺是本领域中公知的，可以对它们仅做简要描述。图2A示出了包括衬底202的半导体器件200，该衬底202具有器件区202a和电阻器区或隔离区202b。在衬底202的器件区202a的上方形成高_k金属栅极(HKMG)器件203，以及在衬底202的具有隔离结构204的隔离区202b的上方形成电阻器212。HKMG器件203包括位于侧壁间隔件208之间的伪栅极210。可以通过多晶硅或非晶硅沉积、平坦化(通过CMP或者蚀刻)、以及图案化(例如，通过光刻和蚀刻技术)形成伪栅极210。器件间隔件208可以由介电材料(诸如，氮化硅)组成。可选地，器件间隔件可以是碳化硅、氮氧化硅、其他合适的材料、和/或其组合。而且，器件间隔件每一个都可以由不同的材料组成。电阻器212包括位于侧壁间隔件208之间的电阻层211。可以通过多晶硅或非晶硅沉积、平坦化(通过CMP或者蚀刻)、以及图案化(例如，通过光刻和蚀刻技术)形成预注入电阻层211。电阻器间隔件208可以由介电材料(诸如，氮化硅)组成。可选地，电阻器间隔件可以是碳化硅、氮氧化硅、其他合适的材料、和/或其组合。而且，电阻器间隔件每一个都可以由不同的材料组成。在一个实例中，可以在间隔件208之间且在衬底202的上方形成高-k(HK)介电层209。在一个实例中，可以在介电层209上方形成伪栅极210和电阻层211，并且HK介电层209可以作为用于随后形成的金属栅极的金属栅极介电层起作用。在一个实施例中，HK介电层209可以由氧化铪(HfOx)、氧化硅铪(HfSiO)、和/或氮氧化硅铪(HfSiON)组成。HK介电层209可以作为单层形成，或者HK介电层209可以任选地包括其他层，诸如，在衬底表面和剩余HK介电层之间的界面层。在这个实施例中，在光刻胶层206内形成HKMG器件203和电阻器212。光刻胶层206覆盖器件203并且通过孔206a暴露出电阻器212。在其他实施例中，可以在层间介电(ILD)层内形成HKMG器件203和电阻器212。在一个实施例中，半导体器件形成在硅半导体衬底202上。可选地，半导体衬底202可以是:元素半导体,包括锗；化合物半导体，包括碳化娃、砷化镓、磷化镓、磷化铟、砷化铟、和 / 或锑化铟；合金半导体，包括 SiGe、GaAsP, AlInAs, AlGaAs, GaInAs, GaInPjP /或GaInAsP ;或其组合。隔离结构204可以由在衬底中蚀刻的沟槽中形成的介电材料区组成。在一个实施例中，隔离结构204可以利用浅沟槽隔离(STI)来限定并电隔离器件。在一个实例中，隔离结构可以由氧化硅组成。然而，在其他可选的实施例中，介电材料可以是氮化硅、氮氧化硅、其他合适的材料、和/或其组合。隔离结构可以可选地具有多层结构，诸如，填充有氮化硅或氧化硅的热氧化衬垫层。根据本发明实施例，箭头214示出了电阻器212的注入工艺。示例注入参数可以与上面参考图1的方法100描述的注入参数相似。根据本发明的一方面，可以用硅、锗、碳、氙、铟、氟化钡、Π-型掺杂剂、和/或P-型掺杂剂注入电阻层211。可以使用预非晶化注入剂(PAI)(例如，硅或锗)来活化碳和掺杂剂。根据本发明的另一方面，可以在约lel4至约8el5之间的注入剂浓度下用掺杂剂注入电阻层211。图2B示出了在注入工艺214之后具有注入电阻层211’的电阻器212。在一个实例中，电阻层211’的离子注入剂可以包括硅、锗、碳、氙、铟、氟化钡、η-型掺杂剂、和/或P-型掺杂剂。在另一实例中，电阻层211’的离子注入剂浓度的范围可以介于约lel4至8el5之间。去除光刻胶层206 (例如，通过剥离或者灰化)，并且然后可以通过电介质沉积和平坦化(例如，通过CMP)形成层间介电(ILD)层216。图2C示出了用于选择性地去除伪栅极210并且使电阻器212保持完整的湿法蚀亥Ij工艺220，以及图2D示出了去除了伪栅极210并保留侧壁间隔件之间的间隔222的器件200。在一个实施例中，湿法蚀刻工艺220是以单一工艺基本上去除伪栅极210而使电阻器212保持基本上完整的全湿法蚀刻(full-wet etch)。在一个实施例中，去除了整个伪栅极。示例湿法蚀刻参数可以与上面参考图1的方法100描述的湿法蚀刻参数相似。图2E示出了用金属栅极224替换伪栅极210从而形成HKMG器件205。通过金属沉积和之后的平坦化形成金属栅极224，平坦化可以导致金属栅极224具有小于伪栅极210的厚度。在平坦化之前和之后的金属栅极224的各种厚度都在本发明的范围内。然后可以对电阻器212实施后端(Back-end-of-line)热加工。在该栅极替换工艺中，去除了伪栅极210，并且用金属栅极224替换伪栅极210。在一个实施例中，可以沉积未示出的光刻胶层并且使其图案化，以便于进行蚀刻，实现去除。通过单一湿法蚀刻工艺去除伪栅极。在蚀刻掉伪栅极然后剥离光刻胶之后，可以形成金属层，然后使该金属层平坦化从而形成如图2E中示出的金属栅极结构224。图2F示出了位于电阻器212和HKMG器件205的上方的多个层间介电(ILD)层226和228、位于电阻器212上方并通过多个ILD层与电阻器212接触的第一接触件230、以及位于HKMG器件205上方并通过多个ILD层与HKMG器件205接触的第二接触件232的形成。因而，图2F示出了半导体器件200，该半导体器件200包括:衬底202，该衬底202包括有源区202a和隔离区202b ;设置在隔离区上方的电阻器212，其中该电阻器包括注入电阻层211’ ；设置在器件区上方的高_k金属栅极(HKMG)器件205，该HKMG器件包括设置在器件区上方的金属栅极224 ;设置在电阻器212和HKMG器件205的上方的多个层间介电(ILD)层226和228 ;位于注入电阻层211’上方并通过多个ILD层与注入电阻层211’接触的第一接触件230 ；以及位于HKMG器件金属栅极224上方并通过多个ILD层与HKMG器件金属栅极224接触的第二接触件232。上面描述的ILD层可以由氧化硅组成。可选地，ILD层可以包括其他介电材料，诸如氮化硅、氮氧化硅、TEOS形成的氧化物、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、低-k介电材料、其他合适的介电材料、和/或其组合。不例性低_k介电材料包括掺氟娃玻璃(FSG)、碳掺杂的氧化硅、Black Diamond (黑金刚石 , Applied Materials公司，Santa Clara, California)、干凝胶、气凝胶、非晶氟化碳、聚对二甲苯、BCB(联双苯并环丁烯)、SiLK (Dow Chemical, Midland, Michigan)、聚酰亚胺、其他合适的材料、和/或其组合。ILD层可以可选地是具有多种介电材料的多层结构。
上面描述的栅极接触件232和230可以是各种截面形状中的任何一种。源极和漏极接触件也可以由各种合适的导电材料(诸如，铜或钨)组成。在一个实施例中，可以在源极和/或漏极区上方的位置通过ILD层蚀刻开口。然后可以用金属填充开口。以上接触件的形成工艺可以包括光刻、蚀刻、剥离、沉积、及任何其他适当的方法。最后，实施CMP工艺以使ILD层的顶部平坦化。以上所述的层(例如，多晶硅和金属层)中的每层都可以采用任何合适的工艺(诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD (HDPCVD)、金属有机CVD (MOCVD)、远程等离子体CVD (RPCVD)、等离子体增强CVD (PECVD)、电镀、其他合适的方法、和/或其组合)形成。可以通过任何合适的工艺(诸如，通过光刻图案化工艺)使层图案化，该光刻图案化工艺可以包括许多合适的步骤，包括光刻胶涂层(例如，旋涂涂层)、软烘焙、掩模对准、曝光、曝光后烘焙、使光刻胶显影、清洗、干燥(例如，硬烘焙)、其他合适的工艺、和/或其组合。此外，可以通过其他合适的方法(诸如无掩模光刻、电子束写入、或离子束写入)完全地替代光刻曝光工艺。此外，半导体器件200中的集成电路可以进一步包括未示出的无源元件，诸如电阻器、电容器、电感器、和/或熔丝；以及未示出的有源元件，诸如MOSFET(包括P-沟道MOSFET (pMOS晶体管)和η-沟道MOSFET (nMOS晶体管))、互补金属氧化物半导体晶体管(CMOS)、高电压晶体管、和/或高频晶体管、其他合适的元件、和/或其组合。有利的是，本发明提供了通过全湿法蚀刻工艺去除伪栅极而不需要使用额外的蚀刻步骤、层、硬掩模和/或光刻胶的用于制造包括HKMG晶体管器件和电阻器的半导体器件的简化工艺。现有工艺为去除伪栅极而使用了额外的干法蚀刻和/或湿法蚀刻工艺、额外的硬掩模、和/或额外的光刻胶层。因此，本发明提供了降低器件制造成本的简化工艺。本发明提供了许多不同的实施例。本发明的一个更广泛形式涉及一种制造半导体器件的方法，该方法包括:提供衬底，该衬底包括晶体管器件区和隔离区；在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；以及用掺杂剂注入电阻器。该方法还包括:湿法蚀刻伪栅极以去除伪栅极，以及然后在晶体管器件区上方形成金属栅极从而替换伪栅极。本发明的另一个更广泛形式涉及另一种制造半导体器件的方法，该方法包括提供衬底，该衬底包括晶体管器件区和隔离区；在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；通过光刻胶用掺杂剂注入电阻器，所述光刻胶覆盖伪栅极并且通过孔暴露出电阻器。该方法还包括去除光刻胶；在经注入的电阻器和伪栅极的上方形成层间介电(ILD)层；使ILD层平坦化从而暴露出伪栅极和经注入的电阻器；湿法蚀刻伪栅极以去除伪栅极；以及在晶体管器件区上方形成金属栅极从而替换伪栅极。本发明的又一个更广泛形式涉及又一种制造半导体器件的方法。该方法包括提供衬底，该衬底包括晶体管器件区和隔离区；在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；通过光刻胶用掺杂剂注入电阻器，所述光刻胶覆盖伪栅极并通过孔暴露出电阻器；去除光刻胶；在经注入的电阻器和伪栅极的上方形成第一层间介电(ILD)层；使第一 ILD层平坦化从而暴露出伪栅极和经注入的电阻器。该方法还包括:湿法蚀刻伪栅极以去除伪栅极；在晶体管器件区上方形成金属栅极从而替换伪栅极；在经注入的电阻器和金属栅极的上方形成第二层间介电(ILD)层；以及通过第二 ILD层在金属栅极上方形成第一接触件以及通过第二 ILD层在电阻器上方形成第二接触件。上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这种等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在其中可以进行各种变化、替换以及更改。
权利要求
1.一种制造半导体器件的方法，所述方法包括: 提供衬底，所述衬底包括晶体管器件区和隔离区； 在所述晶体管器件区上方形成伪栅极以及在所述隔离区上方形成电阻器； 用掺杂剂注入所述电阻器； 湿法蚀刻所述伪栅极以去除所述伪栅极；以及 在所述晶体管器件区上方形成金属栅极从而替换所述伪栅极。
2.根据权利要求1所述的方法，其中，形成所述伪栅极和所述电阻器包括沉积多晶硅或非晶硅。
3.根据权利要求1所述的方法，其中，注入所述电阻器包括注入硅、锗、碳、氙、η-型掺杂剂、和/或P-型掺杂剂。
4.根据权利要求1所述的方法，其中，注入所述电阻器包括通过光刻胶注入所述电阻器，所述光刻胶覆盖所述伪栅极并且通过孔暴露出所述电阻器。
5.根据权利要求1所述的方法，其中，湿法蚀刻所述伪栅极包括用氢氧化钾(ΚΟΗ)、四甲基氢氧化铵(TMAH)、或氢氧化铵(NH4OH)蚀刻。
6.根据权利要求1所述的方 法，其中，注入所述电阻器包括在范围为约lel4至约8el5之间的注入剂浓度下注入掺杂剂，并且其中，湿法蚀刻所述伪栅极包括对所述伪栅极蚀刻约60秒至约200秒之间。
7.根据权利要求1所述的方法，还包括: 在经注入的所述电阻器和所述伪栅极的上方形成层间介电(ILD)层；以及 使所述ILD层平坦化从而暴露出所述伪栅极和经注入的所述电阻器。
8.根据权利要求1所述的方法，还包括: 在经注入的所述电阻器和所述金属栅极的上方形成层间介电(ILD)层；以及通过所述ILD层在所述金属栅极上方形成第一接触件，以及通过所述ILD层在所述电阻器上方形成第二接触件。
9.一种制造半导体器件的方法，所述方法包括: 提供衬底，所述衬底包括晶体管器件区和隔离区； 在所述晶体管器件区上方形成伪栅极以及在所述隔离区上方形成电阻器； 通过光刻胶用掺杂剂注入所述电阻器，所述光刻胶覆盖所述伪栅极并且通过孔暴露出所述电阻器； 去除所述光刻胶； 在经注入的所述电阻器和所述伪栅极的上方形成层间介电(ILD)层； 使所述ILD层平坦化从而暴露出所述伪栅极和经注入的所述电阻器； 湿法蚀刻所述伪栅极以去除所述伪栅极；以及 在所述晶体管器件区上方形成金属栅极从而替换所述伪栅极。
10.一种制造半导体器件的方法，所述方法包括: 提供衬底，所述衬底包括晶体管器件区和隔离区； 在所述晶体管器件区上方形成伪栅极以及在所述隔离区上方形成电阻器； 通过光刻胶用掺杂剂注入所述电阻器，所述光刻胶覆盖所述伪栅极并且通过孔暴露出所述电阻器；去除所述光刻胶； 在经注入的所述电阻器和所述伪栅极的上方形成第一层间介电(ILD)层； 使所述第一 ILD层平坦化从而暴露出所述伪栅极和经注入的所述电阻器； 湿法蚀刻所述伪栅极以去除所述伪栅极； 在所述晶体管器件区上方形成金属栅极从而替换所述伪栅极； 在经注入的所述电阻器和所述金属栅极的上方形成第二层间介电(ILD)层；以及通过所述第二 ILD层在所述金属栅极上方形成第一接触件以及通过所述第二 ILD层在所述电阻器上方 形成第二接触件。
全文摘要
提供了制造半导体器件的方法，该半导体器件包括金属栅极晶体管和电阻器。一种方法包括提供衬底，该衬底包括晶体管器件区和隔离区；在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；以及用掺杂剂注入电阻器。该方法还包括湿法蚀刻伪栅极以去除伪栅极；以及然后在晶体管器件区上方形成金属栅极从而替换伪栅极。本发明提供了采用伪栅极去除的集成电路电阻器制造。
文档编号H01L21/02GK103199062SQ201210133069
公开日2013年7月10日 申请日期2012年4月28日 优先权日2012年1月5日
发明者柯俊宏, 陈志辉, 王世维 申请人:台湾积体电路制造股份有限公司