专利名称：一种复合外延制作中压n型系列双扩散型场效应管的制作工艺的制作方法
技术领域：
本发明是一种用于制造耐中压N型系列(耐压600V，导通电流在I安培到15安培)VDMOS工艺方法，属于半导体制成技术领域。
背景技术：
VDMOS 的全称是 Vertical conduction double-diffused metal oxidesemiconductor,即垂直双扩散金属氧化物半导体场效应晶体管，是在1979年由H. ff. Collins等人提出的。VDMOS晶体管经过30余年的发展，目前已经取得了长足的进步。他以高的输入阻抗、低的导通电阻和高的开关速度等一系列优势，目前已在开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛应用。可以肯定，随着人们对节能减排认识的进一步深化，VDMOS为主要器件的开关电源系统必将显示更广阔的应用前景。由于便携式设备及无线通信对功耗要求越来越低，因而减小导通电阻、降低功耗是VDMOS研发的首要任务。对于VDMOS型功率器件，获得足够高的漏源击穿电压(SK)和尽可能低的导通电阻0 on)是设计中需要同时考虑的两个主要方面。对于耐压高的MOS器件，/Pon主要由外延区电阻决定。外延层愈厚，电阻率越高，击穿电压也愈高，同时导通电阻也越大。因此，功率MOS器件存在击穿电压与导通电阻的矛盾，二者都主要取决于外延区参数(厚度和掺杂浓度)。现在VDMOS芯片的加工，都是采用均匀外延技术。中压系列VDMOS芯片，不同导通电流规格之间是差别在于导通电阻的差别，不同的规格是依靠芯片面积的变化实现导通电阻的差别化。换句话说，一个电流规格对应一种导通电阻规范值，相应的对应一个芯片面积。常规VDMOS工艺流程如图I所示，主要工艺步骤为
1)投料；
2)均勻外延(epi)生长；
3)场氧化；
4)有源区刻蚀；
5)高浓度P+ (硼)注入，推结深；
6)磷注入，推结深；
7)栅氧化，长800-1IOOA的氧化层；
8)多晶娃棚极淀积和惨杂；
9)PffELL (P阱)硼注入，推结深；
10)源极N+的砷注入，推结深；
11)接触孔刻蚀；
12)蒸铝，腐蚀铝；13)背面减薄，背面背银。目前关于优化VDMOS外延的理论已经有不少研究，结论都是缓变掺杂为最佳。但是在实际加工中，缓变掺杂外延技术不易实现，所以到目前为止，还没有实用性的优化外延工艺用于生产制造中。本发明根据VDMOS的理论原理，结合外延工艺的实际过程，通过外延过程的分段控制，针对中压系列N型VDMOS (后文中全部指的是N型VDM0S)，开发出用于大量生产中压VDMOS的复合外延的制作工艺。采用复合外延工艺做出中压系列VDMOS的实测耐压仍然有650V，但导通电阻比采用普通工艺制作的VDMOS下降了 10%。
发明内容
本发明的目的通过加工复合外延，然后制作出了性能更优化的中压系列N型的垂直双扩散型场效应管工艺，该工艺具有工艺过程简单，光刻次数少，成本低，制成控制简单的优点。 本发明为实现上述目的，采用如下技术方案
一种复合外延制作中压N型系列双扩散型场效应管的制作工艺，其工艺的具体过程如
下
(1)投料掺砷或者掺锑衬底硅片材料，电阻率在0.03ohm. cm及以下；
(2)外延第一步生长3-5um厚度，电阻率0.5-1. 5 ohm. cm的N型外延；
(3)外延第二步生长3-5um厚度，电阻率8-12ohm. cm的N型外延；
(4)外延第三步生长38-46um厚度，电阻率14-22ohm. cm的N型外延；
(5)外延第四步，生长5-8um厚度，电阻率10-16ohm. cm的N型外延；
(6)场氧化生长0.8-1. 2um厚度的氧化层；
(7)有源区刻蚀将做器件的位置的氧化层腐蚀干净；
(8)高浓度硼P+注入，推结深注入能量40-80kev，剂量8el4-l.5el5/cm2，推结深采用 IlOO0C -1200。。，80-150 分钟 N2 加小 O2 (体积比 0%-5. 5%)；
(9)磷注入，推结深注入能量80-130kev，剂量Iel2-2el2/cm2。推结深采用IlOO0C -1200。。，80-150 分钟 N2 加小 O2 (体积比 0%-5. 5%)；
(10)栅氧化氧化层厚度大约850-1200A；
(11)多晶硅栅极淀积和掺杂多晶淀积4000-7500A，采用磷扩散掺杂；
(12)P阱硼注入，推结深注入能量40-80kev,剂量2. 9el3_3. 9el3/cm2，推结深采用IlOO0C -1200。。80-150 分钟 N2 加小 O2 (体积比 0%-5. 5%)；
(13)源极N+的砷注入，推结深注入能量80-130kev，剂量5el5-l.5el6/cm2。推结深采用 9500C -IOOO0C, 150-250 分钟 N2 加小 O2 (体积比 0%-5. 5%)；
(14)接触孔刻蚀采用干法刻蚀干净孔内的二氧化硅，形成后面铝接触的孔；
(15)蒸铝，腐蚀铝蒸发厚度为3-5um的金属层，形成表面电极栅极和源极；
(16)减薄背蒸背面减薄到200-280um厚度，背面蒸发0.8-1. 2um厚度银。在这个工艺平台下，最终形成的VDMOS的纵向结构如图3所示。这里的外延过程分为4部分，在实际加工过程中，只是简单的调整原来通用工艺的外延程序来完成。将原来的外延过程分为4部分，完全是程序上的设定，不增加任何的加工工序和步骤。
利用这个工艺平台，我们能够不增加任何额外的工序和操作，在保证耐压的基础上，将导通电阻降低10%。并且采用这种工艺制作的VDMOS管能有效抑制大电流大电场效应、在一定程度上扩宽了器件的安全工作区。导通电阻的减小，使得功耗大大降低，节省了能源，同时也极大的提高了电路的可靠性。
图I是常规VDMOS工艺流程示意图。图2是本发明工艺流程不意图。图3是本发明最终形成的器件的纵向结构示意图。
具体实施方式
如图2所示一种复合外延制作中压系列垂直双扩散型场效应管的工艺，具体的实现方式如下
I)投料掺砷或者掺锑衬底硅片材料，电阻率在0. 03ohm. cm及以下。2)外延第一步生长4um厚度，电阻率I ohm. cm的N型外延。用来与高浓度衬底形成高浓度过渡区。可以降低导通电阻。3)外延第二步生长4um厚度，电阻率10 ohm. cm的N型外延。用来与高浓度第一部分外延形成中浓度过渡区。也可以降低导通电阻。4)外延第三步生长42um厚度，电阻率18 ohm. cm的N型外延。为VDMOS提供耐压层，保证VDMOS的630V以上的耐压。5)外延第四步，生长6um厚度，电阻率14 ohm. cm的N型外延。表面略高浓度层，在除去表面Pwell的结深后，有效的厚度大约在2-3um。为VDMOS导通时提供略高浓度的导电通路，十分有效的降低VDMOS导通电阻中的挤压电阻部分。6)场氧化在1000°C湿氧化350分钟，生长Ium厚度的氧化层，保护不做器件的部分。7)有源区刻蚀将做器件的位置的窗口打开。8)高浓度P + (硼)注入，推结深注入能量60kev，剂量1.0el5/Cm2。推结深采用11500C 100分钟N2加小02(2. 5%)。形成VDMOS的表面分压环，保证耐压，具体结深可以根据耐压适当调整。9)磷注入，推结深注入能量120kev (千电子伏)，剂量lel2/cm2。推结深采用1150。。120分钟N2加小O2 (2. 5%)。。提高表面浓度，目的和外延的第四部分一样是为了降低VDMOS导通电阻中的挤压电阻部分。10)栅氧化850°C 200分钟湿氧加TCA。氧化层厚度大约1100A。11)多晶硅栅极淀积和掺杂栅氧后应立刻进炉管进行多晶淀积，以免表面粘污。多晶淀积6000A，采用磷扩散掺杂。形成VDMOS的栅极。12) PffELL (P讲)硼注入，推结深P阱形成的是VDMOS的沟道区，调整它的浓度可以调整VDMOS的开启电压。注入能量80kev，剂量3. 5el3/cm2。推结深采用1150°C 120分钟N2加小O2 (I. 5%)。。13)源极N+的砷注入，推结深注入能量120kev，剂量lel6/cm2。推结深采用975°C，200 分钟 N2 加小 O2 (I. 5%)。。14)接触孔刻蚀采用干法刻蚀干净孔内的二氧化硅，形成后面铝接触的孔。15)蒸铝，腐蚀铝蒸发厚度为4um的铝硅铜层，形成表面电极栅极和源极。16)减薄背蒸背面减薄到250um厚度，背面蒸发0. 9um厚度银，形成器件。以中压系列VDMOS中的2安培规格同样的一套版图设计为例采用普通工艺加工，耐压典型值650V，导通电阻典型值为3. 8ohm ;采用我们新工艺加工的芯片，耐压典型值仍然650V，导通电阻典型值为3.4ohm。导通电阻下降很明显，大约是原始的90%。导通电阻的 下降，客户使用时的功耗就下降，能够有效节能，降低系统温度，大大提高使用的寿命和可靠性。
权利要求
1.一种复合外延制作中压N型系列双扩散型场效应管的制作工艺，其工艺的具体过程如下 (1)投料掺砷或者掺锑衬底硅片材料，电阻率在0.03ohm. cm及以下； (2)外延第一步生长3-5um厚度，电阻率0.5-1. 5 ohm. cm的N型外延； (3)外延第二步生长3-5um厚度，电阻率8-12ohm. cm的N型外延； (4)外延第三步生长38-46um厚度，电阻率14-22ohm. cm的N型外延； (5)外延第四步，生长5-8um厚度，电阻率10-16ohm. cm的N型外延； (6)场氧化生长0.8-1. 2um厚度的氧化层； (7)有源区刻蚀将做器件的位置的氧化层腐蚀干净； (8)高浓度硼P+注入，推结深注入能量40-80kev，剂量8el4-l. 5el5/cm2，推结深采用 IlOO0C -1200。。，80-150 分钟 N2 加小 O2,体积比 0%-5. 5% ； (9)磷注入，推结深注入能量80-130kev，剂量Iel2-2el2/cm2;推结深采用IlOO0C -1200。。，80-150 分钟，N2 加小 O2,体积比 0%-5. 5% ； (10)栅氧化氧化层厚度大约850-1200A； (11)多晶硅栅极淀积和掺杂多晶淀积4000-7500A，采用磷扩散掺杂； (12)P阱硼注入，推结深注入能量40-80kev,剂量2. 9el3_3. 9el3/cm2，推结深采用IlOO0C -1200。。80-150 分钟，N2 加小 O2,体积比 0%-5. 5%)； (13)源极N+的砷注入，推结深注入能量80-130kev，剂量5el5_l.5e 16/cm2 ； 推结深采用950°C -IOOO0C，150-250分钟，N2加小O2,体积比0%-5. 5% ； (14)接触孔刻蚀采用干法刻蚀干净孔内的二氧化硅，形成后面铝接触的孔； (15)蒸铝，腐蚀铝蒸发厚度为3-5um的金属层，形成表面电极栅极和源极； (16)减薄背蒸背面减薄到200-280um厚度，背面蒸发0.8-1. 2um厚度银。
全文摘要
本发明公布了一种复合外延制作中压N型系列双扩散型场效应管的制作工艺，其工艺包括投料、第一步外延、第二步外延、第三步外延、第四步外延、场氧化、有源区刻蚀、高浓度硼注入，推结深、磷注入，推结深、栅氧化、多晶硅栅极淀积和掺杂、PWELL(P阱)硼注入，推结深、源极N+的砷注入，推结深、接触孔刻蚀、蒸铝，腐蚀铝、减薄背蒸等步骤。利用这个工艺平台，能够不增加任何额外的工序和操作，在保证耐压的基础上，将导通电阻降低10%。并且采用这种工艺制作的VDMOS管能有效抑制大电流大电场效应、在一定程度上扩宽了器件的安全工作区。导通电阻的减小，使得功耗大大降低，节省了能源，同时也极大的提高了电路的可靠性。
文档编号H01L21/336GK102709191SQ20121018660
公开日2012年10月3日 申请日期2012年6月7日 优先权日2012年6月7日
发明者易法友, 沈克强, 聂卫东 申请人:无锡市晶源微电子有限公司