制造反向阻断绝缘栅双极晶体管的方法

专利名称：制造反向阻断绝缘栅双极晶体管的方法
制造反向阻断绝缘栅双极晶体管的方法相关申请的交叉引用本申请基于2011年6月30日提交的日本专利申请No. 2011-145492并要求其优先权，该申请的内容通过引用结合于此。
背景技术：
I.发明领域本发明涉及制造反向阻断绝缘栅双极晶体管(下文简称为IGBT)的方法中的改进，且尤其涉及提供具有与正向阻断能力的可靠性相等的反向阻断能力的可靠性的IGBT的方法，而在常规IGBT中一般仅确保正向阻断能力的可靠性。2.背景技术 反向阻断IGBT需要与正向阻断能力相等的反向阻断能力。为了获得反向阻断能力的高可靠性，有必要使得背表面侧中的反向阻断Pn结(一般被形成为是平坦的)沿着半导体芯片衬底的侧壁弯曲，且将该Pn结的端部从该背表面侧延伸至该芯片衬底的前表面侧。本说明书中的术语“隔离层”是指形成从背表面侧延伸至前表面侧的弯曲Pn结的扩散层。图6A、6B、和6C是半导体衬底的主要部件的截面图，仅按工艺步骤的顺序示出形成常规反向阻断IGBT的隔离层的工艺。简而言之，用于形成隔离层的此工艺是施加和扩散的工艺。制备具有六英寸直径和625 μ m厚度的厚半导体衬底I。如图6A中所示，通过热氧化在衬底I上形成约2. 5 μ m厚的氧化物膜2，用作掺杂剂掩模。然后，如图6B中所示，通过图案蚀刻在氧化物膜2上形成用于形成隔离层4的开口 3。然后，在开口 3上施加硼源5并在扩散炉中长时间在高温下进行热处理，从而形成具有如图6C中所示的具有数百微米深度的P型隔离层4。例如，1200V等级的击穿电压的反向阻断IGBT需要200 μ m深度的隔离层4。形成200 μ m深的隔离层需要在1300° C的高温处进行热处理达约300小时。1700V等级的反向阻断IGBT需要1300° C高温下的热扩散处理和600小时的长热扩散时间。为了在这个阶段利用隔离层4的绝缘功能，必须在之后的步骤中通过从背表面研磨至图6C中所示的虚线位置而使得晶片变薄。图4A到4E是半导体衬底的截面图，示出制造反向阻断IGBT的常规方法。图4A是在处于用于形成上述隔离层4的工艺已完成的阶段的半导体衬底的截面图。穿过由衬底前表面形成的隔离层4的中心的图4E中虚线8之间的区域对应于一个反向阻断IGBT的芯片。反向阻断IGBT需要如图4B中所示的形成在衬底前表面上的MOS栅结构10，该结构并没有显示详细的MOS栅结构，因为该结构太精确而不能被图示在附图中。此后，通过从背表面研磨直至隔离层4的底部被如图4C所示地被暴露出来，从而使得半导体衬底I变薄。由P集电层6和集电电极7构成的背表面结构如图4D和4E所示地在此接地表面上形成。如图4E中所示在隔离层4的中心沿着划线8将半导体衬底I切开，从而获得反向阻断IGBT。图7示出包含由此所获得的反向阻断IGBT的端部区域的截面。图8A、8B和8C是反向阻断IGBT的主要部件的截面图，按工艺步骤的顺序示出形成隔离层4的工艺，该工艺是常规工艺但与图6A、6B和6C中所示的工艺不同。简而言之，此工艺通过从半导体衬底I的前表面垂直挖沟槽11并在该沟槽的倾斜表面上形成扩散层而形成隔离层4。具体而言，如图8A中所示在衬底I上首先形成具有数微米厚度的相对厚的氧化物膜2。在形成穿过氧化膜2的开口之后，如图SB中所示，通过各向异性干法蚀刻将沟槽11形成至数百微米深度。然后，如图8C中所示，通过气相扩散工艺通过在沟槽11的倾斜表面上引入杂质而形成作为隔离层4的扩散层。参看图9，在前表面上形成MOS栅结构10且用诸如多晶硅或绝缘膜之类的增强材料填充沟槽11。此后，通过从背表面研磨至接近隔离层4的位置而使得半导体衬底变薄，并形成与如图4E中所示类似的背表面结构。半导体衬底I被沿划线8切割(切片工艺)为IGBT芯片。因此，获得了图9中所示的反向阻断IGBT。图9是所获IGBT的放大截面图，示出其端部区域。在专利文献I到3中公开了在沟槽的倾斜表面上形成隔离层的技术。在专利文献I所公开的制造方法中，围绕半导体元件的有源器件区域从器件芯片的上表面形成深的垂直沟槽，达至触及下表面区域中的pn结的深度。在沟槽的倾斜表面上，形成P型扩散层、即隔离层来连接至低表面区域中的P型扩散层。因此，器件的下表面区域中的pn结被弯曲且扩展至具有隔离层的上表面区域中。专利文献2和3，与专利文献I类似，也公开了表现出反向阻断能力的器件，其中从该器件的上表面形成沟槽至触及下表面区域中的Pn结，且在 沟槽的倾斜表面上形成扩散层。在图6A、6B、和6C中所示的通过施加和扩散工艺形成反向阻断IGBT的隔离层的方法中，通过加热将作为液态硼扩散源的硼源施加在前表面上且扩散。为了获得具有数百微米的扩散深度的隔离层，必须长时间地在高温下进行扩散工艺。除了前述的事项之外，这引起了不可避免的问题，构成扩散炉的包含石英舟、石英管、以及石英喷嘴的石英夹具的劣化；由于加热器引起的污染；以及归因于石英夹具的失透性的强度下降。形成隔离层的施加和扩散工艺需要形成氧化膜的掩模。此氧化膜的掩模必须是厚且质量良好的氧化膜从而长时间地耐受硼扩散工艺。使用热氧化膜来获得高耐久性的掩模、或者具有良好质量的氧化硅膜。热氧化膜必须具有至少2. 5 μ m的厚度，从而在高温下长时间(例如，在1，300° C达200小时)地进行用于形成隔离层的硼扩散工艺中，防止硼原子击穿掩模氧化膜。形成具有2. 5 μ m厚度的热氧化膜需要在例如1，150° C的氧化温度下且在干氧气氛中约200小时的氧化时间，这提供了具有良好质量的氧化膜。可采用湿氧化工艺或加热氧化工艺来在比干氧化工艺短的时间内执行氧化，但是膜质量次于干法工艺。湿氧化工艺或加热工艺还要求约15小时的氧化时间，这并不是令人满意的较短时间。另外，这些氧化工艺将大量氧原子引入硅半导体衬底，从而形成氧沉淀和诸如氧化诱发堆垛层错(OSF)之的晶体缺陷，从而产生劣化性能以及降低器件可靠性的氧供体。在硼源施加之后的热扩散，其一般在氧气氛中在高温长时间地进行，还将间隙氧原子引入到半导体晶片，从而引起氧沉淀、供体产生现象、以及诸如OSF和滑移错位之类的晶体缺陷的产生。这些晶体缺陷已知会增加半导体衬底中pn结处的漏电流、且降低在半导体衬底的扩散工艺中所产生的绝缘膜的击穿电压和可靠性。氧供体降低了击穿电压。此外在图6A、6B和6C中所示的形成隔离层的方法中，硼的热扩散以各向同性的方式从掩模氧化物膜中的开口进入硅衬底的本体中。因此，深度方向200 μ m的硼扩散伴随着约160μπι的横向扩散。这增加了器件间距和芯片尺寸从而提高了芯片成本。在图8Α、8Β、和SC中所示的形成隔离层的方法中，通过干法蚀刻工艺形成沟槽，且通过将硼引入该沟槽的侧壁中而形成隔离层。然后用诸如绝缘膜之类的增强材料填充该沟槽。沟槽被形成为具有高长径比。图8A、8B、和8C的方法相比图6A、6B、和6C的方法，在器件间距减小的方面是有利的，因为图8A、8B、和SC的方法中隔离层的横向扩展较小。然而，使用典型的干法蚀刻装置，到约200 μ m深度的蚀刻工艺对一个薄片需要约100分钟的处理时间，且因此导致不可避免的延长交货时间和增加维护频率的缺点。当通过使用氧化硅膜的掩模的干法蚀刻工艺形成较深的沟槽时，选择比小于50，这需要数微米厚的厚氧化硅膜。这增加了成本且降低了无缺陷产品率，这是由于诸如氧化诱发的堆垛层错和氧沉积之类的工艺所引入的晶体缺陷的产生而引起的。此外，对于使用具有高长径比的通过干法蚀刻深挖的沟槽来形成隔离层的工艺，技术问题没有被完全消除，仍有关于残留在沟槽中的残余化学液体和抗蚀剂的移除的问题。因此，存在降低的产量和劣化的可靠性的问题。诸如磷或硼之类的掺杂剂引入沟槽的侧壁是通过离子注入工艺执行的，其中由于沟槽侧壁的垂直设置一般半导体衬底是倾斜的。然而，将掺杂剂引入具有高长径比的沟槽的侧壁，具有缺点，包括降低的有效剂量、延长的注入时间、减少的有效注入范围、由于遮蔽氧化膜而引起的剂量的损失、以及劣化的注入均 匀性。替代离子注入，气相扩散工艺可被用来将杂质引入具有高长径比的沟槽中。在气相扩散工艺中，半导体衬底被暴露给气化的三氢化磷PH3、乙硼烷B2H6等的掺杂剂气氛。然而，此工艺在精确控制掺杂量方面是次于离子注入工艺的。 填充在具有高长径比的沟槽中的绝缘膜可包含引起可靠性问题的气孔(voids )。在专利文献1、2和3中所公开的制造方法可预知地需要用增强材料填充沟槽的步骤，从而防止在将半导体衬底在划线处切开为半导体芯片的步骤之前的晶片破裂。用增强材料填充的附加步骤提高了生产成本。因此迄今为止已经进一步公开了用于解决上述问题的一些手段。在一个这样的手段中，替代垂直沟槽形成了锥槽，其中该锥槽的侧壁相对于衬底的主表面倾斜特定角度，从而发射极侧(或集电极侧)的表面积小于集电极侧(或发射极侧)的表面积。具有锥槽的倾斜表面的芯片允许离子注入该倾斜表面中并在晶片状态中退火。因此，可消除上述问题并可容易地形成隔离层。在专利文献4和5所公开的方法中，通过选择性各向异性蚀刻工艺形成锥槽，从而在锥槽的结构中锥槽侧壁倾斜以使发射极侧的表面积小于集电极侧的表面积。与此结构相反，专利文献6公开了具有倾斜表面的反向阻断IGBT，其中发射极侧的表面积大于集电极侧的表面积。专利文献6的反向阻断IGBT利用了相比专利文献4和5的器件更宽的发射极倾斜表面。对于形成于发射极侧的表面区域中的η发射极区和P基区，可使用较宽的面积。因此，对于给定额定电流，电流密度更高且芯片面积更小。在具有锥槽的反向阻断IGBT中，通过离子注入和退火工艺形成隔离层，这解决了上述晶体缺陷和氧致缺陷以及对于与长时间热扩散相关联的炉子损坏的问题。相比如图8Α、8Β和SC中所示地深挖沟槽的制造方法，长径比较低。形成锥槽的工艺不具有化学液体残留或抗蚀剂残留的问题。通过离子注入，掺杂剂的弓I入可在倾斜侧壁表面容易地执行。专利文献7公开了在半导体传递被加热至400° C到500° C范围内的温度的情况下通过离子注入来增强激活率的技术。[专利文献I]日本未经审查的专利申请公开No. Η02-022869
[专利文献2]日本未经审查的专利申请公开No. 2001-185727[专利文献3]日本未经审查的专利申请公开No. 2002-076017[专利文献4]日本未经审查的专利申请公开No. 2006-156926[专利文献5]日本未经审查的专利申请公开No. 2004-336008
[专利文献6]日本未经审查的专利申请公开No. 2006-303410[专利文献7]日本未经审查的专利申请公开No. 2005-268487在专利文献4、5和6中公开的具有锥槽的反向阻断IGBT具有薄(或浅)的隔离层，因为该隔离层是通过不适用长时间扩散的方法形成的。因此，如果离子注入工艺所伴随有的晶体缺陷通过退火工艺没有被完全复原的话，这些缺陷会留在Pn结附近。因此，在反向偏压条件下的漏电流可能变大，从而导致相比预定设计值更低的反向阻断电压。在激光退火和使用闪光灯的激活退火的已知退火工艺中，如果精确控制没有在聚焦位置(是有效地有助于用于灯光退火工艺的锥槽上的隔离层的激活的地方)执行，隔离层的激活可能不充分且留有晶体缺陷。

发明内容
鉴于上述问题，本发明的目的在于提供制造反向阻断绝缘栅双极晶体管(IGBT)的方法，该方法形成隔离层，用于将具有高反向耐受电压的pn结的端部弯曲并延伸至IGBT的前表面。本发明的方法确保了反方向上的高击穿电压，并减小了反向偏压条件下的漏电流。为了解决上述问题，制造反向阻断绝缘栅双极晶体管的方法包括如下步骤形成第二导电型的环形扩散层，该环形扩散层构成在第一导电型的半导体衬底的一侧主表面侧的区域中的隔离层的一部分；在由该一侧主表面侧区域的环形扩散层所围绕的区域中形成包括MOS栅极结构区和耐压结构区的主要表面结构；形成锥槽，具有从与该环形扩散层相对的另一侧主表面开始至少触及所述环形扩散层的底面的深度；在该锥槽的倾斜表面上形成第二导电型的区域；且在该另一侧主表面上形成第二导电型的集电极层，从而将该另一侧主表面通过所述第二导电率区连接至该一侧主表面；其中该锥槽是通过各向异性碱性蚀刻工艺形成的，从而在所述锥槽的底部和所述一侧主表面之间留有至少60 μ m厚度的半导体衬底。优选地，该一侧主表面是(100)平面且该锥槽的倾斜表面是{111}平面。优选地，在本发明的方法中，形成主要前表面的步骤包括如下步骤使用在形成第二导电型的环形扩散层之后重新形成的氧化膜掩模在该耐压结构区中形成保护环；为了在该保护环内形成MOS栅结构，在连续地沉积栅绝缘膜和多晶硅膜且在在衬底背面侧上移除多晶硅膜的工艺之后，形成多晶硅栅电极；且沉积隔着层间介电膜的金属电极。优选地，使用在形成所述主要表面结构的步骤中已经形成的氧化膜掩模，通过各向异性碱性蚀刻工艺形成该锥槽。优选地，通过使用已经用于形成所述锥槽的氧化物膜掩模的离子注入工艺，在所述锥槽的倾斜表面上形成第二导电率区，从而形成隔离层。更优选地，在通过离子注入工艺在锥槽的倾斜表面上形成的第二导电区上进行激光退火工艺并激活，从而获得完成的隔离层。优选地，在完成隔离层并移除氧化膜掩模之后，在另一侧主表面上形成第二导电型的集电极层。本发明提供了制造反向阻断绝缘栅双极晶体管(IGBT)的方法，该方法包括形成隔离层，用于将具有高反向耐受电压的pn结的端部弯曲并延伸至IGBT的前表面的步骤。本发明的方法确保了反方向上的高击穿电压，并减小了在反向偏压条件下的漏电流。


图IA到IE是半导体衬底的截面图，示出根据本发明的制造反相阻断IGBT的方法中的主要制造步骤，即最初五个步骤；图2F到2J是半导体衬底的截面图，示出根据本发明的制造反相阻断IGBT的方法中的主要制造步骤，即接着图IA到IE的步骤之后的步骤；图3K到3N是半导体衬底的截面图，示出根据本发明的制造反相阻断IGBT的方法中的主要制造步骤，即接着图2F到2J的步骤之后的步骤；图4A到4E是半导体衬底的截面图，示出根据常规技术制造反相阻断IGBT的方法中的主要制造步骤；图5A、5B、和5C是反相阻断IGBT的放大截面示图，示出根据本发明的制造反相阻断IGBT的方法中衬底的前表面侧中的MOS栅结构；图6A、6B、和6C是围绕隔离层的部分的放大截面图，示出用于形成隔离层的常规工艺；图7是通过用于形成隔离层的常规工艺制造的反向阻断IGBT的端部的放大截面图；图8A、8B、和SC是围绕着离层的部分的放大截面图，示出使用沟槽的用于形成隔离层的常规工艺；以及图9是设置有通过使用沟槽的常规工艺形成的隔离层的反向阻断IGBT的端部的放大截面图。
具体实施例方式现在，将在下文中参考附图详细地描述根据本发明的制造反相阻断IGBT的一些优选实施例。本发明不应受限于下文所描述的实施例中，而应包括不超出本发明的精神和范围的任何改变。在以下描述中，第一导电型被赋予η型，而第二导电型被赋予P型。在下文中，一侧主表面也被称为发射极倾斜表面或前表面，且另一侧主表面也被称为集电极侧表面或背表面。下文描述了本发明的制造反相阻断IGBT的方法，而与常规方法中的工艺类似的工艺仅作简短的描述。
制备浮区(FZ) η型半导体衬底1，其主表面是(100)平面。在衬底I的前表面上，在每一个成为器件芯片的周边的划线8周围通过硼离子注入如图IA中所示地形成隔离层的环形P+扩散层4a。如图IB中所示，该环形P+扩散层4a围绕有源器件功能区A和围绕区域A的耐压结构区B，这两个区域都在之后的步骤中形成。在有源区A中形成MOS栅结构，且主电流流过区域A。在区域B中形成保护环扩散层。环形P+扩散层的深度深于MOS栅结构的深度和保护环扩散层的深度。例如，P+扩散层4a的深度可以是85 μ m。通过使用氧化膜掩模或光致抗蚀剂掩模注入硼离子、接着在约1，300° C的温度下在氧化气氛中进行驱动扩散工艺达50小时的扩散时间，来形成具有85 μ m扩散深度的环形P+扩散层4a。由于通过氧化气氛中的高温热扩散工艺形成了环形P+扩散层4a，同时在整个表面上形成氧化膜。然而，此氧化膜被移除一次。重新形成氧化膜达厚度O. 5到1.5 μ m。此氧化物膜被用作形成P型保护环的掩模，这些保护环通过离子注入形成在耐压结构区B中的前表面区上，如图IB中所示。位于衬底背表面上的氧化膜受到光致抗蚀剂的保护，从而在前表面上形成氧化膜掩模的工艺中氧化膜保持未被蚀刻。如下文所述，位于背表面上的氧化物膜在从背表面侧对锥槽的蚀刻工艺中被用作掩模。然而，在通过干法蚀刻工艺执行在前表面上形成氧化膜掩模的工艺中的蚀刻时，背表面的保护并不是一直必要的，当通过湿法蚀刻工艺执行蚀 刻时背表面保护是必要的。在下一工序中，在有源区A中形成MOS栅结构用于IGBT功能。在该工序之前，合适地图案化有源区A上的氧化膜(未在附图中示出)。如图IC中所示，在形成栅极氧化膜21之后，通过减压CVD法(化学气相沉积法)形成成为栅电极的多晶硅膜22。多晶硅膜22的厚度优选地在400到SOOnm范围内。通过在批处理工艺中直立于炉的夹具上的半导体衬底，进行多晶硅膜22通过减压CVD法的形成。作为结果，如图IC中所示，在半导体衬底的两个表面上都沉积了多晶硅膜22。在如图ID中所示的用光致抗蚀剂保护前表面之后，如图IE中所示仅通过干法蚀刻移除背表面上的多晶硅膜22。还可通过湿法蚀刻工艺移除此多晶硅膜22。在移除背表面上的多晶硅膜22之后，将前表面上的多晶硅膜22图案化来形成如图2F中所示的多晶硅栅电极22。但是，图2F没有示出具体图案，因为图案太精细无法示出。将参考图5A描述栅电极附近的特定结构，图5A是包括如图2F中所示的反向阻断IGBT的端部的芯片衬底的放大视图。在设置于η发射极区15和η型半导体衬底I的表面区域之间的P基区16的表面上，插入栅绝缘膜21形成多晶硅栅电极22，从而形成MOS栅结构10。在多晶硅栅电极22上形成层间介电膜23之后，共同形成与P基区16的表面和η发射极区15的表面相接触的发射电极24，从而完成反向阻断IGBT的表面MOS栅结构。可通过沉积铝-硅合金膜(例如通过溅射)，然后在400° C到500° C温度下的热处理，形成发射电极24。接着，如图2G到2J所示地进行制备步骤，用于从FZ η型半导体衬底I的背表面蚀刻锥槽。在整个前表面上，如图2G中所示地形成光致抗蚀剂的保护膜。在背表面上，形成如图2Η中所示的用于形成锥槽的光致抗蚀剂图案。使用背表面上的此光致抗蚀剂图案，通过蚀刻如图21中所示地图案化背表面上的氧化膜2。此后，如图2J中所示地移除背表面上的光致抗蚀剂。通过使用已知的碱性蚀刻溶液(Κ0Η的液体溶液或10%的TMAH (氢氧化四甲铵)溶液)的各向异性蚀刻工艺，来执行用于形成锥槽的蚀刻工艺。蚀刻工艺从衬底背表面的(100)平面在氧化膜2的掩模中的开口处开始。蚀刻在{111}平面的主倾斜表面上向着深度方向继续进行，在{111}平面的倾斜表面与字母V形结构相交的深度处停止。{111}平面的此倾斜表面相对衬底主表面的(100)平面的角度为54. 7度。当在85° C使用10%TMAH溶液时，通过适当选择氧化膜掩模中开口的宽度，碱性蚀刻工艺可在触及字母V的蚀刻停止结构之前停止，从而留有如图3K中所示的100到150 μ m的期望底部宽度。图5B是包括图3K和图5B的反向阻断IGBT的端部的芯片结构的放大截面图。图5B示出在反向阻断IGBT中由环形P+扩散层4a所围绕的前表面区域中的器件有源区A和耐压结构区B以及{111}平面的倾斜表面的详细结构，而这些详细结构并未在图3K中示出。尽管此各向异性蚀刻工艺减小了在锥槽处的半导体衬底的厚度，但必须在锥槽的底部和半导体衬底的前表面之间留有特定厚度，从而确保完成蚀刻工艺之后的包含多个器件芯片的半导体衬底的完整性。本发明发明人的实验显示，小于60 μ m的锥槽的左侧底部的厚度引人注意地增加了半导体衬底的晶片中的裂纹。因此，本发明的制造方法必需在锥槽的底部留有至少60 μ m的厚度。因此，3，300V等级的反向 阻断IGBT可被制造为在500 μ m厚的半导体衬底中具有440 μ m深度的锥槽。因此，形成在半导体衬底的前表面侧中的环形P+扩散层4a的厚度是至少60 μ m。对于隔离层而言此环形P+扩散层4a越浅，从其生产率和性能角度而言该器件越优良。考虑到扩散层4a和锥槽的深度的不准确度，凹槽底部和前表面之间的厚度最好是至少70 μ m,且从实践角度而言，最好在85到100 μ m范围内。然后，如图3L中所示，从衬底的背表面侧使用已用于在凹槽形成工艺中的蚀刻掩膜的氧化膜掩膜2，在锥槽的倾斜表面上进行硼离子注入工艺用于形成P区4b作为隔离层4的主要部分。尽管离子注入工艺中的温度可以是室温，但当在升高的衬底温度下进行离子注入时，优选的是该温度最高在400° C，从而防止由于光致抗蚀剂的碳化而使光致抗蚀剂难以移除。在5X IO13CnT2的硼剂量且加速度能量为150keV的条件下进行离子注入，然后按炉内退火和激光退火的顺序或以逆向顺序进行退火处理。激光退火的条件是以IOOns的脉冲宽度在532nm波长激发辐射能力密度为3J/cm2的YAG2 ω激光器。炉内退火的条件是在350° C到500° C的温度范围内进行达I到10小时。激光退火优选地在选择扫描辐射模式中进行，其中辐射位置使用例如掩模或不锈钢遮片来控制。使用保持在350° C到500° C的常温的电炉来执行炉内退火工艺。此范围内的温度对于激活离子注入层是有效的，但是对于已经在之前的工艺中形成的发射极侧中的表面结构没有不利影响，该表面结构包括η发射极区15、P基区16、栅绝缘膜21、栅电极22、以及发射电极24。然后，在移除背表面上的氧化物膜2之后，通过包括后续的退火工艺的与形成隔离层4的P区4b的工艺类似的工艺的硼离子注入来如图3M中所示地形成P集电极层6。硼离子注入的条件是例如加速度能量IOOkeV且剂量5X IO13CnT2。分别进行用于形成P集电极层6和用于形成隔离层4的P区4b的离子注入工艺，因为它们可在不同条件下进行。同时形成的隔离层4的P区4b和集电极层6最好尽可能深地形成，从而抑制通过背表面侧中的缺陷位置的漏电流。然而，这样的深区减少了半导体衬底的前表面侧区域中的杂质浓度。此外，前表面侧区域中的杂质浓度最好被增强，以获得与金属电极之间的良好欧姆接触。为了满足两个要求，优选地在多个步骤中进行离子注入。例如，在加速度能量150keV且剂量在5 X IO12到5 X IO14CnT2范围内的条件下形成深P区，且在加速度能量45keV且剂量在I X IO13到IX IO15CnT2范围内的条件下形成浅P区。离子注入工序中的多个步骤允许隔离层的区4b形成为具有预定深度和杂质浓度，且P集电极层6被形成为具有不同的预定深度和杂质。因此，隔离层4的P区4b和集电极层6可被制成为对于各个层而言有期望的深度和杂质浓度。如果在通用条件下，可一次执行离子注入工艺；衬底表面侧上的光致抗蚀剂被移除是允许的。然后，对集电极层6进行激光退火；衬底前表面侧上的光致抗蚀剂被移除；且如图3N中所示，通过沉积例如由Al/Ti/Ni/Au的层叠层构成的溅射金属膜而在集电极层6上形成集电电极7。在沿位于锥槽中心的线切开衬底之后，获得反向阻断IGBT芯片。图5C是由此制造的包括其端部的反向阻断IGBT芯片的放大截面图。目前所描述的根据本发明实施例的方法由此不需要必须通过高温下长时间的热扩散处理而形成的深P+隔离层。因此，该方法不仅缩短了处理时间，而且消除了劣化处理设备和半导体性能的风险。由于器件芯片的侧表面是通过碱性蚀刻工艺形成的锥槽的倾斜表面，向该倾斜表面的离子注入可容易地执行，且获得稳定的杂质浓度分布。可容易地以在倾斜表面上形成隔离层的P区和用于形成集电极层的单独步骤执行离子注入工艺。因此，隔离层的P区可形成有适于确保反向击穿电压的杂质浓度。集电极层的剂量可无关于隔离层的P区的剂量来确定，且因此可根据期望的IGBT特性而设定，且例如，在着重于减少损失 的情况下设定相对较低的杂质浓度、或者在着重于减小导通电阻的情况下设定相对较高的杂质浓度。[附图标记说明]I: 半导体衬底2: 氧化膜3: 开口4: 隔离层4a (隔离层4的)p+扩散层4b:(隔离层4的)P区5: 硼源6: P集电极层7: 集电电极8: 划线10: MOS 栅结构11: 沟槽15: η发射极区16: P 基区21: 栅绝缘膜22: 多晶硅膜、多晶硅电极23: 层间介电膜24: 发射电极。
权利要求
1.一种制造反向阻断绝缘栅双极晶体管的方法，包括如下步骤 在第一导电型的半导体衬底的一侧主表面上形成构成隔离层的一部分的第二导电型的环形扩散层； 所述环形扩散层所围绕的区域中形成包括MOS栅极结构区和耐压结构区的主要表面结构； 形成锥槽，其深度从与所述环形扩散层相对的另一侧主表面起至少到达所述环形扩散层的底面； 在所述锥槽的倾斜表面上形成第二导电型的区域；以及 在所述另一侧主表面上形成第二导电型的集电极层，从而将所述另一侧主表面通过所述第二导电率区连接至所述一侧主表面； 其中 所述锥槽通过各向异性碱性蚀刻工艺形成，所述各向异性碱性蚀刻工艺在所述锥槽的底部和所述一侧主表面之间留有厚度为至少60 μ m的半导体衬底。
2.如权利要求I所述的制造反向阻断绝缘栅双极晶体管的方法，其特征在于， 所述一侧主表面是(100)平面且所述锥槽的倾斜表面是{111}平面。
3.如权利要求2所述的制造反向阻断绝缘栅双极晶体管的方法，其特征在于， 在所述一侧主表面形成所述主要表面结构的步骤包括如下步骤 使用在形成第二导电型的所述环形扩散层之后新形成的氧化物膜掩模在所述耐压结构中形成保护环； 为了在所述保护环内形成所述MOS栅结构，在连续地沉积栅绝缘膜和多晶硅膜且在所述衬底背面侧上移除所述多晶硅膜的工艺之后，形成多晶硅栅电极；且隔着层间介电膜沉积金属电极。
4.如权利要求3所述的制造反向阻断绝缘栅双极晶体管的方法，其特征在于， 使用在形成所述主要表面结构的步骤中已经形成的所述氧化物膜掩模，通过各向异性碱性蚀刻工艺形成所述锥槽。
5.如权利要求4所述的制造反向阻断绝缘栅双极晶体管的方法，其特征在于， 通过使用已被用于形成所述锥槽的所述氧化物膜掩模的离子注入工艺，在所述锥槽的所述倾斜表面上形成第二导电率区，从而形成所述隔离层。
6.如权利要求5所述的制造反向阻断绝缘栅双极晶体管的方法，其特征在于， 对通过离子注入工艺在所述锥槽的所述倾斜表面上形成的所述第二导电率区进行激光退火工艺和激活，从而获得完成的隔离层。
7.如权利要求6所述的制造反向阻断绝缘栅双极晶体管的方法，其特征在于， 在完成所述隔离层并移除所述氧化物膜掩模之后在所述另一侧主表面上形成具有第二导电型的集电极层。
全文摘要
本发明要解决的问题是提供制造反向阻断绝缘栅双极晶体管，从而形成隔离层用于弯曲表现出较高反向耐受电压的pn结并将其延伸至前表面侧的方法。本发明的方法确保了反方向上有高耐受电压，并减少了反向偏压条件下的漏电流。本发明的方法包括通过各向异性碱性蚀刻工艺形成锥槽的步骤，进行该各向异性碱性蚀刻工艺可使在一侧主表面与由另一侧主表面形成的锥槽的底部表面之间留有至少60μm厚度的半导体衬底。
文档编号H01L21/331GK102856194SQ20121021483
公开日2013年1月2日 申请日期2012年6月26日 优先权日2011年6月30日
发明者荻野正明 申请人:富士电机株式会社