半导体器件及其制造方法
【专利摘要】本发明公开了一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构周围的栅极侧墙、栅极侧墙两侧衬底中的应力源漏区、应力源漏区之间的沟道区，其特征在于：应力源漏区靠近沟道区的侧壁为C型。依照本发明的半导体器件及其制造方法，通过刻蚀C型源漏凹槽并且在其中外延生长应力源漏区，有效增大了沟道区应力并且精确控制了源漏凹槽深度、减小了缺陷，提高了器件性能。
【专利说明】半导体器件及其制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，更具体地，涉及一种具有C型源漏的半导体器件及其制造方法。
【背景技术】
[0002]进入90nm节点后，应变硅技术成为一种通过抑制短沟道效应、提升载流子迁移率来提高MOSFET器件性能的基本技术。在应变硅技术中，诸如ST1、SPT、源漏硅锗嵌入、金属栅应力、刻蚀停止层(CESL)等应力技术被相继提出，通过各种方案向沟道区施加应力从而增大载流子迁移率以提高驱动能力。
[0003]在这些技术之中，源漏硅锗嵌入技术在进入90nm节点后逐渐被主流的CMOS工艺厂商采用，使用在源漏干法刻蚀后外延生长硅锗的方法提供压应力挤压沟道从而提高MOSFET的性能。在进入60nm技术节点后，某些公司在源漏刻槽方面做出了进一步改变。
[0004]如图1A至图1C所示，在含有浅沟槽隔离(STI) IA的衬底I上形成由栅绝缘层2A和栅导电层2B构成的栅极堆叠结构2，在栅极堆叠结构2周围形成栅极侧墙3，以栅极侧墙3为掩模，对由STI IA包围的有源区进行干法刻蚀，通过等离子刻蚀、反应离子刻蚀等各向异性的干法刻蚀了栅极侧墙3周围的衬底I形成了源漏凹槽1B。其中图1A所示的源漏凹槽IB具有垂直侧壁，也即凹槽IB的侧壁与栅极侧墙3的侧壁平行并且优选地重合。图1B所示的凹槽IB的侧壁较之栅极侧墙3的侧壁而朝向沟道区凹进，也即栅极堆叠结构2以及栅极侧墙3有部分悬出凹槽1B，并且其中凹槽IB的底部与侧壁之间由较平滑曲面而过渡。图1C所示的凹槽IB的侧壁则为Sigma( Σ )型，也即侧壁由两端折线构成并且朝向沟道区凹进。
[0005]上述凹槽IB向沟道区凹进的深度决定了稍后外延生长的SiGe和/或SiC向沟道区施加应力的大小，并且由于刻蚀工艺的特点，使得凹进深度间接控制了凹槽深度并且进一步决定了稍后外延生长SiGe和/或SiC源漏应力区的质量。然而，在上述现有工艺中，由于凹进距离较小，SiGe和/或SiC的应力源漏区向沟道区施加应力要经历较长距离，沟道区实际获得的应力提升有限。此外，如果单方面增长凹进距离，则意味着在刻蚀凹槽IB过程中要么增大腐蚀速率要么延长腐蚀时间，这均会使得凹槽深度不必要地增大，并且增大了凹槽底部的缺陷，降低了外延SiGe和/或SiC的质量。
【发明内容】
[0006]有鉴于此，本发明的目的在于提供一种创新性的半导体器件方法，通过刻蚀C型源漏凹槽并且在其中外延生长应力源漏区，有效增大了沟道区应力并且精确控制了源漏凹槽深度、减小了缺陷，提高了器件性能。
[0007]实现本发明的上述目的，是通过提供一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构周围的栅极侧墙、栅极侧墙两侧衬底中的应力源漏区、应力源漏区之间的沟道区，其特征在于:应力源漏区靠近沟道区的侧壁为C型。[0008]其中，C型侧壁是部分的曲面，曲面为圆面、椭圆面、双曲面、鞍面及其组合。
[0009]其中，C型侧壁为1/4以上曲面。
[0010]其中，栅极堆叠结构包括栅极绝缘层和栅极导电层。
[0011]其中，栅极绝缘层是氧化娃、氮氧化娃、氮化娃、高k材料及其组合,其中高k材料可以选自以下材料之一或其组合构成的复合一层或多层=Al2O3, HfO2,包括HfSiOx、HfSiON,HfAlOx, HfTaOx, HfLaOx, HfAlSiOx、或HfLaSiOx至少之一在内的铪基高K介质材料，包括ZrO2, La203、LaA103、TiO2、或Y2O3至少之一在内的稀土基高K介质材料；栅极导电层是多晶硅、非晶硅、金属、金属氮化物及其组合，金属是Al、Cu、T1、Ta、Mo、W，金属氮化物是TiN、TaN。
[0012]其中，应力源漏区包括SiGe和/或SiC。
[0013]本发明还提供了一种半导体器件制造方法，包括:在衬底上形成栅极堆叠结构；刻蚀栅极堆叠结构两侧的衬底，形成源漏凹槽，其中源漏凹槽靠近栅极堆叠结构中心一侧的侧壁为C型；在源漏凹槽中选择性外延生长，形成应力源漏区。
[0014]其中，C型侧壁是部分的曲面，曲面为圆面、椭圆面、双曲面、鞍面及其组合。
[0015]其中，C型侧壁为1/4以上曲面。
[0016]其中，栅极堆叠结构包括栅极绝缘层和栅极导电层。
[0017]其中，栅极绝缘层是氧化硅、氮氧化硅、氮化硅、高k材料及其组合，其中高k材料可以选自以下材料之一或其组合构成的复合一层或多层=Al2O3, HfO2,包括HfSiOx、HfSiON,HfAlOx, HfTaOx, HfLaOx, HfAlSiOx、或HfLaSiOx至少之一在内的铪基高K介质材料，包括ZrO2, La203、LaA103、TiO2、或Y2O3至少之一在内的稀土基高K介质材料；栅极导电层是多晶硅、非晶硅、金属、金属氮化物及其组合，金属是Al、Cu、T1、Ta、Mo、W，金属氮化物是TiN、TaN。
[0018]其中，刻蚀方法是各向同性刻蚀。
[0019]其中，刻蚀方法是先各向异性干法刻蚀后各向同性干法刻蚀。
[0020]其中，刻蚀方法是先离子注入形成非晶化区域后干法刻蚀。
[0021]其中，注入的离子是C1、C、0、F、N。
[0022]其中，应力源漏区包括SiGe和/或SiC。
[0023]其中，在形成应力源漏区之后，还包括:在应力源漏区中和/或上形成金属硅化物；完成互连。
[0024]其中，在形成栅极堆叠结构之后、或者在形成源漏凹槽之后、或者在形成应力源漏区之后，在栅极堆叠结构两侧的衬底和/或源漏区中形成轻掺杂的源漏延伸区和/或晕状源漏惨杂区。
[0025]依照本发明的半导体器件及其制造方法，通过刻蚀C型源漏凹槽并且在其中外延生长应力源漏区，有效增大了沟道区应力并且精确控制了源漏凹槽深度、减小了缺陷，提高了器件性能。
【专利附图】
【附图说明】
[0026]以下参照附图来详细说明本发明的技术方案，其中:
[0027]图1A至图1C为现有技术的源漏凹槽的剖面示意图；[0028]图2为根据本发明实施例的C型源漏凹槽的剖面示意图。
【具体实施方式】
[0029]以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
[0030]首先，提供衬底1，提供衬底1，其可以是体3丨、501、体66、6601、5丨66、66513，也可以是II1-V族或者I1-VI族化合物半导体衬底，例如aAs、GaN、InP、InSb等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底I优选地为体Si或者SO1-也即硅晶片或者SOI晶片。优选地，衬底I中刻蚀并且填充氧化物而形成浅沟槽隔离(STI) 1A，STIlA包围了器件的有源区，在有源区中进行衬底掺杂形成轻掺杂的阱区(未示出)，例如为P-或者η-阱区。
[0031]在衬底I上形成栅极堆叠结构2，其可以是前栅工艺中以后将保留的栅极堆叠结构，也可以是后栅工艺中稍后将去除的假栅极堆叠结构。具体地，在衬底I上通过LPCVD、PECVD, HDPCVD, M0CVD、热氧化等沉积方法形成较薄的栅绝缘层2Α，在栅绝缘层2Α上通过LPCVD,PECVD,HDPCVD、MOCVD、ALD、ΜΒΕ、溅射、蒸发等方法沉积较厚的栅导电层2Β。栅绝缘层2Α用作前栅工艺中的栅氧化层时可以是氧化硅、氮氧化硅、氮化硅、高k材料及其组合，其中高k材料可以选自以下材料之一或其组合构成的复合一层或多层:A1203，HfO2，包括HfSiOx, HfSiON, HfAlOx, HfTaOx, HfLaOx, HfAlSiOx、或 HfLaSiOx (以上各个 x 取值依照相对介电常数k的需要而合理设定，例如是I?6的数且不限于整数)至少之一在内的铪基高K介质材料，包括Zr02、La203、LaA103、TiO2、或Y2O3至少之一在内的稀土基高K介质材料。栅绝缘层2A用在后栅工艺中时，可以是氧化硅、氮氧化硅，用于刻蚀去除假栅极形成栅极凹槽时保护衬底沟道区表面，也称作垫氧化层。栅导电层2B可以是多晶硅、非晶硅、金属、金属氮化物，金属例如是Al、Cu、T1、Ta、Mo、W，金属氮化物例如是TiN、TaN。刻蚀栅绝缘层2A与栅导电层2B形成栅极(或假栅极)堆叠结构2。
[0032]在衬底I有源区以及栅极堆叠结构2表面，通过LPCVD、PECVD, HDPCVD、溅射等常规方法，采用氮化硅、氮氧化硅、类金刚石无定形碳(DLC)等较硬并且与之前的其他结构的材料相比具有较大刻蚀选择性的材料,形成介质层并且刻蚀形成栅极侧墙3。
[0033]以栅极侧墙3为掩模，刻蚀栅极侧墙3两侧衬底1，在衬底I中形成了 C型的源漏凹槽1B。形成C型源漏凹槽IB的方法，可以是直接采用各向同性的刻蚀(例如氧化剂加HF基酸性腐蚀液的湿法腐蚀，或者各向同性干法刻蚀)，或者先采用等离子体刻蚀、反应离子刻蚀(RlE)等各向异性的干法刻蚀技术然后采用各向同性干法刻蚀，或者先通过包括Cl、C、0、F、N等的离子注入使得衬底I将要形成源漏区的区域非晶化(也即形成非晶化区域)然后进行干法刻蚀。
[0034]其中，与现有技术的图1A至图1C不同的是，C型源漏凹槽IB的侧壁与栅极侧墙3的侧壁相比，向沟道区凹进的深度更大，这是通过选择刻蚀气体、压力、流量等工艺参数来实现的。
[0035]现有技术的图1所示的是各向异性的刻蚀。向异性刻蚀过程中通常主要应用氯气、溴化氢作为刻蚀气体，在刻蚀过程中通过在侧壁生成聚合物保护侧壁。
[0036]而本发明中形成C形凹槽的过程主要为各向同性刻蚀的过程，主要是通过化学反应的刻蚀方法来形成，从而避免了物理轰击过程中对底部的辅助刻蚀，降低了底部的刻蚀速率，最终形成C形凹槽。例如本发明的各向同性刻蚀主要是采用碳氟基气体(例如cf4、CH2F2, CH3F, CHF3等等)作为刻蚀气体。此外，为了使凹槽更加向沟道区延伸以及避免各项同性刻蚀的不可控性，可以在源漏区先各向异性刻蚀，然后再进行各向同性刻蚀。
[0037]具体地，所谓C型源漏凹槽，意味着源漏凹槽IB的侧壁(特别是靠近沟道区的侧壁)并非垂直(或基本垂直)侧壁而是基本为曲面，并且中部宽度要大于上部和/或下部宽度，也即栅极侧墙3以及栅极堆叠结构2至少部分地悬出源漏凹槽1B，源漏凹槽在靠近沟道区的一侧具有朝向沟道区的超越了栅极侧墙的凹进。值得注意的是，C型源漏凹槽不必完全如图2所示为半圆形，而是可以依照刻蚀条件选择而为各种曲面、曲面的一部分，诸如部分(例如1/4以上的曲面，如1/2曲面、1/3曲面、3/8曲面，也即凹进的深度要大于凹槽纵向深度的1/4并且优选为大于1/2)的椭圆面、双曲面、鞍面、圆面及其组合，只要其朝向沟道区凹进即可。同时形成的C型凹槽由于在形成过程中进行各项同性刻蚀，所以导致C型凹槽会沿着侧墙的下边缘向沟道方向延伸，从而更加靠近沟道，同时C性凹槽的弧顶部分也相比普通的凹槽更加向沟道延伸，从而能够在后续的工艺过程中外延源漏区后可以对沟道提供更大的应力。
[0038]此后，与现有技术相同或者类似，执行后续工艺，完成MOSFET制造。例如，在C型源漏凹槽IB中选择性外延生长SiGe和/或SiC而形成同样是C型的应力源漏区；在应力源漏区中和/或上形成金属硅化物以减小源漏电阻，其中金属硅化物例如是NiS1、PtSi, CoSi,PtNiSi, SnSi, TiSi等；在后栅工艺中，可以在整个器件上沉积层间介质层((ILD)，随后刻蚀去除假栅极堆叠2形成栅极沟槽，在栅极沟槽中沉积高k材料的栅绝缘层以及金属材料的栅导电层，构成最终栅极堆叠结构；刻蚀ILD形成源漏接触孔，在接触孔中沉积W、Mo、Cu等金属形成接触塞，完成互连。优选地，在形成栅极堆叠结构2之后、或者在形成C型源漏凹槽IB之后、或者在外延生长应力源漏区之后，在栅极堆叠结构2两侧的衬底I中进行源漏轻掺杂注入，形成轻掺杂的源漏延伸区(LDD结构)和/或晕状源漏掺杂区(Halo结构)。
[0039]最后，形成的半导体器件至少包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构周围的栅极侧墙、栅极侧墙两侧衬底中的应力源漏区、应力源漏区之间的沟道区，其中应力源漏区靠近沟道区的侧壁为C型。其中，C型侧壁可以是部分圆面(1/2、1/4等不同比例)、椭圆面、双曲面、鞍面及其组合。上述半导体器件的其余各个构件、部分的材料和形状已经在方法描述中阐述，在此不再赘述。
[0040]依照本发明的半导体器件及其制造方法，通过刻蚀C型源漏凹槽并且在其中外延生长应力源漏区，有效增大了沟道区应力并且精确控制了源漏凹槽深度、减小了缺陷，提高了器件性能。
[0041]尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对形成器件结构的方法做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
【权利要求】
1.一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构周围的栅极侧墙、栅极侧墙两侧衬底中的应力源漏区、应力源漏区之间的沟道区，其特征在于:应力源漏区靠近沟道区的侧壁为C型。
2.如权利要求1的半导体器件，其中，C型侧壁是部分的曲面，曲面为圆面、椭圆面、双曲面、鞍面及其组合。
3. 如权利要求2的半导体器件，其中，C型侧壁为1/4以上曲面。
4.如权利要求1的半导体器件，其中，栅极堆叠结构包括栅极绝缘层和栅极导电层。
5.如权利要求4的半导体器件，其中，栅极绝缘层是氧化硅、氮氧化硅、氮化硅、高k材料及其组合，其中高k材料可以选自以下材料之一或其组合构成的复合一层或多层:A1203，HfO2，包括 HfSiOx、HfSiON, HfAlOx, HfTaOx, HfLaOx, HfAlSiOx、或 HfLaSiOx 至少之一在内的铪基高K介质材料,包括Zr02、La203、LaAIO3> TiO2、或Y2O3至少之一在内的稀土基高K介质材料；栅极导电层是多晶娃、非晶娃、金属、金属氮化物及其组合，金属是Al、Cu、T1、Ta、Mo、W，金属氮化物是TiN、TaN。
6.如权利要求1的半导体器件，其中，应力源漏区包括SiGe和/或SiC。
7.一种半导体器件制造方法，包括: 在衬底上形成栅极堆叠结构； 刻蚀栅极堆叠结构两侧的衬底，形成源漏凹槽，其中源漏凹槽靠近栅极堆叠结构中心一侧的侧壁为C型； 在源漏凹槽中选择性外延生长，形成应力源漏区。
8.如权利要求7的半导体器件制造方法，其中，C型侧壁是部分的曲面，曲面为圆面、椭圆面、双曲面、鞍面及其组合。
9.如权利要求8的半导体器件制造方法，其中，C型侧壁为1/4以上曲面。
10.如权利要求7的半导体器件制造方法，其中，栅极堆叠结构包括栅极绝缘层和栅极导电层。
11.如权利要求10的半导体器件制造方法，其中，栅极绝缘层是氧化硅、氮氧化硅、氮化硅、高k材料及其组合，其中高k材料可以选自以下材料之一或其组合构成的复合一层或多层:A1203，HfO2，包括 HfSiOx、HfSiON, HfAlOx, HfTaOx, HfLaOx, HfAlSiOx、或 HfLaSiOx 至少之一在内的铪基高K介质材料，包括Zr02、La203、LaA103、TiO2、或Y2O3至少之一在内的稀土基高K介质材料；栅极导电层是多晶娃、非晶娃、金属、金属氮化物及其组合,金属是Al、Cu、T1、Ta、Mo、W，金属氮化物是 TiN、TaN。
12.如权利要求7的半导体器件制造方法，其中，刻蚀方法是各向同性刻蚀。
13.如权利要求7的半导体器件制造方法，其中，刻蚀方法是先各向异性干法刻蚀后各向同性干法刻蚀。
14.如权利要求7的半导体器件制造方法，其中，刻蚀方法是先离子注入形成非晶化区域后干法刻蚀。
15.如权利要求14的半导体器件制造方法，其中，注入的离子是Cl、C、O、F、N。
16.如权利要求7的半导体器件制造方法，其中，应力源漏区包括SiGe和/或SiC。
17.如权利要求7的半导体器件制造方法，其中，在形成应力源漏区之后，还包括:在应力源漏区中和/或上形成金属硅化物；完成互连。
18.如权利要求7至17任一项的半导体器件制造方法，其中，在形成栅极堆叠结构之后、或者在形成源漏凹槽之后、或者在形成应力源漏区之后，在栅极堆叠结构两侧的衬底和/或源漏区中形成轻掺杂的源漏 延伸区和/或晕状源漏掺杂区。
【文档编号】H01L21/336GK103545366SQ201210246436
【公开日】2014年1月29日 申请日期:2012年7月16日 优先权日:2012年7月16日
【发明者】秦长亮, 洪培真, 殷华湘 申请人:中国科学院微电子研究所