专利名称：半导体器件及其制造方法
技术领域：
本发明的各个实施例总体而言涉及一种半导体器件及其制造方法，更具体而言涉及一种具有低电容电容器的半导体器件及其制造方法。
背景技术：
半导体器件包括用于储存数据的单元区和用于传送驱动电压的外围电路区。在单元区和外围电路区中设置有存储器单元、开关晶体管和电容器。电容器用于累积电荷，并且在彼此串联或并联耦接的同时被分配给半导体器件的预定区域以实现所需的电容。由于不管器件的电容如何，现存的存储器件都使用具有预定面积的电容器，因此使用了被配置用于高电容器件的电容器而不是被配置用于低电容器件的电容器。然而，由于被配置用于高电容器件的电容器占用大量的空间以保证高电容，因此这种电容器占用比所需更多的空间。结果，在需要高集成度的半导体器件中占用了不需要的空间，由此降低了面积效率。
发明内容
本发明的各个实施例涉及通过与单元区中的接触插塞和金属线同时地在外围电路区中形成具有垂直结构的电容器来减小电容器的面积。根据一个实施例的半导体器件包括半导体衬底，所述半导体衬底中限定有单元区和外围电路区；半导体存储器元件，所述半导体存储器元件被形成在所述单元区中的半导体衬底之上；层间绝缘层，所述层间绝缘层被形成在所述外围电路区中的半导体衬底之上；第一导电层，所述第一导电层大体上垂直穿通所述层间绝缘层，并且被布置成矩阵；以及第二导电层，所述第二导电层将所述第一导电层成行或成列地耦接，每对第二导电层和分别与所述每对第二导电层耦接的第一导电层形成电容器的电极。根据一个实施例的半导体器件包括半导体衬底，所述半导体衬底具有大体沿第一方向限定的单元区和外围电路区；栅极线，所述栅极线被形成在所述单元区中的半导体衬底之上、大体上沿与所述第一方向大体垂直的第二方向彼此间隔开，并且包括漏极选择晶体管、存储器单元和源极选择晶体管；层间绝缘层，所述层间绝缘层被形成在所述单元区和所述外围电路区中的半导体衬底之上，以大体覆盖所述栅极线的整体；漏极接触插塞，所述漏极接触插塞被设置在所述单元区中的层间绝缘层内、具有与所述层间绝缘层大体相同的高度、大体垂直于所述半导体衬底而延伸、并且被布置成分别与所述漏极选择晶体管相邻；位线，所述位线大体沿所述第二方向在所述单元区中的层间绝缘层上彼此间隔开，并且分别与所述漏极选择晶体管接触；第一导电层，所述第一导电层大体具有柱体形状，并且以矩阵形式布置在所述外围电路区中的层间绝缘层之内；以及第二导电层，所述第二导电层大体沿所述第二方向彼此间隔开，并且在所述外围电路区中的层间绝缘层上与大体沿所述第一方向布置的第一导电层共同耦接，每对第二导电层和分别与所述每对第二导电层耦接的第一导电层形成电容器的电极。根据一个实施例的制造半导体器件的方法，包括以下步骤提供半导体衬底，所述半导体衬底中限定有单元区和外围电路区；在所述单元区中的半导体衬底之上形成彼此间隔开的栅极线；在所述半导体衬底之上形成层间绝缘层，以覆盖所述栅极线的整体；通过刻蚀所述层间绝缘层的一部分而在所述单元区中形成彼此间隔开的第一接触孔以及在所述外围电路区中形成以矩阵形式布置的第二接触孔；通过用导电材料填充所述第一接触孔和所述第二接触孔而在所述单元区中形成接触插塞以及在所述外围电路区中形成具有大体柱体形状的第一导电层；以及形成具有分别与所述单元区中的接触插塞接触的金属线的第二导电层并将所述第二导电层与所述外围电路区中的第一导电层成行或成列地耦接，并且形成具有电极的电容器，所述电极具有每对第二导电层和分别与所述每对第二导电层耦接的第一导电层。
图I至图11是说明根据本发明一个实施例的制造半导体器件的方法的截面图；图12是根据本发明一个实施例的电容器的三维视图；图13是根据本发明一个实施例的电容器的平面图；以及图14是根据本发明一个实施例的电容器的平面图。
具体实施例方式下文中将参照附图详细描述本发明的各个实施例。提供附图是为了使本领域技术人员理解本发明实施例的范围。此外，在说明书中，相同的附图标记或相同的参考符号可以表示相同的元件。图I至图11是说明根据本发明一个实施例的制造半导体器件的方法的截面图。参见图1，可以在半导体衬底100之上形成第一硬掩模102，所述半导体衬底100具有沿第一方向限定的单元区和外围电路区，所述第一硬掩模102具有将要形成电容器的开口。具体地，可以在外围电路区中的将要形成电容器的部分中形成第一硬掩模102的开Π 103。参见图2，可以利用第一硬掩模102作为刻蚀掩模来执行刻蚀工艺，以在外围电路区中形成具有预定深度D的沟槽104。此外，沟槽104可以根据要形成的电容器的面积而具有预定的面积。优选地，沟槽104可以具有使得填充沟槽104的绝缘材料能够阻挡电流流经半导体衬底100的大的厚度。参见图3，可以用阻挡层106来填充沟槽104。阻挡层106可以由绝缘材料例如氧化物层形成。可以利用各种方法用阻挡层106填充沟槽104。例如，当在形成有沟槽104和第一硬掩模102的整个结构之上形成用于阻挡层106的绝缘材料之后，可以执行平坦化工艺直到暴露出半导体衬底100为止。替代地，在去除第一硬掩模102之后，可以在半导体衬底100的上方形成用于阻挡层106的绝缘材料，使得沟槽104可以被绝缘材料填充。随后，可以执行刻蚀工艺直到除了电容器区域之外的区域中的半导体衬底被暴露为止。此外，阻挡层106的高度可以根据电容而改变。而且，阻挡层106的高度可以与随后要形成的下电极的高度成反比，而下电极的高度可以与电容成比例。即，阻挡层106的高度越高，则随后要形成的下电极的高度就越高。下电极的高度越小，则电容越大。此外，可以在不将沟槽104形成在外围电路区的半导体衬底中的情况下在外围电路区的半导体衬底上形成用于阻挡层106的绝缘材料。参见图4，可以在单元区中的半导体衬底100上形成沿第一方向彼此间隔开的栅图案108。此外，栅图案108可以包括源极选择晶体管SST、存储器单元MC和漏极选择晶体管DST。源极选择晶体管SST、存储器单元MC和漏极选择晶体管DST等可以总体被称为半 导体存储器元件。尽管图4的截面图中未示出，但栅图案108形成沿大体垂直于第一方向的第二方向彼此分隔开的栅极线。参见图5，可以在形成有栅图案108和阻挡层106的整个结构之上形成第一层间绝缘层110。优选地，第一层间绝缘层Iio可以被形成为完全覆盖栅图案108，且可以由氧化物层形成。参见图6，可以在第一层间绝缘层110之上形成在源极接触孔CHs区域中具有开口的第二硬掩模112。例如，可以在与栅图案108之中的源极选择晶体管(图4中的SST)相邻的区域中形成第二硬掩模112的开口。可以利用第二硬掩模112作为刻蚀掩模来执行刻蚀工艺，以由此形成暴露单元区中的半导体衬底的一部分的源极接触孔CHS。参见图7，在去除第二硬掩模112之后，可以用导电材料114填充源极接触孔CHs以由此形成源极接触线PLS。导电材料114可以由钨、硅化钨、铜、或铝等形成。参见图8，可以在第一层间绝缘层110和源极接触线PLs之上形成第二层间绝缘层116。优选地，第二层间绝缘层116可以由氧化物层形成。参见图9，可以在第二层间绝缘层116之上形成第三硬掩模118，以形成漏极接触孔CHd和用于形成电容器的电极的接触孔CHP。此外，第三硬掩模118在单元区中具有形成漏极接触孔CHd的开口，在外围电路区中具有形成用于下电极的接触孔CHp的开口。漏极接触孔CHd可以被形成为与单元区中的漏极选择晶体管(图4的DST)相邻，而接触孔CHp可以在外围电路区中沿第一方向彼此间隔开。此外，尽管图9的截面图未示出，但接触孔CHp可以沿与第一方向大体垂直的第二方向彼此间隔开。即，接触孔CHp可以布置成矩阵。这将在下文结合图12的三维视图进一步描述。接触孔CHp可以被形成为暴露出形成在外围电路区中的阻挡层106。参见图10，分别用第一导电层120a和120b填充漏极接触孔CHd和接触孔CHP，使得可以在单元区中形成漏极接触插塞PLd以及在外围电路区中形成大体上具有柱体形状的电极PLC。第一导电层120a和120b可以由钨、硅化钨、铜或铝等形成。随后，可以执行平坦化工艺直到暴露出第二层间绝缘层116为止。参见图11，可以在第二层间绝缘层116、漏极接触插塞PLd和电极PLc之上形成用于金属线的第二导电层122a和122b。优选地，第二导电层122a和122b可以由低电阻金属材料形成，例如，铜或铝。形成在单元区中的第二导电层122a成为用于位线的金属线，而形成在外围电路区中的第二导电层122b成为电容器的电极。此外，在第二层间绝缘层116、漏极接触插塞PLd和电极PLc之上形成用于金属线的第二导电层122a和122b之后所执行的图案化工艺期间，尽管图11的截面图未示出，但是在电容器区域中形成了沿与第一方向大体垂直的第二方向彼此间隔开的多个电极PLC。这将参照以下三维视图详细描述。图12是根据本发明的一个实施例的电容器的三维视图。参见图12，电容器可以包括多个电极PL。，所述多个电极PL。分别形成在外围电路区中的第一层间绝缘层110和第二层间绝缘层116内，且以矩阵形式彼此间隔开；以及多个第二导电层122b，所述多个第二导电层122b被形成在外围电路区中的第二层间绝缘层116之上、沿第二方向间隔开、且与沿第一方向间隔开的电极PL。接触。为了利用电极PL。和第二导电层122b作为电容器，需要将彼此相邻的一对第二导电层122b与不同的电极耦接。即，第一电极可以与偶数编号的第二导电层122b耦接，第二电极可以与奇数编号的第二导电层122b耦接，由此形成具有三维结构的电容器，所述三维结构由与第一电极耦接的偶数编号的第二导电层122b和与所述偶数编号的第二导电层122b耦接的电极PL。、以及与第二电极耦接的奇数编号的第二导电层122b和与所述奇数编号的第二导电层122b耦接的电极PLc形成，因此，电容器的电容可以由第二导电层122b的宽度W、间距S、长度I和高度h、以 及电极PL。的宽度W和深度t来确定。此外，电容可以根据电极PL。的位置而改变。下面将参照附图描述根据电极PLc的位置而具有不同电容的电容器。图13是根据本发明一个实施例的电容器的平面图。参见图12和图13，在电容器具有沿第二方向排列且彼此间隔开的电极PLc的情况下，在沿第二方向排列且与不同电极耦接的相邻电极PLc之间产生电容C。电容C根据如下的式I来计算。式I
^II , = f-
S参见式1，C为电容，ε为介电常数，A为表面积，s为电极之间的间距。在图13所示的电容器中，A满足(lXh) + (nXtXc)，其中，η为电极PLc的数目，c为单个电极PLdA面积。因此，图13所示的电容器的电容C可以根据如下的式2来计算式2C=€{￡Xh^ + ifiXtX^
Q参见式2，电容C与(lXh) + (nXtXc)成比例。因此，即使在通过减小面积(LXh)而减小电容器的面积时，由下电极的高度和数目所确定的值(nXtXc)也会增大，以由此保证足够大小的电容C。也就是，可以在保证足够大小的电容的同时通过减小布置在半导体器件中的电容器的面积来减小半导体器件的总面积。图14是根据一个实施例的电容的平面图。参见图14和图12，在电极PLe未沿第二方向排列地布置而是以大体锯齿(zigzag)形式在第二导电层122b上间隔开的这样的电容器的情况下,在稱接到第一电极的一个电极PLc与耦接到第二电极的两个电极PLc之间产生电容C。由于电容器的电容满足如上所述的式1，因此图14所示的电容器的电容C可以根据以下的式3来计算。式3C=e X {(!Xh) + (22XnXtXc)}
参见式3，电容C与(LXh) + (22XnXtXc)成比例。因此，即使在通过减小面积(IXh)而减小电容器的面积时，由下电极的高度和数目所确定的值(22XnXtXc)也会增大，以由此保证足够大小的电容C。S卩，可以在保证足够大小的电容的同时通过减小布置在半导体器件中的电容器的面积来减小半导体器件的总面积。除了具有图13和图14所示的结构的电容器之外，可以通过改变电极PLc和第二 导电层122b的位置来实现具有不同大小的电容C的电容器。根据本发明的实施例，可以与在单元区中形成接触插塞和金属线同时地在外围电路区中形成电容器，由此在不执行额外工艺的情况下形成具有小面积的电容器并且保证足够大小的电容。
权利要求
1.一种半导体器件,包括 半导体衬底，在所述半导体衬底中限定有单元区和外围电路区； 半导体存储器元件，所述半导体存储器元件被形成在所述单元区中的半导体衬底之上； 层间绝缘层，所述层间绝缘层被形成在所述外围电路区中的半导体衬底之上； 第一导电层，所述第一导电层大体上垂直穿通所述层间绝缘层，并且被布置成矩阵；以及 第二导电层，所述第二导电层将所述第一导电层成行或成列地耦接，每对第二导电层和分别与所述每对第二导电层耦接的第一导电层形成电容器的电极。
2.如权利要求I所述的半导体器件，其中，所述第一导电层大体上具有柱体形状。
3.如权利要求I所述的半导体器件，其中，所述半导体存储器元件包括源极选择晶体管、存储器单元和漏极选择晶体管。
4.如权利要求I所述的半导体器件，其中，所述第二导电层包括位线。
5.如权利要求4所述的半导体器件，其中，所述位线和所述第二导电层由铜或铝形成。
6.如权利要求I所述的半导体器件，其中，所述第一导电层由钨、硅化钨、铜或铝形成。
7.—种半导体器件,包括 半导体衬底，所述半导体衬底具有大体沿第一方向限定的单元区和外围电路区；栅极线，所述栅极线被形成在所述单元区中的半导体衬底之上、大体上沿与所述第一方向大体垂直的第二方向彼此间隔开、并且包括漏极选择晶体管、存储器单元和源极选择晶体管； 层间绝缘层，所述层间绝缘层被形成在所述单元区和所述外围电路区中的半导体衬底之上，以大体覆盖所述栅极线的整体； 漏极接触插塞，所述漏极接触插塞被设置在所述单元区中的层间绝缘层内、具有与所述层间绝缘层大体相同的高度、大体垂直于所述半导体衬底而延伸、并且被布置成分别与所述漏极选择晶体管相邻； 位线，所述位线大体沿所述第二方向在所述单元区中的层间绝缘层上彼此间隔开，并且分别与所述漏极选择晶体管接触； 第一导电层，所述第一导电层大体具有柱体形状，并且以矩阵形式布置在所述外围电路区中的层间绝缘层之内；以及 第二导电层，所述第二导电层大体沿所述第二方向彼此间隔开，并且在所述外围电路区中的层间绝缘层上与大体沿所述第一方向布置的第一导电层共同耦接，每对第二导电层和分别与所述每对第二导电层耦接的第一导电层形成电容器的电极。
8.如权利要求7所述的半导体器件，其中，所述第一导电层由与所述漏极接触插塞大体相同的材料形成。
9.如权利要求8所述的半导体器件，其中，所述第一导电层和所述漏极接触插塞由钨、娃化鹤、铜或招形成。
10.如权利要求8所述的半导体器件，其中，所述位线和所述第二导电层由大体相同的导电材料形成。
11.如权利要求10所述的半导体器件，其中，所述位线和所述第二导电层由铜或铝形成。
12.如权利要求8所述的半导体器件，还包括在所述外围电路区中设置在所述第一导电层与所述半导体衬底之间的阻挡层。
13.如权利要求12所述的半导体器件，其中，所述阻挡层由氧化物层形成。
14.如权利要求8所述的半导体器件，还包括源极接触线，所述源极接触线被设置在所述单元区中的层间绝缘层内、具有与所述层间绝缘层大体相同的高度、大体垂直于所述半导体衬底而延伸、并且被布置成分别与所述源极选择晶体管相邻。
15.如权利要求14所述的半导体器件，其中，所述源极接触线由与所述漏极接触插塞大体相同的材料形成。
16.一种制造半导体器件的方法，所述方法包括以下步骤 提供半导体衬底，所述半导体衬底中限定有单元区和外围电路区； 在所述单元区中的半导体衬底之上形成彼此间隔开的栅极线； 在所述半导体衬底之上形成层间绝缘层，以覆盖所述栅极线的整体； 通过刻蚀所述层间绝缘层的一部分而在所述单元区中形成彼此间隔开的第一接触孔以及在所述外围电路区中形成以矩阵形式布置的第二接触孔； 通过用导电材料填充所述第一接触孔和所述第二接触孔而在所述单元区中形成接触插塞以及在所述外围电路区中形成大体具有柱体形状的第一导电层；以及 形成具有分别与所述单元区中的接触插塞接触的金属线的第二导电层并将所述第二导电层与所述外围电路区中的第一导电层成行或成列地耦接，以及形成具有电极的电容器，所述电极具有每对第二导电层和分别与所述每对第二导电层耦接的第一导电层。
17.如权利要求16所述的方法，在形成所述栅极线之前，还包括以下步骤 通过刻蚀所述外围电路区中的半导体衬底的一部分来形成沟槽；以及 通过用绝缘材料填充所述沟槽来形成阻挡层。
18.如权利要求17所述的方法，其中，所述阻挡层由氧化物层形成。
19.如权利要求16所述的方法，其中，通过在所述单元区和所述外围电路区中执行刻蚀工艺而大体同时地形成所述第一接触孔和所述第二接触孔。
20.如权利要求16所述的方法，其中，在所述单元区和所述外围电路区中大体同时地形成所述金属线和所述第二导电层。
21.如权利要求16所述的方法，其中，第一电极与所述第二导电层中的偶数编号的导电层耦接，而不同于所述第一电极的第二电极与奇数编号的导线层耦接。
全文摘要
本发明公开了一种半导体器件及其制造方法。所述半导体器件包括半导体衬底，所述半导体衬底中限定有单元区和外围电路区；半导体存储器元件，所述半导体存储器元件被形成在所述单元区中的半导体衬底之上；层间绝缘层，所述层间绝缘层被形成在所述外围电路区中的半导体衬底之上；第一导电层，所述第一导电层大体上垂直穿通所述层间绝缘层，并且被布置成矩阵；以及第二导电层，所述第二导电层将所述第一导电层成行或成列地耦接，每对第二导电层和分别与所述每对第二导电层耦接的第一导电层形成电容器的电极。
文档编号H01L27/04GK102969313SQ20121031638
公开日2013年3月13日 申请日期2012年8月30日 优先权日2011年8月30日
发明者安正烈, 金占寿 申请人:爱思开海力士有限公司