专利名称：增强型半导体器件的制作方法
技术领域：
本发明属于微电子技术领域，尤其涉及一种增强型半导体器件。
背景技术：
第三代半导体材料氮化镓具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，在电子器件方面，氮化镓材料比硅和砷化镓更适合于制作高温、高频、高压和大功率的半导体器件。由于AlGaN/GaN异质结构中存在较强的二维电子气，通常采用AlGaN/GaN异质结形成的高电子迁移率晶体管(High Electron Mobility Transistor ;HEMT)都是耗尽型器件，对于增强型器件则不易实现。而在许多地方耗尽型器件的应用又具有一定的局限性，比如在功率开关器件的应用中，需要增强型(常关型)开关器件。增强型氮化镓开关器件主要用于高频器件、功率开关器件和数字电路等，它的研究具有十分重要的意义。实现增强型氮化镓开关器件，需要找到合适的方法来降低零栅压时栅极下方的沟道载流子浓度。一种方法是在栅极处采用刻蚀结构，局部减薄栅极下面的铝镓氮层的厚度，达到控制或降低栅极下二维电子气浓度的目的，如图I所示，缓冲层11、氮化镓层12、铝镓氮层13分别位于衬底10上，栅极14、源极15以及漏极16分别位于铝镓氮层13上，其中在栅极4下方铝镓氮层被局部刻蚀，从而减薄了栅极区的铝镓氮层厚度。另外一种办法是在栅极下面选择性保留P型(Al) GaN，通过p型(Al) GaN来提拉铝镓氮/氮化镓异质结处的导带能级，形成耗尽区，从而实现增强型器件，如图2所示，在栅极14’下方通过选择性保留了局部P型氮化物17。还有一种办法是氟化物等离子处理技术，在势垒层中注入氟离子等带负电的离子，控制注入离子浓度可以耗尽导电沟道中的二维电子气，需要用很强的负离子来夹断沟道，如图3所示，在栅极14”下方的势垒层13中注入负电离子18。但是,这些办法都有一定的不足之处。在第一种方法中，阈值电压一般在0V-1V左右，未达到应用的阈值电压3V-5V，为了达到较高的阈值电压和工作电压，还需要增加额外的介质层，如原子层沉积的三氧化二铝，但是，这个介质层与铝镓氮表面的界面态如何控制，是一个悬而未决的大问题。在第二种方法中，需要选择性刻蚀掉除了栅极下面以外的所有区域，如何实现刻蚀厚度的精确控制，也是非常具有挑战性的，另外，由于刻蚀中带来的缺陷，以及P型铝镓氮中残余的镁原子，会引起严重的电流崩塌效应。还有就是由于空穴密度的不足(一般而言，P型氮化镓中空穴的浓度不会超过lE18/cm3)，AlGaN/GaN异质结中的二维电子气的密度会受到很大的限制。如果二维电子气中电子的密度过高，就无法实现增强型的器件了，所以增强型器件的AlGaN/GaN异质结中，铝的含量通常低于20%，如15%左右。在第三种方法中，氟化物等离子处理会破坏晶格结构，工艺重复控制性也较差，对器件的稳定性和可靠性造成了比较大的影响。
发明内容
正如背景技术中所述，氮化镓材料在运用到增强型器件中的时候，需要控制零栅压时沟道中的载流子浓度。然而现有的工艺中，无论是减薄栅极下方的氮化物势垒层的厚度，还是在栅极下方保留一层P型氮化物，或者在势垒层中注入负离子，都会因为工艺问题对器件的稳定性和可靠性产生比较大的影响。因此，本发明设计了一种新型的增强型半导体器件结构。该增强型器件实现夹断二维电子气的原理是根据III族氮化物是一种极性半导体的特点，请参见图4和图5，同传统的III-V族半导体不同，III族氮化物中存在很强的内建电场。如果在C(0002)平面形成AlInGaN/GaN异质结，即使在AlInGaN层不进行n型掺杂,在所述异质结当中也会产生浓度很高的二维电子气。其原因就是III族氮化物内的自发极化电场和由于应力引起的压电电场。此二维电子气的浓度可以超过lE13/cm2。但是，III族氮化物中的自发极化电场和压电电场只存在于〈0002〉方向，而非极性方向，即与〈0002〉方向垂直的方向，包括〈1-100〉、〈11-20〉等则不存在自建电场。对于半极性方向来说，例如在〈0002〉与〈1-100〉 或者〈11-20〉之间的方向，该方向上的内建电场强度也远远小于〈0002〉方向。由于自发极化和压电效应，氮化镓是一种具有极强自建电场的半导体材料。因此，在极化方向生长的氮化镓异质结结构中，不需要故意掺杂就可以生成电子浓度很高的二维电子气。但是，对于氮化镓材料的非极性面或者半极性面，由于极化场强几乎没有或者很低，在没有掺杂的情况下就不会生成二维电子气。利用氮化镓材料的此特点，在本发明中，我们在外延结构中引入非平面结构，更具体说是脊形凸起结构，并在此脊型凸起结构上制作栅极。利用脊形凸起结构中产生的氮化物非极性面或半极性面，造成栅极区域二维电子气的中断，从而实现了增强型器件。不需要对势垒层做等离子刻蚀，避免了有源区的损伤带来的器件性能下降，比如说低电流密度或者电流崩塌等效应。另外，也不需要用到引入Mg原子实现P型氮化物，避免了对MOCVD或者MBE腔体的污染。根据本发明的目的提出的一种增强型半导体器件，该增强型半导体器件为形成在一衬底上的外延多层结构，所述外延多层结构从衬底方向依次包括氮化物沟道层和氮化物势垒层；所述外延多层结构中设有脊形凸起；脊形凸起处存在氮化物的非极性面或半极性面，至少有部分二维电子气是中断的；在该外延多层结构中的脊形凸起处上定义有栅极区域和分别位于上述栅极区域两侧的两处欧姆接触区域；位于上述栅极区域的栅电极；位于上述两处欧姆接触区域的源电极和漏电极。优选的，进一步包括介质层，形成于所述氮化物势垒层上。优选的，所述介质层为SiN、SiCN、Si02、SiAlN、Al203、A10N、Si0N、Hf02 中的一种或多种的组合。优选的，所述外延多层结构还包括形成于氮化物势垒层上的氮化物冒层，所述氮化物冒层为氮化镓或铝镓氮。优选的，氮化物势垒层和氮化物沟道层之间设有氮化铝中间层。优选的，所述脊形凸起的截面形状可以是矩形、三角形、梯形、锯齿形、多边形、半圆形、U形中的一种或几种图形的组合。优选的，所述衬底上进一步包括氮化物成核层和/或氮化物缓冲层。优选的，所述衬底为蓝宝石、碳化硅、硅、铌酸锂、SOI、氮化镓和氮化铝中的一种。
由于本发明当中，不需要对势垒层做等离子刻蚀，避免了有源区的损伤带来的器件性能下降，比如说低电流密度或者电流崩塌等效应。另外，也不需要用到引入Mg原子实现P型氮化物，避免了对MOCVD或者MBE腔体的污染。
图I为现有技术中，通过减薄栅极下面的铝镓氮层的厚度达到控制或降低栅极下二维电子气浓度的增强型半导体器件结构示意图。图2为现有技术中，通过在栅极下面选择性保留p型(Al)GaN,以提拉铝镓氮/氮化镓异质结处的导带能级，形成耗尽区的增强型半导体器件结构示意图。图3为现有技术中，在栅极下面采用氟离子处理的增强型半导体器件结构示意 图。图4所示为氮化物晶格结构的示意图；图5所示为氮化物中不同方向上的内建电场分布示意图；图6 :本发明第一实施方式的增强型半导体器件的结构示意图。图7 :本发明第二实施方式的增强型半导体器件的结构示意图。图8 :图7的一种变形，栅极区域脊形凸起的截面形状为三角形。图9 :图7的另一种变形，栅极区域脊形凸起的截面形状为梯形。图10 :图7的另一种变形，栅极区域脊形凸起的截面形状为矩形与梯形的组合。图11 :图7的另一种变形，栅极区域脊形凸起的截面形状为半圆形。图12 :图7的另一种变形，栅极区域脊形凸起的截面形状为U形。图13 :本发明第三实施方式的增强型半导体器件的结构示意图。图14 :本发明第四实施方式的增强型半导体器件的结构示意图。图15 :本发明第五实施方式的增强型半导体器件的结构示意图。
具体实施例方式下面将通过具体实施方式
对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。请参见图6，图6是本发明的第一实施方式的增强型半导体器件的结构示意图。如图所示，该增强型半导体器件为制作在一衬底(图中未示出)上的外延多层结构，图示中的断线表示该外延多层结构下方的衬底具有多种可能的结构。所述衬底的材料可以为蓝宝石、碳化硅、硅、铌酸锂、SOI、氮化镓和氮化铝等。该衬底上也可以包含沉积氮化物半导体器件所需的其他准备层，比如氮化物成核层和/或氮化物缓冲层等，其中氮化物成核层的材质比如是氮化铝、氮化镓、铝镓氮等，氮化物缓冲层的材质比如是铝镓氮等。所述外延多层结构从衬底方向依次为氮化物沟道层4、氮化物势垒层5、介质层10，以及定义在该外延多层结构上的栅极区和位于栅极区两侧的两个欧姆接触区，其中栅极区用来沉积栅极8，两个欧姆接触区则用来沉积源极6和漏极7。
氮化物沟道层4的材质比如是氮化镓，该氮化物沟道层4上设有脊形凸起41，该脊形凸起41的位置对应定义在外延多层结构上的栅极区域。根据III族氮化物的自发极化效应和压电效应，该氮化物沟道层4的表面为极性面，S卩(0002)面，而脊形凸起41的至少两个侧面与氮化物沟道层4的表面形成一定的角度，即这些侧面处于非〈0002〉方向上，比如(1-100)面、(11-20)面、(1-101)面、(11-22)面等等。此时，氮化物势垒层5位于该脊形凸起41上方的部分也具有与该脊形凸起41对应的脊形凸起51，该氮化物势垒层5的材质比如是铝铟镓氮。根据上述分析，脊形凸起处之间存在氮化物的非极性面或半极性面，这样一来，形成在氮化物沟道层4/氮化物势垒层5异质结沟道中的二维电子气在栅极区域形成中断，因而在栅压为零时，能够使栅极的载流子浓度得到有效的控制。介质层10覆盖在氮化物势垒层5上，介质层10的选择可以包含以下一种或多种介质，如:SiN、SiCN, SiO2, SiAIN、Al2O3'A10N、SiON和HfO2等，介质层10的生长方式可以是原位生长，也可以是通过ALD、CVD、MBE、PECVD或LPCVD等方法制备。该介质层10可以起到钝化层的作用。栅极8形成在该栅极区的介质层10之上，通常栅极8需要与氮化物势垒层5形成MIS或者MOSFET结构。。源极6和漏极7则分别形成在源极区和漏极区，该源极6和漏极7则与氮化物势垒层5形成欧姆接触。需要指出的是，在本实施方式中，脊形凸起41为矩形脊形凸起，但是该脊形凸起41也可以为其它形状，比如三角形、梯形、锯齿形、多边形、半圆形、U形或是这些形状的组合等等请参见图7，图7是本发明第二实施方式下的增强型半导体器件结构示意图。如图所示，该增强型半导体器件为制作在一衬底(图中未示出)上的外延多层结构，图示中的断线表示该外延多层结构下方的衬底具有多种可能的结构。所述衬底的材料可以为蓝宝石、碳化硅、硅、铌酸锂、SOI、氮化镓和氮化铝等。该衬底上也可以包含沉积氮化物半导体器件所需的其他准备层，比如氮化物成核层和/或氮化物缓冲层等，其中氮化物成核层的材质比如是氮化铝、氮化镓、铝镓氮等，氮化物缓冲层的材质比如是铝镓氮等。所述外延多层结构从衬底方向依次为氮化物沟道层4、氮化物势垒层5，以及定义在该外延多层结构上的栅极区和位于栅极区两侧的两个欧姆接触区，其中栅极区用来沉积栅极8，两个欧姆接触区则用来沉积源极6和漏极7。其中氮化物沟道层4、氮化物势垒层5与第一实施方式相同，此处不再赘述。栅极8形成在该栅极区，与第一实施方式不同的是，栅极8直接制作在氮化物势垒层5之上，并与氮化物势垒层5保持肖特基接触。源极6和漏极7则仍旧与氮化物势垒层5保持欧姆接触。图8为图7的一种变形，栅极区域脊形凸起的截面形状为三角形。通过在栅极区域引入三角形脊形凸起，产生氮化物的半极性面。图9为图7的另一种变形，栅极区域脊形凸起的截面形状为梯形。通过在栅极区域引入梯形脊形凸起，在梯形槽栅侧壁产生氮化物的半极性面。
图10为图7的另一种变形，栅极区域脊形凸起的截面形状为矩形与梯形的组合。在矩形侧面产生非极性面，而在梯形槽栅侧壁产生氮化物的半极性面。图11为图7另一种变形，栅极区域脊形凸起的截面形状为半圆形，侧壁由非极性面逐渐过渡成半极性面乃至极性面。图12为图7的另一种变形，栅极区域脊形凸起的截面形状为U形，侧壁由非极性面逐渐过渡成半极性面乃至极性面。请参见图13，图13是本发明第三实施方式下的增强型半导体器件结构示意图。如图所示，该增强型半导体器件为制作在一衬底(图中未示出)上的外延多层结构，图示中的断线表示该外延多层结构下方的衬底具有多种可能的结构。所述衬底的材料可以为蓝宝石、碳化硅、硅、铌酸锂、SOI、氮化镓和氮化铝等。该衬 底上也可以包含沉积氮化物半导体器件所需的其他准备层，比如氮化物成核层和/或氮化物缓冲层等，其中氮化物成核层的材质比如是氮化铝、氮化镓、铝镓氮等，氮化物缓冲层的材质比如是铝镓氮等。所述外延多层结构从衬底方向依次为氮化物沟道层4、氮化物势垒层5、氮化物冒层9，以及定义在该外延多层结构上的栅极区和位于栅极区两侧的两个欧姆接触区，其中栅极区用来沉积栅极8，两个欧姆接触区则用来沉积源极6和漏极7。与第一实施方式和第二实施方式不同的是，本实施方式中，在氮化物势垒层5上形成了氮化物冒层9，该氮化物冒层9可以为氮化镓等材质。栅极8形成于该氮化物冒层9上。请参见图14，图14是本发明第四实施方式下的增强型半导体器件结构示意图。如图所示，该增强型半导体器件为制作在一衬底(图中未示出)上的外延多层结构，图示中的断线表示该外延多层结构下方的衬底具有多种可能的结构。所述衬底的材料可以为蓝宝石、碳化硅、硅、铌酸锂、SOI、氮化镓和氮化铝等。该衬底上也可以包含沉积氮化物半导体器件所需的其他准备层，比如氮化物成核层和/或氮化物缓冲层等，其中氮化物成核层的材质比如是氮化铝、氮化镓、铝镓氮等，氮化物缓冲层的材质比如是铝镓氮等。所述外延多层结构从衬底方向依次为氮化物沟道层4、氮化物势垒层5、氮化物冒层9、介质层10，以及定义在该外延多层结构上的栅极区和位于栅极区两侧的两个欧姆接触区，其中栅极区用来沉积栅极8，两个欧姆接触区则用来沉积源极6和漏极7。与上述几种实施方式不同的是，本实施方式中，在氮化物势垒层5上不仅形成了氮化物冒层9，还在该氮化物冒层9上进一步沉积一层介质层10，其中该氮化物冒层9可以为氮化镓等材质，该介质层10的选择可以包含以下一种或多种介质，如SiN、SiCN、Si02、SiAIN、A1203、A10N、SiON和HfO2等，介质层10的生长方式可以是原位生长，也可以是通过ALD、CVD、MBE、PECVD或LPCVD等方法制备。栅极8形成于该介质层10上。请参见图15，图15是本发明第五实施方式下的增强型半导体器件结构示意图。如图所示，该增强型半导体器件为制作在一衬底(图中未示出)上的外延多层结构，图示中的断线表示该外延多层结构下方的衬底具有多种可能的结构。所述衬底的材料可以为蓝宝石、碳化硅、硅、铌酸锂、SOI、氮化镓和氮化铝等。该衬底上也可以包含沉积氮化物半导体器件所需的其他准备层，比如氮化物成核层和/或氮化物缓冲层等，其中氮化物成核层的材质比如是氮化铝、氮化镓、铝镓氮等，氮化物缓冲层的材质比如是铝镓氮等。所述外延多层结构从衬底方向依次为氮化物沟道层4、氮化物势垒层5、氮化物冒层9、介质层10，以及定义在该外延多层结构上的栅极区和位于栅极区两侧的两个欧姆接触区，其中栅极区用来沉积栅极8，两个欧姆接触区则用来沉积源极6和漏极7。与第四实施方式不同的是，本实施方式中，把栅极区域的介质层10去掉，使栅极8与氮化物冒层9接触，以此形成具有肖特基接触的栅极8。 综上所述，本发明提出了一种新型增强型半导体器件结构。该增强型半导体器件利用氮化物晶体的自发极化效应和压电效应，在氮化物沟道层上制作脊形凸起，从而形成与极性面方向不一致的非极性面或半极性面，从而使得沟道里的二维电子气被中断，以此达到控制零栅压时的载流子浓度。由于本发明的增强型半导体器件在制作时不需要对势垒层做等离子刻蚀，避免了有源区的损伤带来的器件性能下降，比如说低电流密度或者电流崩塌等效应。另外，也不需要用到引入Mg原子实现p型氮化物，避免了对MOCVD或者MBE腔体的污染。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种增强型半导体器件，该增强型半导体器件为形成在一村底上的外延多层结构，其特征在于 所述外延多层结构从衬底方向依次包括氮化物沟道层和氮化物势垒层；所述外延多层结构中设有脊形凸起；脊形凸起处存在氮化物的非极性面或半极性面，至少有部分ニ维电子气是中断的；在该外延多层结构中的脊形凸起处上定义有栅极区域和分别位于上述栅极区域两侧的两处欧姆接触区域； 位于上述栅极区域的栅电极； 位于上述两处欧姆接触区域的源电极和漏电极。
2.如权利要求I所述的增强型半导体器件，其特征在于进ー步包括介质层，形成于所述氮化物势鱼层上。
3.如权利要求2所述的增强型半导体器件，其特征在于所述介质层为SiN、SiCN,SiO2, SiAlN, A1203> AlON, SiON, HfO2 中的一种或多种的组合。
4.如权利要求I或2所述的增强型半导体器件，其特征在于所述外延多层结构还包括形成于氮化物势垒层上的氮化物冒层，所述氮化物冒层为氮化镓或铝镓氮。
5.如权利要求I或2所述的增强型半导体器件，其特征在于氮化物势垒层和氮化物沟道层之间设有氮化铝中间层。
6.如权利要求I或2所述的增强型半导体器件，其特征在于所述脊形凸起的截面形状可以是矩形、三角形、梯形、锯齿形、多边形、半圆形、U形中的ー种或几种图形的组合。
7.如权利要求I所述的增强型半导体器件，其特征在于所述衬底上进ー步包括氮化物成核层和/或氮化物缓冲层。
8.如权利要求I所述的增强型半导体器件，其特征在于所述衬底为蓝宝石、碳化硅、硅、铌酸锂、SOI、氮化镓和氮化铝中的ー种。
全文摘要
本发明提出了一种新型的增强型半导体器件。该增强型半导体器件利用了氮化物晶体中的自发极化效应和压电效应在<0002>方向最强，而在其他的非极性方向和半极性方向没有或者极弱的特性。在外延多层结构中设置脊形凸起，脊形凸起处存在氮化物的非极性面或半极性面，从而使得沟道里的二维电子气中断。当栅极电压提高时，在沟道中形成导电沟道，从而实现增强型操作。
文档编号H01L29/06GK102856355SQ20121032328
公开日2013年1月2日 申请日期2012年9月4日 优先权日2012年9月4日
发明者程凯 申请人:程凯