专利名称：含有TiSiN材料层的相变存储单元及其制备方法
技术领域：
本发明属于微电子技术领域，涉及一种低功耗相变存储单元及其制备方法，特别是涉及一种含有TiSiN材料层的相变存储单元及其制备方法。
背景技术：
相变存储器技术是基于Ovshinsky在20世纪60年代末(Phys. Rev. Lett. , 21,1450 1453，1968)70 年代初(Appl. Phys. Lett. , 18，254 257，1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材的研究热点也就围绕其器件工艺展开器件的物理机制研究，包括如何减小器件料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以 实现信息的写入、擦除和读出操作。相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。相变存储器的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲信号擦操作(RESET)，当加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后，再经过快速冷却从而实现相变材料多晶态到非晶态的转换，即“I”态到“O”态的转换；写操作(SET)，当施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换，即“O”态到“I”态的转换；读操作，当加一个对相变材料的状态不会产生影响的很弱的脉冲信号后，通过测量器件单元的电阻值来读取它的状态。人们对降低器件功耗做了许多工作，包括提出各种改良结构，像环形电极(Ahn，
S.J. et al. ，Highly reliable 50nm contact cell technology for 256Mb PRAM,Symposium on VLSI Technology, 2005. page 98-99)，或者通过相变材料和加热电极的横向电极尺度控制在同一纳米区域范围；如生长直径和高度可以控制在50 nm左右相变纳米点；如相变材料中填充绝缘绝热材料或者直接做成环形相变材料结构；如通过绝热层的排挤发生相变区域的尺寸大约在2到200nm范围；或者直接把相变材料层做成形成两头粗、中间细的形状，可以通过不同腐蚀速率腐蚀液腐蚀上下电极和合金；还有可以制作出“倒塔”型纳米级相变存储单元凹孔阵列倒塔内可填充相变材料和电极材料；或者采用横向器件结构，在碳纳米管上沉积相变材料，横向直径可以控制在IOOnm ;或者添加如加热层材料为Zr02，HfO2, Ta2O5, Ti02、Ti的保温层，这些工作有效地降低了器件操作的功耗。NXP-TSMC 发表的文献“Phase change memory line concept for embeddedmemory applications”中提到了刀片结构，同时中科院微系统所的一件专利(一种制备相变存储器纳米加热电极的方法)也提到通过微纳米加工技术制备，实现了利用较大的纳米加热电极的基础上制备小孔洞的制备方法。但是各个研究中没有提到利用离子束注硅的方法，使TiN电极成为TiSiN，通过控制硅的注入计量控制TiSiN材料层的厚度，通过TiSiN高电阻的过渡层，使得相变材料有效操作区域靠近电极，有效操作区域减小，提高加热效率的同时，减低操作电流，尤其减小了多晶向非晶转化使得操作电流，实现IDlR高密度集成与减小器件功耗。鉴于此，有必要设计一种有TiSiN材料的新的相变存储器单元结构以实现器件低功耗，高密度和高稳定性。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种含有TiSiN材料层的相变存储单元及其制备方法，用于解决现有技术中相变存储单元功耗高、热稳定性差、相变速度慢的问题。为实现上述目的及其他相关目的，本发明提供一种含有TiSiN材料层的相变存储 单元及其制备方法。本发明的相变存储单元具有高数据保持力，高速低功耗的特点。本发明采用如下技术方案，一种相变存储单元，其包括相变材料层和位于其下方的下电极，所述相变材料层和下电极之间由一 TiSiN材料层连接。可选地，所述下电极包括一底部和一与该底部连接的片状侧部，所述片状侧部垂直于所述底部，形成刀片结构，所述片状侧部的顶端与所述TiSiN材料层接触。可选地，所述片状侧部的厚度范围是5 40 nm。可选地，所述相变材料为GeSbTe, GeTe, SbTe, AsSbTe, SbTe, GeBiTe, SnSbTe,InSbTe和GaSbTe中的任意一种。可选地，所述相变材料为GeiSbjTek,其中0〈i, j, k〈l ;i+j+k=l。可选地，所述TiSiN材料层的电导率小于所述相变材料的电导率。可选地，所述TiSiN材料层的热导率小于所述相变材料的热导率。可选地，所述下电极的材料为TiN、W、Ta或Pt中的任意一种。本发明还提供一种相变存储单元的制备方法，该方法包括以下步骤I)提供一基底，该基底包括金属层及覆盖于所述金属层上的绝缘层；2)刻蚀所述绝缘层直至所述金属层，在所述基底上形成直达所述金属层的绝缘凹槽；3)然后沉积加热金属材料，使其覆盖所述绝缘层和绝缘凹槽的表面；4)去除所述绝缘凹槽内一侧的部分加热金属材料；沉积介质材料,填满所述绝缘凹槽，然后进行抛光去除所述绝缘凹槽外和所述绝缘层上的加热金属材料和介质材料，所述绝缘凹槽内剩余的加热金属材料形成下电极；所述下电极包括一底部和与该底部连接的一片状侧部，形成刀片结构；5)在所述下电极的顶端形成一 TiSiN材料层；6)在所述步骤5)形成的结构上沉积相变材料层，然后在所述相变材料层上制备出上电极。可选地，于所述步骤6)中，在沉积相变材料层之后，还包括一退火过程。可选地，所述下电极的材料为TiN，并且于所述步骤5)中，通过在所述下电极顶端进行离子束注硅的方法得到TiSiN材料层。可选地，所述下电极的材料为TiN、W、Ta或Pt中的任意一种，并且于所述步骤5)中，采用镀膜工艺在所述下电极的顶端形成TiSiN材料层。可选地，所述相变材料层为蘑菇型、限制型或直线型。如上所述，本发明的含有TiSiN材料层的相变存储单元及其制备方法，具有以下有益效果第一，在与CMOS工艺兼容的基础上，通过退火增加电极的晶粒尺寸来增加其电导率，同时可减小各个界面间的接触电阻，从而减小整体器件电阻；第二，在底电极的顶端想成TiSiN材料层，通过控制硅的注入计量控制TiSiN材料层的厚度，通过TiSiN高电阻的过渡层，使得相变材料有效操作区域靠近电极，有效操作区域减小，提高加热效率的同时，减低操作电流，尤其减小了多晶向非晶转化时的操作电流，对实现IDlR高密度集成与减小器件功耗非常有利；第三，有效操作区域减小降低功耗，也可以减小器件操作对周围存储单元的串扰，从而提高器件密度；第四，有效操作区域减小降低功耗，减小了多晶向非晶转化造成成分偏析的程度，可有效地提升器件良率和读写次数，第四，该电极优化结构不仅适用 于现有的蘑菇型相变材料层结构，也同样适用于限制型优化结构和直线结构。
图I显示为本发明的相变存储单元在位线方向的剖面示意图。图2显示为本发明的相变存储单元在字线方向的剖面示意图。图3显示为本发明的相变存储单元的制备方法中基底的剖面示意图。图4显示为本发明的相变存储单元的制备方法在步骤2中所呈现的结构示意图。图5显示为本发明的相变存储单元的制备方法在步骤3中所呈现的结构示意图。8显示为本发明的相变存储单元的制备方法在步骤4中所呈现的结构示意图。图 Γ图10显示为本发明的相变存储单元的制备方法在步骤5中所呈现的结构示意图。图11显示为本发明的显示为本发明的相变存储单元的制备方法在步骤6中所呈现的结构示意图。图12显示为不含有TiSiN材料层的相变存储单元在进行RESET操作时的有效操作区域。图13显示为本发明的含有TiSiN材料层的相变存储单元在进行RESET操作时的有效操作区域。图14显示为本发明的相变存储单元在相变材料层为限制型结构时的剖面示意图。图15显示为本发明的相变存储单元在相变材料层为直线型结构时的剖面示意图。元件标号说明I 基底11绝缘层12金属层
2绝缘凹槽3加热金属材料4介质材料5下电极51 底部52片状侧部
6TiSiN 材料层7相变材料层8上电极9有效操作区域
具体实施例方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图f图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例请参阅图1，显示为本发明的含有TiSiN材料层的相变存储单元在字线方向的剖面示意图，如图所示，本发明提供一种相变存储单元，其包括相变材料层7和位于其下方的下电极5，所述相变材料层7和下电极5之间由一 TiSiN材料层6连接。所述相变存储单元还包括位于所述下电极5下方并与其接触的金属层12、位于所述相变材料层7上方并与其接触的上电极。所述金属层12、下电极5和TiSiN材料层6的周围被绝缘层11和介质材料4所填充。图2显示为本发明的相变存储单元在字线方向的剖面示意图。具体的，所述下电极5包括一底部51和一与该底部连接的片状侧部52，所述片状侧部52垂直于所述底部51，形成刀片结构，所述片状侧部的顶端与所述TiSiN材料层7接触。所述金属层12的材料为W、TiN、Ta、Pt或其它金属材料，本实施例中，所述金属层12优选为W栓。所述下电极5的片状侧部52的厚度范围是5 40 nm,本实施中其厚度优选为10nm。所述相变材料为 GeSbTe、GeTe、SbTe、AsSbTe、SbTe、GeBiTe、SnSbTe、InSbTe 和 GaSbTe中的任意一种，本实例中，所述相变材料优选为GeiSbjTek,其中0〈i，j, k〈l ;i+j+k=l。所述TiSiN材料层7的电导率小于所述相变材料的电导率。所述TiSiN材料层7的热导率小于所述相变材料的热导率。所述下电极5的材料为TiN、W、Ta、Pt或其它良导体。本发明还提供一种相变存储单元的制作方法，该方法包括以下步骤步骤I,请参阅3,如图所示,提供一基底I,该基底包括金属层12及覆盖于所述金属层12上的绝缘层11。具体的，所述金属层12的材料为W、TiN、Ta、Pt或其它金属材料，本实施例中，所述金属层12优选为W栓。步骤2，请参阅图4，如图所示，采用电子束刻蚀技术或者其他刻蚀技术，刻蚀所述绝缘层11直至所述金属层12，在所述基底I上形成直达所述金属层12的绝缘凹槽2。具体的，所述绝缘凹槽2为方形，但不限于方形。本实施例中，方形绝缘凹槽的尺寸为 60 X 60 nm。步骤3，请参阅图5，如图所示，采用PVD、ALD或CVD法沉积加热金属材料3，使其覆盖所述绝缘层11和绝缘凹槽2的表面。步骤4，请参阅8，如图6所示，采用涂胶、光刻、显影、刻蚀、及去胶操作去除所述绝缘凹槽2内一侧部分的加热金属材料3 ;如图7所示，采用ALD或CVD法沉积介质材料4，填满所述绝缘凹槽2 ;如图8所示，然后采用CMP或其他抛光工艺去除所述绝缘凹槽2外和所述绝缘层11上的加热金属材料3和介质材料4，所述绝缘凹槽2内剩余的加热金属材料形成下电极5。·具体的，所述下电极5包括一底部51和一与该底部连接的片状侧部52，所述片状侧部52垂直于所述底部51，形成刀片结构。所述下电极的材料为TiN、W、Ta、Pt或其它良导体。所述下电极5的片状侧部52的厚度范围是5 40 nm，本实施中其厚度优选为10 nm。步骤5，请参阅图扩图10，如图10所示，在所述下电极5的顶端形成TiSiN材料层6。本实施例中，所述下电极5的材料为TiN，在其顶端进行离子束注硅，形成TiSiN材料层6，具体的，通过控制硅的注入剂量控制所述TiSiN材料层6的厚度。在另一实施例中，所述下电极的材料为TiN、W、Ta、Pt或其它良导体，采用ALD、PVD、CVD等镀膜工艺在所述下电极的顶端形成TiSiN材料层6。由于TiSiN材料层6的高电阻率作用，使得相变材料的有效操作区域靠近下电极，并且有效操作区域减小。步骤6，请参阅图11，如图所示，采用PVD、ALD或CVD法在所述步骤5形成的结构上沉积相变材料层7，然后采用PVD、ALD或CVD法在所述相变材料层7上制备出上电极8。具体的，在沉积相变材料层7之后还包括一退火过程，退火温度为20(Γ400 V，退火时间为2飞分钟。通过退火能够增加下电极的晶粒尺寸，从而增加其电导率，同时可减小各个界面间的接触电阻，从而减小整体器件的电阻。具体的，所述相变材料为GeSbTe、GeTe、SbTe、AsSbTe、SbTe、GeBiTe、SnSbTe、InSbTe和GaSbTe中的任意一种，本实施例中，所述相变材料优选为GeiSbjTek,其中0〈i，j,k〈l ;i+j+k=l。所述TiSiN材料层7的电导率小于所述相变材料的电导率。所述TiSiN材料层7的热导率小于所述相变材料的热导率。请参阅图12 图13，如图12所示，显示为不含有TiSiN材料层的相变存储单元在进行RESET操作时的有效操作区域。如图13所示，显示为本发明的含有TiSiN材料层的相变存储单元在进行RESET操作时的有效操作区域。通过TiSiN高电阻的过渡层，使得相变材料有效操作区域靠近电极，有效操作区域减小，提高加热效率的同时，减低操作电流，尤其减小了多晶向非晶转化使用的操作电流。有效操作区域的减小不仅降低功耗，也可以减小器件操作对周围存储单元的串扰，从而提高器件密度，还可以减小多晶向非晶转化造成成分偏析的程度，可有效地提升器件良率和读写次数。本实施例中，所述相变材料层7为传统蘑菇结构，在其他实施例中，所述相变材料层7也可以为限制型(如图14所示)或直线型(如图15所示)，其制备方法为本领域的熟知技术，在此不再赘述。图14 图15中示意出了限制性结构相变存储单元和直线型结构相变存储单元在进行RESET操作时的有效操作区域。综上所述，本发明的含有TiSiN材料层的相变存储单元及其制备方法通过通过退火增加电极的晶粒尺寸来增加其电导率，同时可减小各个界面间的接触电阻，从而减小整体器件电阻，并通过TiSiN高电阻的过渡层，使得相变材料有效操作区域靠近电极，有效操作区域减小，提高加热效率的同时，减低操作电流，尤其减小了多晶向非晶转化时的操作电流。本发明的含有TiSiN材料层的相变存储单元应用于相变存储器可具有低功耗、高密度和高稳定性的特点，是一种可实现对信息的写入、擦除和读出功能的非易失性半导体存储器。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟 悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
权利要求
1.一种含有TiSiN材料层的相变存储单元，其包括相变材料层和位于其下方的下电极，其特征在于所述相变材料层和下电极之间由一 TiSiN材料层连接。
2.根据权利要求I所述的含有TiSiN材料层的相变存储单元，其特征在于所述下电极包括一底部和一与该底部连接的片状侧部，所述片状侧部垂直于所述底部，形成刀片结构，所述片状侧部的顶端与所述TiSiN材料层接触。
3.根据权利要求2所述的含有TiSiN材料层的相变存储单元，其特征在于所述片状侧部的厚度范围是5 40 nm。
4.根据权利要求I所述的含有TiSiN材料层的相变存储单元，其特征在于所述相变材料为 GeSbTe、GeTe、SbTe、AsSbTe、SbTe、GeBiTe、SnSbTe、InSbTe 和 GaSbTe 中的任意一种。
5.根据权利要求I所述的含有TiSiN材料层的相变存储单元，其特征在于所述相变材料为 GeiSbjTek,其中 0〈i，j，k〈l ;i+j+k=l。
6.根据权利要求I所述的含有TiSiN材料层的相变存储单元，其特征在于所述TiSiN材料层的电导率小于所述相变材料的电导率。
7.根据权利要求I所述的含有TiSiN材料层的相变存储单元，其特征在于所述TiSiN材料层的热导率小于所述相变材料的热导率。
8.根据权利要求I所述的含有TiSiN材料层的相变存储单元，其特征在于所述下电极的材料为TiN、W、Ta或Pt中的任意一种。
9.一种含有TiSiN材料层的相变存储单元的制备方法，其特征在于，该方法包括以下步骤 1)提供一基底，该基底包括金属层及覆盖于所述金属层上的绝缘层； 2)刻蚀所述绝缘层直至所述金属层，在所述基底上形成直达所述金属层的绝缘凹槽； 3)然后沉积加热金属材料，使其覆盖所述绝缘层和绝缘凹槽的表面； 4 )去除所述绝缘凹槽内一侧的部分加热金属材料；沉积介质材料，填满所述绝缘凹槽，然后进行抛光去除所述绝缘凹槽外和所述绝缘层上的加热金属材料和介质材料，所述绝缘凹槽内剩余的加热金属材料形成下电极；该下电极包括一底部和与该底部连接的一片状侧部，形成刀片结构； 5)在所述下电极的顶端形成一TiSiN材料层； 6)在所述步骤5)形成的结构上沉积相变材料层，然后在所述相变材料层上制备出上电极。
10.根据权利要求9所述的含有TiSiN材料层的相变存储单元的制备方法，其特征在于于所述步骤6)中，在沉积相变材料层之后，还包括一退火过程。
11.根据权利要求9所述的含有TiSiN材料层的相变存储单元的制备方法，其特征在于所述下电极的材料为TiN，并且于所述步骤5)中，通过在所述下电极顶端进行离子束注硅的方法得到TiSiN材料层。
12.根据权利要求9所述的含有TiSiN材料层的相变存储单元的制备方法，其特征在于所述下电极的材料为TiN、W、Ta或Pt中的任意一种，并且于所述步骤5)中，采用镀膜工艺在所述下电极的顶端形成TiSiN材料层。
13.根据权利要求9所述的含有TiSiN材料层的相变存储单元的制备方法，其特征在于所述相变材料层 为蘑菇型、限制型或直线型。
全文摘要
本发明提供一种含有TiSiN材料层的相变存储单元及其制备方法，所述相变存储单元包括相变材料层和位于其下方的下电极，所述相变材料层和下电极之间由一TiSiN材料层连接，所述下电极包括一底部和一与该底部连接的片状侧部，所述片状侧部垂直于所述底部，形成刀片结构，所述片状侧部的顶端与所述TiSiN材料层接触。本发明采用退火增加电极晶粒尺寸从而降低整体器件电阻，并在所述下电极顶端形成TiSiN材料层从而减小有效操作区域。将本发明的相变存储单元应用于相变存储器中，具有低功耗、高密集度和高数据保持能力的优点。
文档编号H01L45/00GK102832342SQ20121034294
公开日2012年12月19日 申请日期2012年9月14日 优先权日2012年9月14日
发明者宋志棠, 龚岳峰, 饶峰, 刘波, 亢勇, 陈邦明 申请人:中国科学院上海微系统与信息技术研究所