高电子迁移率晶体管及其制造方法
【专利摘要】本发明提供了一种高电子迁移率晶体管及其制造方法。该高电子迁移率晶体管的制造方法包括：在衬底上形成半导体层；在半导体层中形成凹槽；在凹槽底部形成介质层；在半导体层的表面上形成源极和漏极；以及在介质层上形成栅极。通过以上方法可以降低沟道中二维电子气的浓度，提高高电子迁移率晶体管正向阈值电压，并增强器件对噪声的抗干扰能力。
【专利说明】高电子迁移率晶体管及其制造方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，更具体地涉及一种高电子迁移率晶体管的制造方法。
【背景技术】
[0002]传统的硅工艺，已经逐渐达到物理极限。由于衬底漏电流较大，因此在高功率和高频率电路中，宽禁带半导体材料更优于传统硅工艺制造的半导体。氮化镓作为第三代半导体材料，具有禁带宽度大、击穿电压高、电子饱和迁移率高、介电常数小、抗辐射能力强和良好的化学稳定性等特点，在光显示、存储、探测以及高温高频电路中应用广泛。而氮化镓(GaN)和氮化铝镓(AlGaN)界面异质结中产生的二维电子气(2DEG)对于高电子迁移率晶体管(HEMT)的制作有着先天的优势。但氮化镓单晶生长条件苛刻，制备极其困难。至今，AlGaN/GaN外延材料的生长仍是GaN器件领域研究的核心，其中，衬底材料主要为碳化硅(SiC)、蓝宝石(sapphire/Al203)和娃(Si)。
[0003]目前，大部分的对于具有AlGaN/GaN异质结的HEMT的研究致力于耗尽型器件。在AlGaN/GaN异质结沟道处自然形成的2DEG，在不做任何处理的情况下，需要加负的栅极电压才能将2DEG耗尽从而夹断导电沟道，此为耗尽型高电子迁移率晶体管(HEMT)器件的典型特征。但是，在数字电路、高压开关等领域，经常需要使用增强型器件，即，零栅压时关断的高电子迁移率晶体管(HEMT)器件。同时，采用增强型器件的电路，其安全性较采用耗尽型器件的更高，因此，增强型高电子迁移率晶体管(HEMT)器件的研制越来越受到重视。
[0004]国际上，在实现增强型高电子迁移率晶体管(HEMT)上做出了很多努力并取得了一定成效。例如，利用槽栅技术成功研制增强型高电子迁移率晶体管(HEMT)器件；利用氟基等离子体轰击栅下区域，实现阈值电压的提升；引入MIS/M0S结构、氧等离子体轰击、添加帽层、无极化效应的异质结设计等，在实现增强型器件成果方面，取得了一定效果。
[0005]虽然实现增强型器件的方法呈多样化趋势，归纳起来，主要为槽栅结构和等离子体注入两种。在器件性能上，主要还存在如下缺点:1、正向阈值电压普遍不高，目前只有金属-绝缘体-半导体(MIS,metal-1nsulator-semiconductor)结构的运用可将正向阈值电压提升至2V以上；2、材料损失不可避免，在栅下刻槽或等离子注入技术处理之后，即使是经过退火处理，器件性能依然会受到影响；3、器件尺寸较大，短沟道器件实现难度大；4、器件稳定性不高，在温度较高的环境下使用还没有得到有效的验证。
[0006]因此，需要一种能够提高高电子迁移率晶体管(HEMT)正向阈值电压的方法。
【发明内容】
[0007]为了解决常规高电子迁移率晶体管(HEMT)器件在不加电压下自然导通的问题，提供了一种高电子迁移率晶体管的制造方法，包括:在衬底上形成半导体层；在半导体层中形成凹槽；在凹槽底部形成介质层；在凹槽两侧的半导体层的表面上分别形成源极和漏极；以及在介质层上形成栅极。[0008]根据本发明的另一方面，提供了一种高电子迁移率晶体管，包括:衬底；在所述衬底上形成的半导体层，其中，所述半导体层中具有凹槽；位于在所述凹槽底部的介质层；位于所述介质层上方的栅极；以及在所述半导体层上位于所述栅极两侧的源极和漏极。
[0009]本发明与现有技术相比具有如下优点:
[0010]1.根据本发明提出的方法，通过使用与AlGaN极化效应相反的材料，例如InGaN、InAlN或InN等，以抵消在AlGaN/GaN异质结处产生的二维电子气的浓度，提高正向阈值电压。
[0011]2.本发明中使用的槽栅工艺以降低AlGaN层的厚度，缩短栅极金属与二维电子气的距离，从而利于栅极电压对沟道进行控制。同时，AlGaN层厚度的降低还可降低沟道中二维电子气(2DEG)的浓度。
[0012]3.本发明使用类似于金属-绝缘体-半导体(MIS，metal-1nsulator-semiconductor)的结构来控制栅压，可实现正向阈值电压的大幅度提高，增强器件对噪声的抗干扰能力。
【专利附图】
【附图说明】
[0013]参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
[0014]图1是根据本发明的高电子迁移率晶体管的制造方法的流程图；以及
[0015]图2-图8是使用图1所示的方法制造的根据本发明的高电子迁移率晶体管在各个阶段形成的中间结构的剖面图。
【具体实施方式】
[0016]下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
[0017]下面参照图1，示出了根据本发明实施例的高电子迁移率晶体管的制造方法的流程图。提供了一种高电子迁移率晶体管的制造方法，包括:
[0018]步骤S102，在衬底上形成半导体层；
[0019]步骤S104，在半导体层中形成凹槽；
[0020]步骤S106，在凹槽底部形成介质层；
[0021]步骤S108，在凹槽两侧的半导体层的表面上分别形成源极和漏极；以及
[0022]步骤S110，在介质层上形成栅极。
[0023]以下参照图2至图8，进一步示出了使用图1所示的方法制造的根据本发明的高电子迁移率晶体管在各个阶段形成的中间结构的剖面图。
[0024]如图2所示，提供了一种根据本发明的方法制造器件所需的GaN-on-Si外延片剖面结构示意图。图2中，高电子迁移率晶体管(HEMT)器件基础材料，包括:衬底I和半导体层。半导体层进一步包括缓冲层2、GaN层3、AlGaN层5、以及在GaN层3与AlGaN层5之间的二维电子气沟道层4。在本实施例中，衬底I的材料可以是蓝宝石、硅、碳化硅和氮化镓中的一种。
[0025]可以在GaN层3与AlGaN层5之间的二维电子气沟道层4处插入AlN层(图中未示出)。该AlN层的厚度在0.1nm-1Onm之间。
[0026]如图3所示，利用SiCl4等离子体ICP-RIE干法刻蚀AlGaN层5，形成栅极区域的凹槽6，凹槽6的深度不超过AlGaN层5的厚度，保留一部分AlGaN以免使2DEG消失，其中所保留的AlGaN厚度至少在3nm以上。
[0027]如图4所示，在形成凹槽6之后，对具有凹槽的AlGaN层5执行金属有机化合物化学气相淀积(M0CVD)，以在其上外延介质层7。该介质层的材料可以为与AlGaN极化效应相反的材料，例如InN或InXN，其中，X为除In之外的其他第III族元素。介质层的厚度不超过凹槽的深度。
[0028]如图5所示，在介质层7上涂上光刻胶，在曝光、显影和去胶的步骤之后留下凹槽区域的光刻胶，利用干法刻蚀去除凹槽区域外的介质层，然后在N2中进行退火，以修复损伤。在去除凹槽以外介质层之后，再次涂抹光刻胶，通过曝光、显影和去胶的步骤保证AlGaN层5上的工作区域所对应的位置受到光刻胶保护。对工作区被光刻胶保护的半导体层执行Cl基ICP-RIE干法刻蚀，直至GaN层，以实现器件的台面隔离。然后，在N2中执行退火，以修复刻蚀带来的损伤。
[0029]如图6所示，在实现了台面隔离的AlGaN层5上涂上光刻胶，经曝光、显影和去胶的步骤之后露出源极区域和漏极区域，该源极区域和漏极区域位于凹槽的两端。在源极区域和漏极区域上沉积金属。具体地，可以在源极区域和漏极区域处依次沉积T1、Al、Mo和Au，或者依次沉积T1、Al、Ni和Au。去除多余光刻胶，在N2环境中以700-900° C的温度退火30s，以实现欧姆接触，从而形成源极8和漏极9。
[0030]如图7所示，在形成了源极8和漏极9的AlGaN层5上，涂上光刻胶，曝光、显影和去胶的步骤之后露出栅极区域。在该栅极区域上沉积金属Ni或Au，以实现肖特基接触，从而形成栅极10。在本发明中，栅极与漏极之间的距离大于源极与漏极之间的距离。
[0031]如图8所示，在形成了源极8、漏极9和栅极10的AlGaN层5上，沉积钝化层11，以实现表面钝化。该钝化层11的材料可以是SiO2或Si3N4。
[0032]在本发明的另一实施例中，提供了一种高电子迁移率晶体管。参见图8，该高电子迁移率晶体管包括:衬底I;在所述衬底I上形成的半导体层，其中，所述半导体层中具有凹槽；位于在所述凹槽底部的介质层7 ;位于所述介质层7上方的栅极10 ;以及在所述半导体层上位于所述栅极10两侧的源极8和漏极9。
[0033]具体地，该半导体层包括:缓冲层2、GaN层3、AlGaN层5、以及在GaN层3与AlGaN层5之间的二维电子气沟道层4。二维电子气沟道层4是由GaN与AlGaN组成的异质结，并且AlGaN层5位于二维电子气沟道层4的上方，以及GaN层3在二维电子气沟道层4的下方。
[0034]在AlGaN层5中形成凹槽，并且凹槽的深度不超过AlGaN层5的厚度。在凹槽以下至少保留3nm厚的AlGaN层5，以防止2DEG消失。
[0035]介质层的材料可以为与AlGaN极化效应相反的材料，例如InN或InXN，其中，X为除In之外的其他第III族元素。介质层的厚度不超过凹槽的深度。[0036]在另一实施例中，在形成有源极8、栅极10和漏极9的半导体表面上还可以形成有钝化层11。该钝化层11的材料可以是SiO2或Si3N4。
[0037]根据本发明的高电子迁移率晶体管及其制造方法，通过在AlGaN层上刻蚀凹槽，在凹槽处，生长一薄层介质层，该介质层的材料可以是InN或者InXN，其中，X为其他第III族元素，如Ga，Al等。该介质层的作用在于抵消AlGaN层的极化效应，在优选的情况下该介质层可以产生正极化效应，从而减少在AlGaN/GaN界面处的二维电子气浓度。从而在界面处产生空穴，从而实现正阈值电压。在OV偏压下，器件处于关断状态，当外加一定正向偏压时，则器件导通。
[0038]应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
[0039]本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
【权利要求】
1.一种高电子迁移率晶体管的制造方法，包括: 在衬底上形成半导体层； 在所述半导体层中形成凹槽； 在所述凹槽底部形成介质层； 在所述凹槽两侧的所述半导体层的表面上分别形成源极和漏极；以及 在所述介质层上形成栅极。
2.根据权利要求1所述的方法，其中，所述半导体层包括缓冲层、GaN层、AlGaN层和二维电子气沟道层，其中，所述二维电子气沟道层在所述GaN层与所述AlGaN层之间，所述二维电子气沟道层是由GaN与AlGaN组成的异质结，并且所述AlGaN层位于所述二维电子气沟道层的上方，以及所述GaN层在所述二维电子气沟道层的下方。
3.根据权利要求2所述的方法，其中，在所述AlGaN层中形成所述凹槽。
4.根据权利要求3所述的方法，其中，所述凹槽的深度小于所述AlGaN层的厚度。
5.根据权利要求3所述的方法，其中，利用SiCl4等离子体干法刻蚀所述凹槽。
6.根据权利要求1所述的方法，其中，所述介质层由与AlGaN极化效应相反的材料制成。
7.根据权利要求`6所述的方法，其中，所述介质层由InXN或InN制成，其中，X为除In之外的第III族元素。
8.根据权利要求2所述的方法，其中，所述介质层的厚度小于所述凹槽的深度。
9.根据权利要求2所述的方法，其中，在所述GaN层与所述AlGaN层之间形成AlN层。
10.根据权利要求9所述的方法，其中，所述AlN层的厚度在0.1nm-1Onm之间，包括端点值。
11.根据权利要求1所述的方法，其中，在所述介质层上形成栅极之后，所述方法还包括: 在形成有所述栅极、所述源极和所述漏极的所述介质层上形成钝化层。
12.根据权利要求11所述的方法，其中，所述钝化层由SiO2或Si3N4制成。
13.一种高电子迁移率晶体管，包括: 衬底； 在所述衬底上形成的半导体层，其中，所述半导体层中具有凹槽； 位于在所述凹槽底部的介质层； 位于所述介质层上方的栅极；以及 在所述半导体层上位于所述栅极两侧的源极和漏极。
14.根据权利要求13所述的高电子迁移率晶体管，其中，所述半导体层包括缓冲层、GaN层、AlGaN层和二维电子气沟道层，其中，所述二维电子气沟道层在所述GaN层与所述AlGaN层之间，所述二维电子气沟道层是由GaN与AlGaN组成的异质结，并且所述AlGaN层位于所述二维电子气沟道层的上方，以及所述GaN层在所述二维电子气沟道层的下方。
15.根据权利要求14所述的高电子迁移率晶体管，其中，在所述AlGaN层中形成所述凹槽。
16.根据权利要求14所述的高电子迁移率晶体管，其中，所述介质层由与AlGaN极化效应相反的材料制成。
17.根据权利要求16所述的高电子迁移率晶体管，其中，所述介质层由InXN或InN制成，其中，X为除In之外的第III族元素。
18.根据权利要求14所述的高电子迁移率晶体管， 其中，所述介质层的厚度小于所述凹槽的深度。
【文档编号】H01L21/335GK103681831SQ201210343035
【公开日】2014年3月26日 申请日期:2012年9月14日 优先权日:2012年9月14日
【发明者】包琦龙, 邓坚, 罗军, 赵超 申请人:中国科学院微电子研究所