半导体存储器件及其制造方法、半导体器件的制作方法

专利名称：：半导体存储器件及其制造方法、半导体器件的制作方法
技术领域：
：本发明涉及一种半导体存储器件、半导体器件和制造半导体存储器件的方法。具体地，本发明涉及一种其上安装了ReRAM和DRAM的半导体存储器件、半导体器件和制造半导体存储器件的方法。
背景技术：
：为了保存数据，期待用于在单个半导体芯片上安装易失性存储器和非易失性存储器的技术。例如，存在一种方法，其中，利用DRAM(动态随机存取存储器)作为缓存，将数据写入到NAND闪速存储器中。虽然已经加速了DRAM的传输速度，但是随着其容量的增加，NAND闪速存储器的传输速度降低。因此，在使用DRAM作为缓存来将数据写入到NAND闪速存储器的方法中，会产生如下问题。也就是，增加了并行写入数据的NAND闪速存储器的数目。而且，当写入数据时，会消耗更多的电力。作为用于减小速度差的非易失性存储器，写入速度比NAND闪速存储器的写入速度快的ReRAM(电阻随机存取存储器)受到了关注。例如，非专利文献I公开了当使用ReRAM作为缓存存储器并采用将暂存在ReRAM中的数据顺序地写入到NAND闪速存储器的方法时，在数据写入时的电力损耗减少97%，并且可接受的原始比特误码率变为3.6倍。DRAM和ReRAM具有相同的MM(金属-绝缘体-金属)结构。因此，可以通过使用相同的材料同时制造它们。例如，专利文献I(日本专利特开No.2008-282918(对应美国申请US2008280415A1))公开了一种结构其中，在电容元件和可变电阻元件之间，上电极和下电极中至少一个的材料是不同的而其余的材料是相同的，并且以相同的制造工艺制造。而且，专利文献2(日本专利特开No.2010-55731(对应US专利US7，995，373B2))公开了一种技术，其中，在DRAM的存储器单元阵列中，对于选定区域中的存储器单元进行成型(forming),由此该存储器单元变成非易失性存储器单元。[专利文献I]日本专利特开No.2008-282918[专利文献2]日本专利特开No.2010-55731[非专利文献I]M.Fukuda等，"3.6-TimesHigherAcceptableRawBitErrorRate,97%Lower-Power,NV-RAM&NAND-1ntegratedSolid-StateDrives(SSDs)withAdaptiveCodewordECC〃，ExtendedAbstractsofthe201OInternationalConferenceonSolidStateDevicesandMaterials(2010年关于固态器件和材料的国际信息处理会议的扩展摘要)，Tokyo,2010,ppll66-1167
发明内容上述文献中的技术具有下面的问题。在非专利文献I中，当ReRAM代替DRAM用作缓存存储器时，不能充分地降低制造成本。要讨论的情况是使用DRAM作为易失性存储器，并且什么器件将被用作非易失性存储器。根据专利文献I和2，通过使用相同的材料形成电容元件和可变电阻元件并且通过允许部分地共享制造工艺，能够使制造成本降低。然而，对于电容元件和可变电阻元件两者都不能获得足够的性能。例如，要求增加DRAM的容量。因此，在结构方面，促使绝缘膜材料具有高k，并且已经增加了MM面积。另一方面，在ReRAM中，由于MM的寄生电容防止了ReRAM性能的提高，所以必须减小其容量。在将DRAM和ReRAM安装在单个芯片上的情况下，要求一种能够充分降低制造成本同时能够充分保持电容元件和可变电阻元件两者的性能的技术。参考要在下面的实施例中使用的附图标记和符号，将说明解决问题的方式。为了使权利要求和实施例的对应关系清楚，将这些附图标记和字符加上了圆括号。然而，这些附图标记和符号不应该用来解释在权利要求中描述的本发明的技术范围。本发明的半导体存储器件包括可变电阻型存储器的可变电阻元件(I)；DRAM(动态随机存取存储器)的电容元件(101)。可变电阻型存储器的可变电阻元件(I)具有第一深度(Dl)的柱型MIM(金属-绝缘体-金属)结构。DRAM的电容元件(101)具有第二深度(D2)的柱型MM结构，第二深度(D2)比第一深度(Dl)深。本发明的半导体器件包括半导体存储器件(90，190)和信息处理电路(200)。半导体存储器件(90，190)是上述的。信息处理电路(200)使用半导体存储器件(90，190)处理信息。本发明的制造半导体存储器件的方法包括以下步骤在衬底(40)上的层间绝缘层中设置具有第一深度(Dl)的第一开口(81);在层间绝缘层中设置具有比第一深度(Dl)深的第二深度(D2)的第二开口(181);在第一开口(81)的底部和侧表面上形成可变电阻型存储器的可变电阻元件(I)的第一下电极(13)，并且在第二开口(181)的底部和侧表面上形成DRAM(动态随机存取存储器)的电容元件(101)的第二下电极(113);依次堆叠绝缘膜(84)和第二导电膜(85)，使得覆盖层间绝缘层的表面、第一下电极(13)和第二下电极(113);以及通过在除了第一开口(81)和第二开口(181)内部以及其周围之外的区域中，对层间绝缘层上的绝缘膜(84)和第二导电膜(85)进行蚀刻，在第一下电极(13)上分别形成可变电阻元件(I)的可变电阻层(12)和第一上电极(11)，以及在第二下电极(113)上分别形成电容元件(101)的绝缘膜(112)和第二上电极(111)。根据本发明，当在单个芯片上安装DRAM和可变电阻型存储器时，可以降低制造成本，同时保持电容元件和可变电阻元件的性能。图1是示出根据本发明的第一实施例的半导体存储器件的构造的实例的截面图2是示出制造根据本发明的第一实施例的半导体器件的方法的截面图3是示出制造根据本发明的第一实施例的半导体器件的方法的截面图图4是示出制造根据本发明的第一实施例的半导体器件的方法的截面图图5是示出制造根据本发明的第一实施例的半导体器件的方法的截面图图6是示出制造根据本发明的第一实施例的半导体器件的方法的截面图图7是示出制造根据本发明的第一实施例的半导体器件的方法的截面图图8是示出可变电阻存储器部的电路构造的实例的电路图9是示出图8的电路构造的具体布局的截面图10是示出根据本发明的第二实施例的半导体存储器件的构造的实例的截面图11是示出根据本发明的第三实施例的半导体存储器件的构造的实例的截面图12是示出制造根据本发明的第三实施例的半导体器件的方法的部分的截面图13是示出制造根据本发明的第三实施例的半导体器件的方法的部分的截面图；图14是示出制造根据本发明的第三实施例的半导体器件的方法的部分的截面图；和图`15是示出根据本发明的每个实施例的半导体存储器件和信息处理电路一起安装在其上的半导体器件的构造的示意图。具体实施方式现在，参考附图，将描述根据本发明的半导体存储器件、半导体器件和制造半导体存储器件的方法的实施例。第一实施例参考附图，将描述根据本发明的第一实施例的半导体存储器件。图1是示出根据本发明的第一实施例的半导体存储器件的构造的实例的截面图。该半导体存储器件包括可变电阻型存储器部90和DRAM部190。可变电阻型存储器部90包括1T1R(1晶体管I电阻)型的可变电阻型存储器单元。存储器单元包含具有柱型的MIM(金属-绝缘体-金属)结构的可变电阻元件I;和晶体管2。而且，DRAM部190包括DRAM的存储器单元。该存储器单元包含具有柱型MM结构的电容元件101;和晶体管102。然而，在图1中，在可变电阻型存储器部90中示出了一个可变电阻型存储器单元的结构，并且在DRAM部190中示出了DRAM的一个存储器单元的结构。首先，将描述可变电阻型存储器部90。在由元件隔离区40a围绕的区域中，在半导体衬底40上形成了晶体管2。晶体管2包括栅极绝缘膜23;栅极22(字线)；漏极21；源极24;和侧壁25。此外，与后面将要描述的晶体管102相比，晶体管2具有更高的耐压。这是因为与晶体管102相比将更高的电压施加到晶体管2上，并且更大的电流在晶体管2中流动。例如，通过使栅极绝缘膜23比栅极绝缘膜123厚，可以实现晶体管2的更高耐压。替代地，通过其它现有方法(例如，通过使栅极更长)，也能够实现更高耐压。利用堆叠在衬底40上的层间绝缘层覆盖晶体管2。该层间绝缘层是通过依次堆叠层间绝缘膜60，层间绝缘膜51、52、53、54和55，帽绝缘膜65，和层间绝缘膜56和57制成的。漏极21通过穿透层间绝缘膜60和层间绝缘膜51至54的接触41、第一布线42和通孔43和44而耦合到可变电阻元件I。可变电阻元件I形成在从帽绝缘膜65的表面向层间绝缘层55延伸且具有第一深度Dl和直径ΦI的第一开口81中。在第一开口81的底部上存在通孔44。而且，只要在成型中形成细丝(filament)，对直径Φ1就没有限制。从减小元件面积或寄生电容的方面考虑，优选的是直径Φ1更小。可变电阻元件I具有柱型MM结构。该MM结构包括上电极11、可变电阻层12和下电极13。该MIM结构可以具有嵌入的电极14。将下电极13形成为覆盖第一开口81的底部和内侧表面。然而，可以将下电极13形成为不完全覆盖该内侧表面。在图1的实例中，下电极13不完全覆盖该内侧表面。将可变电阻层12设置为覆盖下电极13和第一开口81的上部内表面。将上电极11设置为覆盖可变电阻层12。将嵌入电极14设置为覆盖上电极11并填充在第一开口81中。嵌入电极14通过穿透层间绝缘层56的通孔46耦合到第二布线6(例如，位线)。源极24通过穿透层间绝缘膜60、层间绝缘膜51至55、帽绝缘膜65、层间绝缘膜56的接触41a、第一布线42a和通孔43a、44a、45a和46a而耦合到公共线8(例如，地线)。利用层间绝缘膜57覆盖第二布线6和公共线8的侧表面。接下来，将描述DRAM部190。在由元件隔离区40a围绕的区域中，晶体管102形成在半导体衬底40上。晶体管102包括栅极绝缘膜123、栅极122(字线)、漏极121、源极124和侧壁125。如上所述，晶体管102的耐压低于晶体管2的耐压。利用堆叠在衬底40上的层间绝缘层覆盖晶体管102。该层间绝缘层是通过依次堆叠层间绝缘膜60，层间绝缘膜51、52、53、54和55，帽绝缘膜65，和层间绝缘膜56和57制成的。漏极121通过穿透层间绝缘膜60和层间绝缘膜51至53的接触141、第一布线142和通孔143耦合到电容元件101。电容元件101形成在具有第二深度D2和直径Φ2、从帽绝缘膜65的表面向层间绝缘层55和54延伸的第二开口181中。在第二开口181的底部上存在通孔143。然而，第二深度D2比第一深度Dl深。对于直径Φ2没有限制。它可以大于直径Φ1。替代地，它也可以与直径ΦI—样大，或者比直径ΦI小。电容元件101具有柱型MIM结构。该MM结构包括上电极111、电容绝缘膜112和下电极113。该MM结构可具有嵌入电极114。将下电极113形成为覆盖第二开口181的底部和内侧表面。然而，可以将下电极113形成为不完全覆盖该内侧表面。在图1的实例中，下电极113不完全覆盖内侧表面。将电容绝缘膜112设置为覆盖下电极113和第二开口181的上部内表面。将上电极111设置为覆盖电容绝缘膜112。将嵌入电极114设置为覆盖上电极111并填充在第二开口181中。嵌入电极114通过穿透层间绝缘层56的通孔146耦合到第二布线106(公共线)。源极124通过穿透层间绝缘膜60和层间绝缘膜51的接触141a耦合到位线108。利用层间绝缘膜52覆盖位线108的侧表面。如图1所示，衬底40的表面区域和每个层在可变电阻型存储器部90和DRAM部190两者中都扮演相同的角色。优选的是，可变电阻型存储器部90的可变电阻元件I和DRAM部190的电容元件101是使用相同的材料制成的。具体地，优选的是，使用与电阻元件101的上电极111、电容绝缘膜112和下电极113相同的材料，形成可变电阻元件I的上电极11、可变电阻层12和下电极13。通过使用相同的材料，可以同时地并且以低成本形成那些部件。上电极11和111和下电极13和113例如包含钛(Ti)、氮化钛(TiN)、铝(Al)、镍(Ni)、铜(Cu)、铜铝(CuAl)、钽(Ta)、氮化钽(TaN)、锆(Zr)、铪(Hf)、钥(Mo)、钌(Ru)、钼(Pt)等。替代地，上电极11和111和下电极13和113可以是上述材料的堆叠结构。而且，绝缘膜(可变电阻层12和电容绝缘膜112)包含氧化钛(Ti02)、氧化铁(FeO)、氧化镍(NiO)、氧化错(ZrO2)、氧化铜(CuO)、氧化铪(HfO2)、氧化钽(Ta2O5)和氧化鹤(WO)0替代地，上述绝缘膜可以包括至少包含上述氮化物或硅酸盐的单层膜或堆叠层膜。而且，钨(W)、铝(Al)和铜(Cu)可以用于接触、通孔、嵌入式电极、布线等。根据需要，可以使用具有阻挡膜(例如，Ta、TaN)的堆叠层膜。而且，优选的是，将可变电阻元件I的上电极11(的端部)和电容元件101的上电极111(的端部)设置在同一平面上。换句话说，优选的是第一开口81的上端和第二开口181的上端在一个平面内。通过将它们设置在一个平面内，可以同时形成用来分别将上电极11、111和上层中的第二布线6和106耦合的通孔46和146。接下来，将给出操作根据本发明的第一实施例的半导体存储器件的方·法的描述。将形成在可变电阻型存储器部90中的柱型MIM作为可变电阻元件I操作如下。首先，为了进行成型，通过第二布线6，使正电压施加到上电极11上，以使其具有较小的阻抗。此时，优选的是，将负载电阻(耦合到可变电阻元件I的晶体管2)耦合到可变电阻元件1，以便在电阻减小之后不会流动太大的电流。关于成型，可以通过晶体管2将正电压施加到下电极13上，来代替上电极11。根据成型操作，在夹在上电极11和下电极13之间的可变电阻层12(绝缘膜)中形成低阻抗切换路径(细丝)，用作可变电阻元件I。接下来，当从低电阻状态切换到高电阻状态时，将正电压施加到上电极11上。此时，优选的是，减小负载电阻器(晶体管2)的电阻，使得可以比成型期间的状态流动更大的电流。另一方面，当从高电阻状态切换到低电阻状态时，将正电压施加到上电极11上。此时，将比切换到高电阻状态期间的电压高的电压施加到上电极11上。而且，与成型的情况一样，优选的是将负载电阻耦合到可变电阻元件1，以便在电阻减小之后不会有太大的电流流动。另外，可以将正电压施加到下电极13，来代替上电极11。根据本实施例，形成在可变电阻型存储器部90中的柱型MM比DRAM部190中的柱型MM浅。因此，MIM的面积变得更小，并且减小了电容。结果，降低了可变电容元件I的寄生电容，实现了可变电阻型存储器的更快操作。而且，可变电阻型存储器可以是仅能够一次写入数据的ROM。另一方面，形成在DRAM部190中的柱型MM用作DRAM的电容元件101。也就是，因为累积在电容元件101中的电荷，实现了两种状态(“I”和“O”)的记录。接下来，将给出制造根据本发明的第一实施例的半导体器件的方法的描述。图2至图7是示出制造根据本发明的第一实施例的半导体器件的方法的截面图。然而，这里将说明图1的构造实例的制造方法。首先，如图2所示，在可变电阻型存储器部90和DRAM部190中，在半导体衬底40上，通过使用正常的MOSFET工艺，形成元件隔离区40a、晶体管2(栅极22、栅极绝缘膜23、源极24、漏极21和侧壁25)和晶体管102(栅极122、栅极绝缘膜123、源极124、漏极121和侧壁125)。在这点上，分别地，用于半导体衬底40的材料是P-硅(Si)，用于栅极绝缘膜23和123的材料是硅氧化物膜(SiOx)，用于栅极22和122的材料是多晶硅膜(poly-Si)，用于源极24和124以及漏极21和121的材料是η+硅(n+Si)，并且用于侧壁25和125的材料是娃氮化物膜(SiNx)。在这一点上，将栅极绝缘膜23形成为比栅极绝缘膜123厚。例如，在一次性热氧化半导体衬底40的整个表面之后，进行DRAM部190的热氧化膜的单独蚀刻，并且再次热氧化半导体衬底40的整个表面。结果，通过两次热氧化，可变电阻型存储器部90—侧上的栅极绝缘膜23变得更厚。由此，DRAM部190—侧上的栅极绝缘膜123仅被热氧化一次，而变得薄。接下来，在可变电阻型存储器部90和DRAM部190中，在其上部依次堆叠层间绝缘膜60、层间绝缘膜51、52、53、54和55和帽绝缘膜65。此时，使用PR(光致抗蚀剂)工艺和干蚀刻工艺，在层间绝缘膜60和层间绝缘膜51中，在漏极21和源极24上形成接触41和41a。而且，在漏极121和源极124上形成接触141和141a。此外，在层间绝缘膜51中，在接触41和41a上形成第一布线42和42a，并且在接触141和141a上形成第一布线142和位线108。再另外，在层间绝缘膜53中，在第一布线42和42a上形成通孔43和43a，并且在第一布线142上形成通孔143。再另外，在层间绝缘膜54中，在通孔43和43a上形成通孔44和44a。再另外，在层间绝缘膜55中，在通孔44a上形成通孔45a。可以认为接触41、第一布线42和通孔43和44是将晶体管2与可变电阻元件I耦合的接触。同样，可以认为接触41a、第一布线42a和通孔43a至46a是将晶体管2与公共线8耦合的接触。同样，可以认为接触141、第一布线142和通孔143是将晶体管102与电容元件101耦合的接触。接下来，如图3所示，在可变电阻型存储器部90中，通过使用PR工艺和干蚀刻工艺，形成第一开口81(深度D1，直径Φ1)，使得穿透帽绝缘膜65和层间绝缘膜55，以位于通孔44上。根据蚀刻速率调整蚀刻深度(D1)。而且，在DRAM部190中，通过使用PR工艺和干蚀刻工艺，形成第二开口181(深度D2，直径Φ2)，使得穿透帽绝缘膜65和层间绝缘膜55和54，以位于通孔143上。根据蚀刻速率调整蚀刻深度(D2)。然后，如图4所示，在可变电阻型存储器部90和DRAM部190中，形成用于下电极膜的导电膜83，使得覆盖帽绝缘膜65的表面和第一开口81和第二开口181的内表面(侧表面和底表面)。然后，通过涂布法，将抗蚀剂82和182嵌入到第一开口81和第二开口181中。此时，抗蚀剂82和182至少覆盖第一开口81和第二开口181的侧表面和底表面。然而，可以不覆盖它们的上部侧表面。在该情况下，暴露了第一开口81和第二开口181的上部侧表面的导电膜83。接下来，如图5所示，在可变电阻型存储器部90和DRAM部190中，蚀刻没有利用抗蚀剂82和182覆盖的导电膜83部分。结果，当抗蚀剂82和182没有覆盖上部侧表面时，可变电阻元件I的下电极13形成在第一开口81的侧表面和底表面上，而没有达到开口端位置的水平，并且电容元件101的下电极113形成在第二开口181的侧表面和底表面上，而没有达到开口端位置的水平。另一方面，当抗蚀剂82和182覆盖上部侧表面时，可变电阻元件I的下电极13形成在第一开口81的侧表面和底表面上，且达到开口端位置的水平，并且电容元件101的下电极113形成在第二开口181的侧表面和底表面上，且达到开口端位置的水平。随后，移除第一开口81和第二开口181中的抗蚀剂82和182。然后，依次堆叠用于可变电阻层或电容绝缘膜的绝缘膜84、用于上电极的导电膜85和用于嵌入的导电膜的导电膜86，使得覆盖帽绝缘层65的表面和下电极13和113。然后，如图6所示，在可变电阻型存储器部90和DRAM部190中，通过使用PR工艺和干蚀刻工艺，通过蚀刻处理，处理除了第一开口81及其周围的区域和设置电容元件101的区域之外的区域中的绝缘膜84、导电膜85和导电膜86。从而，在下电极13上形成可变电阻元件I的可变电阻层12、上电极11和嵌入电极14。此外，在下电极113上形成电容元件101的电容绝缘膜112、上电极111和嵌入电极114(然而，在设置了电容元件101的区域中，电容元件101的电容绝缘膜112、上电极111和嵌入电极114被两个或多个电容元件共享)。接下来，如图7所示，在可变电阻型存储器部90和DRAM部190上，依次堆叠层间绝缘膜56和57。此时，使用PR(光致抗蚀剂)工艺和干蚀刻工艺，在层间绝缘膜56中，在嵌入电极14和通孔45a上形成通孔46和46a,并且在嵌入电极114上形成通孔146。此外，在层间绝缘膜57中，在通孔46和46a上形成第二布线6和公共线8，并且在通孔146上形成第二布线106。从而，制造了本发明的第一实施例的半导体器件。由此，在本实施例中，除了使可变电阻元件I的第一开口81的深度和电容元件101的第二开口181的深度不同之外，可以实现通过相同的工艺形成电容元件101并且形成可变电阻元件I。从而，在抑制了阻止DRAM和ReRAM的性能提高的因素的同时，在将DRAM和ReRAM一起安装在单个半导体衬底上的情况下,能够简化制造工艺，并减小其制造成本。而且，可变电阻元件I的第一开口81比电容元件101的第二开口181浅。也就是，可变电阻元件I的柱型MM的面积比电容元件101的柱型MM的面积小。结果，减小了可变电阻元件I的电容，并且可以实现可变电阻型存储器的更快操作速度。顺便提及，为了减小可变电阻存储器部90的面积，例如，可以考虑相邻存储器单元共享公共线8的方法。图8是示出可变电阻存储器部90的电路构造的实例的电路图。可变电阻存储器部90包括两个或更多个在X方向上延伸的位线BL;两个或更多个在Y方向上延伸的字线WL;和分别设置在两个或更多个位线BL和两个或更多个字线WL的交叉点上的两个或更多个存储器单元MC。这两个或更多个存储器单元MC被布置成矩阵。存储器单元MC包括晶体管2和可变电阻元件I。晶体管2的源极/漏极中的一个耦合到公共线PL，并且源极/漏极的另一个耦合到可变电阻元件I的一端。可变电阻元件I的另一端耦合到位线BL。此时，通过允许相邻的存储器单元MC共享公共线8和晶体管2的源极24，可以将用于公共线PL的布线和排列晶体管2的源极24必需的区域节省为每两行存储器单元MC一行，O图9是示出图8的电路构造的具体布局的截面图。如图9所示，公共线8、将公共线8与晶体管2耦合的接触41a、第一布线42a、通孔43a、44a、45a和46a以及晶体管2的源极24被两个相邻的存储器单元MC共享。结果，可以将用于公共线8、接触41a、布线42a和通孔43a和46a所需要的区域和用于布置晶体管2的源极24所需要的区域节省为每两行存储器单元MC—行。除了另外在其上部设置层间绝缘膜58和耦合到第二布线6的位线7(BL)之外，其余的构造与图1的构造相似。采用上面的布局，可以减小可变电阻存储器部90的面积。第二实施例参考附图，将描述根据本发明的第二实施例的半导体存储器件。在第一实施例中，在开口形成时，通过蚀刻速率调整第一开口81和第二开口181(柱型)的深度。然而，根据本实施例，通过使用帽绝缘膜控制柱型深度。现在，将给出其详细描述。参考附图，将描述根据本发明的第二实施例的半导体存储器件。图10是示出根据本发明的第二实施例的半导体存储器件的构造实例的截面图。该半导体存储器件与第一实施例的半导体存储器件基本相同。然而，其与第一实施例中的半导体存储器件的不同在于可变电阻元件I和电容元件101形成在金属布线层中。在这种情况下，为了形成金属布线，在层间绝缘膜之间形成帽绝缘膜。因此，在形成可变电阻元件I和电容元件101的开口时，可以使用这些帽绝缘膜作为蚀刻停止层。现在，将主要描述第一实施例和第二实施例之间的不同点。还在图10中，在可变电阻型存储器部90中示出了一个可变电阻型存储器单元的构造，并且在DRAM部190中示出了DRAM的一个存储器单元的构造。首先，将描述可变电阻型存储器部90。通过依次堆叠层间绝缘膜60、层间绝缘膜51、52和53、帽绝缘膜63a、层间绝缘膜54a、帽绝缘膜64a、层间绝缘膜55a、帽绝缘膜65a、层间绝缘膜56a、帽绝缘膜66a、层间绝缘膜57a和帽绝缘膜67a，形成层间绝缘层。漏极21通过穿透层间绝缘膜60和层间绝缘膜51至53的接触41、第一布线42、通孔43、布线71、通孔72和布线73耦合到可变电阻元件I。可变电阻元件I形成在具有第一深度Dl和直径ΦI且从帽绝缘膜66a的表面向层间绝缘层56a和帽绝缘膜65a延伸的第一开口81中。在第一开口81的底部上有布线73。嵌入电极14通过穿透层间绝缘层57a的通孔46耦合到第二布线6(例如，位线)。源极24通过穿透层间绝缘膜60、层间绝缘膜51至53、帽绝缘膜63a、层间绝缘膜54a、帽绝缘膜64a、层间绝缘膜55a、帽绝缘膜65a、层间绝缘膜56a、帽绝缘膜66a、层间绝缘膜57a的接触41a、第一布线42a、通孔43a、布线71a、通孔72a、布线73a、通孔74a、布线75a和通孔46a耦合到公共线8(例如，地线)。可以认为接触41、第一布线42、通孔43、布线71、通孔72和布线73是将晶体管2与可变电阻元件I耦合的接触。同样，可以认为接触41a、第一布线42a、通孔43a、布线7la、通孔72a、布线73a、通孔74a、布线75a和通孔46a是用于将晶体管2与公共线8耦合的接触。接下来，将描述DRAM部190。通过依次堆叠层间绝缘膜60、层间绝缘膜51、52和53、帽绝缘膜63a、层间绝缘膜54a、帽绝缘膜64a、层间绝缘膜55a、帽绝缘膜65a、层间绝缘膜56a、帽绝缘膜66a、层间绝缘膜57a和帽绝缘膜67a，形成层间绝缘层。漏极121通过穿透层间绝缘膜60和层间绝缘膜51至53的接触141、第一布线142和通孔143耦合到电容元件101。电容元件101形成在具有第二深度D2和直径Φ2且从帽绝缘膜66a的表面向层间绝缘层56a、帽绝缘膜65a、层间绝缘层55a、帽绝缘膜64a、层间绝缘层54a和帽绝缘膜63a延伸的第二开口181中。然而，第二深度D2比第一深度DI深。嵌入电极114通过穿透层间绝缘层57a的通孔146耦合到第二布线106(地线)。其余的构造与第一实施例的构造相同。制造根据本发明第二实施例的半导体器件的方法与第一实施例的制造方法基本相同。然而，关于可变电阻型存储器部90，当形成第一开口81(柱型)时，在蚀刻了帽绝缘膜66a之后，使用帽绝缘膜65a作为蚀刻停止层，进行层间绝缘层56a的蚀刻。然后，进行帽绝缘膜65a的蚀刻，以暴露布线73。另一方面，关于DRAM部190，当形成第二开口181(柱型)时，在蚀刻了帽绝缘膜66a之后，使用帽绝缘膜65a作为蚀刻停止层，进行层间绝缘层56a的蚀刻。在蚀刻了帽绝缘膜65a之后，使用帽绝缘膜64a作为蚀刻停止层，进行层间绝缘层55a的蚀刻。在蚀刻了帽绝缘膜64a之后，使用帽绝缘膜63a作为蚀刻停止层，进行层间绝缘层54a的蚀刻。然后，进行帽绝缘膜63a的蚀刻，以暴露通孔43。根据本实施例，也可以获得与第一实施例相同的效果。在上述制造方法中，通过使用帽绝缘膜，控制第一开口81和第二开口181(柱型)的深度。因此，与根据蚀刻速率调整深度的方法相比，更容易控制，并且能够进一步减小制造中的变化。第三实施例参考附图，将描述根据本发明的第三实施例的半导体存储器件。在第一实施例中，在形成可变电阻元件I之前，制备了在可变电阻元件I和晶体管2之间的接触和通孔。然而，根据本实施例，在可变电阻元件Ia和晶体管2之间的接触和通孔没有完全形成，并且通过嵌入到新形成的接触孔中的下电极而将可变电阻元件Ia和晶体管2耦合，新形成的接触孔将在后面详细描述。参考附图，将描述根据本发明的第三实施例的半导体存储器件。图11是示出根据本发明的第三实施例的半导体存储器件的构造实例的截面图。该半导体存储器件与第一实施例的半导体存储器件基本相同。然而，半导体存储器件2与第一实施例的半导体存储器件的不同在于通过使用嵌入在新形成的接触孔中的下电极，使可变电阻元件Ia耦合到晶体管2。下面将主要说明第一实施例和第二实施例的不同。然而，也在图11中，在可变电阻型存储器部90中示出了可变电阻型的一个存储器单元的构造，并且在DRAM部190中示出了DRAM的一个存储器单元的构造。现在，将描述可变电阻型存储器部90。晶体管2的漏极21通过穿透层间绝缘膜60和层间绝缘膜51至54的接触41、第一布线42和下电极接触13a耦合到可变电阻元件la。然而，下电极接触13a是将第一布线42与可变电阻元件Ia耦合的接触，并且设置在于第一布线42和可变电阻元件Ia之间设置的下电极接触孔81a中。下电极接触13a穿透层间绝缘膜53和54以及层间绝缘膜55的一部分。可以认为接触41、第一布线42和下电极接触13a是将可变电阻元件I和晶体管2耦合的接触。可变电阻兀件Ia设置在具有第一深度Dla和直径ΦI且从帽绝缘膜65的表面向层间绝缘层55延伸的第一开口81b中。第一开口81b的底部的位置不必是层间绝缘膜的边界面，其可以是任何期望的位置。这是因为通孔没有形成在第一开口81b下面的层间绝缘层中。此时，与晶体管2接触就成了问题。然而，在本实施例中，在形成第一开口81b之前，提供了与下第一布线42耦合的下电极接触孔81a。从而，在形成用于下电极的导电膜时，可以形成下电极13，同时填充下电极接触孔81a。结果，下电极接触13a可以将第一布线42与下电极13耦合。其余的构造与第一实施例的构造相同。接下来，将描述制造根据本发明的第三实施例的半导体器件的方法。图12至14是示出制造根据本发明的第三实施例的半导体器件的方法的部分的截面图。然而，这里将说明图11的构造实例的制造方法。首先，如图12所示，在可变电阻型存储器部90和DRAM部190中，通过正常的MOSFET工艺，在半导体衬底40上，形成元件隔离区40a、晶体管2(栅极22、栅极绝缘膜23、源极24、漏极21和侧壁25)和晶体管102(栅极122、栅极绝缘膜123、源极124、漏极121和侧壁125)。在这一点上，分别地，ρ-硅(Si)用于半导体衬底40，硅氧化物膜(SiOx)用于栅极绝缘膜23和123，多晶硅膜(poly-Si)用于栅极22和122，η+硅(n+Si)用于源极24和124和漏极21和121，并且硅氮化物膜(SiNx)用于侧壁25和125。此时，将栅极绝缘膜23形成的比栅极绝缘膜123厚。使其变厚的方法与第一实施例相似。接下来，在可变电阻型存储器部90和DRAM部190上，依次堆叠层间绝缘膜60、层间绝缘膜51、52、53、54和55、以及帽绝缘膜65。此时，使用PR(光致抗蚀剂)工艺和干蚀刻工艺，在层间绝缘膜60和层间绝缘膜51中，在漏极21和源极24上形成接触41和41a，并且在漏极121和源极124上形成接触141和141a。此外，在层间绝缘膜52中，在接触41和41a上形成第一布线42和42a，并且在接触141和141a上形成第一布线142和位线108。再另外，在层间绝缘膜53中，在第一布线42a上形成通孔43a，并且在第一布线142上形成通孔143。再另外，在层间绝缘膜54中，在通孔43a上形成通孔44a。再另外，在层间绝缘膜55中，在通孔44a上形成通孔45a。接下来，如图13所示，在可变电阻型存储器部90中，通过使用PR工艺和干蚀刻工艺，形成下电极接触孔81a，使得穿透帽绝缘膜65和层间绝缘膜53至55，以位于第一布线42上。下电极接触孔81a是用于下电极接触13a的孔，其通过第一布线42和接触41将可变电阻元件I与漏极21耦合。为提供接触，其直径小于用于可变电阻元件Ia的第一开口81b。接下来，如图14所示，在可变电阻型存储器部90中，通过使用PR工艺和干蚀刻工艺，形成第一开口81b(深度Dla，直径Φ1)。第一开口81b形成在下电极接触孔81a与中心轴重叠的位置上。而且，将第一开口81b形成为穿透帽绝缘膜65和层间绝缘膜55，以具有期望的深度。只要向上延伸到第一布线42，蚀刻深度(Dla)就不受下面通孔位置的限制。根据蚀刻速率调整蚀刻深度(Dla)。而且，在DRAM部190中，通过使用PR工艺和干蚀刻工艺，形成第二开口181(深度D2，直径Φ2)，使得穿透帽绝缘膜65和层间绝缘膜55和54，以位于通孔143上。根据蚀刻速率调整蚀刻深度(D2)。随后的工艺与第一实施例的图4至图7中的工艺相同。然而，在图4中，将用于下电极膜的导电膜83形成为不仅覆盖帽绝缘膜65的表面以及第一开口81和第二开口181的内表面(侧表面和底表面)，而且通过填充下电极接触孔81a成为下电极接触13a。由此，制造了根据本发明的第三实施例的半导体器件。根据本实施例，也能够获得与第一实施例相同的效果。而且，根据上述制造方法，形成下电极13的同时，也形成了可变电阻元件Ia和下面第一布线42之间的接触。因此，可变电阻元件Ia的柱型深度(Dl)不依赖于层间绝缘膜的厚度，而是可以设定为给定的深度。也就是，可以提高可变电阻元件Ia的设计灵活性。本发明的上述实施例中的每一个还可应用于其上一起安装有存储器和信息处理电路的半导体器件。图15是示出其上安装有根据本发明的各个实施例的半导体存储器件(可变电阻型存储器部90和DRAM部190)和信息处理电路的半导体器件的构造的示意图。半导体器件300包括根据本发明的各个实施例的半导体存储器件(包括可变电阻型存储器部90和DRAM部190)和使用该半导体存储器件处理信息的信息处理电路200。信息处理电路200的实例是包括CPU(中央处理单元)的逻辑电路(逻辑LSI)。而且在这种情况下，可以获得与上述实施例相同的效果。显然，本发明并不限于上述实施例，而是在没有偏离本发明的技术思想的情况下可以修改和变化。而且，每个实施例的技术还可应用于其它实施例，除非存在技术矛盾。权利要求1.一种半导体存储器件，包括可变电阻型存储器的可变电阻元件，所述可变电阻元件具有第一深度的柱型MIM(金属-绝缘体-金属)结构；和DRAM(动态随机存取存储器)的电容元件，所述电容元件具有比所述第一深度深的第二深度的柱型MM结构。2.根据权利要求1所述的半导体存储器件，其中所述可变电阻元件包括第一下电极，设置在所述第一下电极上方的可变电阻层，和设置在所述可变电阻层上方的第一上电极，其中所述电容元件包括第二下电极，设置在所述第二下电极上方的电容绝缘膜，和设置在所述电容绝缘膜上方的第二上电极，并且其中将所述第一上电极的端部和所述第二上电极的端部设置在一个平面内。3.根据权利要求2所述的半导体存储器件，其中所述第一下电极和所述第二下电极是使用相同的材料制成的，所述可变电阻层和所述电容绝缘膜是使用相同的材料制成的，并且所述第一上电极和所述第二上电极是使用相同的材料制成的。4.根据权利要求2所述的半导体存储器件，其中所述第一下电极和耦合到所述第一下电极的接触是使用相同的材料制成的。5.根据权利要求1所述的半导体存储器件，进一步包括耦合到所述可变电阻元件的第一晶体管；和耦合到所述电容元件的第二晶体管，其中所述第一晶体管的耐压比所述第二晶体管的耐压高。6.根据权利要求1所述的半导体存储器件，其中所述可变电阻型存储器用作ROM(只读存储器)。7.根据权利要求1所述的半导体存储器件，其中为了在绝缘膜中形成低阻抗导电路径，进行所述可变电阻元件的成型操作。8.一种半导体器件，包括根据权利要求1所述的半导体存储器件；和使用所述半导体存储器件处理信息的信息处理电路。9.一种制造半导体存储器件的方法，包括以下步骤在衬底上方的层间绝缘层中设置具有第一深度的第一开口；在所述层间绝缘层中设置具有比所述第一深度深的第二深度的第二开口；在所述第一开口的底部和侧表面上方形成可变电阻型存储器的可变电阻元件的第一下电极，并且在所述第二开口的底部和侧表面上方形成DRAM(动态随机存取存储器)的电容元件的第二下电极；依次堆叠绝缘膜和第二导电膜，使其覆盖所述层间绝缘层的表面、所述第一下电极和所述第二下电极；和通过在除了所述第一开口和所述第二开口内部以及其周围之外的区域中，对所述层间绝缘层上方的所述绝缘膜和所述第二导电膜进行蚀刻，分别在所述第一下电极上方形成所述可变电阻元件的可变电阻层和第一上电极，并且在所述第二下电极上方形成所述电容元件的电容绝缘膜和第二上电极。10.根据权利要求9所述的制造半导体存储器件的方法，其中形成所述第一下电极和所述第二下电极的步骤包括以下步骤形成第一导电膜，使其覆盖所述层间绝缘层的表面和所述第一开口和所述第二开口的内表面；在所述第一开口和所述第二开口中嵌入抗蚀剂；通过对没有利用所述抗蚀剂覆盖的所述第一导电膜进行蚀刻，在所述第一开口中形成所述第一下电极，在所述第二开口中形成所述第二下电极；以及移除所述抗蚀剂。11.根据权利要求9所述的制造半导体存储器件的方法，其中将所述第一上电极的端部和所述第二上电极的端部设置在一个平面中。12.根据权利要求9所述的制造半导体存储器件的方法，其中将所述第一开口的上端和所述第二开口的上端设置在一个平面中。13.根据权利要求9所述的制造半导体存储器件的方法，进一步包括在形成所述第一开口的步骤之前，在形成所述第一开口的位置处，形成第三开口的步骤，所述第三开口比所述第一开口窄且比所述第一开口深，并且达到下部的接触，其中形成所述第一下电极和所述第二下电极的步骤进一步包括在形成所述第一下电极之前，利用导电膜填充所述第三开口的步骤。全文摘要本发明涉及一种半导体存储器件及其制造方法、半导体器件。在将DRAM和ReRAM安装在一起的情况下，降低了其制造成本，同时保持了电容元件和可变电阻元件的性能。一种半导体存储器件，包括可变电阻元件和电容元件。该可变电阻元件具有第一深度的柱型MIM结构，并且设计为可变电阻型存储器。电容元件具有比第一深度深的第二深度的柱型MIM结构，并且设计为DRAM。文档编号H01L27/108GK103022037SQ20121036380公开日2013年4月3日申请日期2012年9月26日优先权日2011年9月26日发明者松平将治,寺井真之申请人:瑞萨电子株式会社