磁阻式随机存取存储器及其制造方法与流程

本发明大体上涉及一种磁阻式随机存取存储器(MRAM)，更具体而言，涉及一种带有磁性隧道结(MTJ)单元的MRAM单元，磁性隧道结(MTJ)单元具有连续的隧道层。

背景技术：
MRAM是一种包含MRAM单元的存储器件，MRAM单元利用电阻值代替电荷储存数据。每个MRAM单元包含磁性隧道结(MTJ)单元，磁性隧道结(MTJ)单元的电阻可以被调节为代表逻辑状态“0”或“1”。MTJ是MRAM器件的核心元件，MTJ的形成对任何MRAM产品至关重要。按照惯例，MTJ单元由固定磁层、自由磁层、和配置在前两者之间的隧道层组成。MTJ单元的电阻可以通过根据固定磁层的磁矩改变自由磁层的磁矩来调节。当自由磁层的磁矩与固定磁层的磁矩平行时，MTJ单元的电阻低，然而当自由磁层的磁矩与固定磁层的磁矩反平行时，MTJ单元的电阻高。MTJ单元连接在顶部电极和底部电极之间，并且从一个电极向另一个电极流经MTJ的电流可以被检测以确定电阻，从而确定MTJ的逻辑状态。图1是由MTJ单元102组成的典型MRAM单元100的截面图，MTJ单元102通过顶部电极106与位线104连接，并且通过底部电极110和接触件112与MOS器件116的源极/漏极掺杂区108连接。写入线114位于MTJ单元102的下方，用于在写入操作期间产生电磁场以改变MTJ单元102的电阻。在读取操作中，MOS器件116选择通过流经位线104，顶部电极106，MTJ单元102，底部电极110和接触件112到达源极或漏极掺杂区118的电流。位线104处检测到的电流与参照对比以确定MTJ单元102的电阻是否代表高或低状态。由于MRAM不利用电荷存储数据，相较于其他类型的存储器(诸如静态随机 存取存储器(SRAM)，动态随机存取存储器(DRAM)和闪速存储器)，MRAM消耗较低的功率，并且漏电流更少。图2-图4是MTJ单元在制造中的截面图。参考图2，底部导电层202，抗铁磁性层204，固定层206，隧道层208，自由磁层210和顶部导电层212的堆叠形成在半导体衬底(未在图中示出)之上。抗铁磁性层204将固定层206的磁矩规定在一个方向，自由磁层210的磁矩可通过实施外部电磁力改变。光刻胶层214形成在顶部导电层212上以确定MTJ单元的制造宽度。实施将光刻胶层214用作掩模的蚀刻工艺以去除顶部导电层212未被光刻胶层214覆盖的部分。蚀刻工艺到达自由磁层210的顶面之后，剥离光刻胶层214，得到图3中示出的结构。为了使MTJ单元与其相邻单元分隔，实施将顶部导电层212用作硬掩模的另一个蚀刻工艺(优选干法蚀刻)以去除自由磁层210，隧道层208，固定层206和抗铁磁性层204的未被顶部导电层212覆盖的部分。当蚀刻工艺到达底部导电层202的顶面时停止，得到的结构如图4所示。用于形成MTJ单元的传统蚀刻工艺的一个缺点是MTJ单元容易受到短路可靠性问题的影响。蚀刻工艺通常在室中实施，等离子体被引入室以轰击待制造的MTJ单元的表面。最终，可能有残留的导电材料残留在图4示出的完成的MTJ单元的侧壁上。这些残留的导电材料可能在底部导电层202和顶部导电层212之间绕过隧道层208导电，从而导致MTJ单元失灵。用于形成MTJ单元的传统蚀刻工艺的另一个缺点是顶部导电层212和光刻胶层214厚。为了蚀刻，MTJ单元相对厚，因为它由多层组成，包括自由磁层210，隧道层208，固定层206和抗铁磁性层204。由于顶部导电层212用作硬掩模，顶部导电层212在蚀刻工艺中被消耗。顶部导电层212要足够厚以保证有足够的顶部导电层212在蚀刻之后仍然保留在自由磁层210上。同样地，光刻胶层214要足够厚以保证有足够的光刻胶层214在蚀刻后仍保留在顶部导电层212上。这便对MRAM的制造提出挑战，尤其是当MRAM在超过45nm的导体宽度上持续收缩。用于形成MTJ单元的传统蚀刻工艺的又一个缺点是顶部导电层212的顶面可能通过蚀刻变成圆形，从而提高了在其上形成接触件的难度。在蚀 刻工艺中，顶部导电层212的转角要比其他部分蚀刻得快。因此，在导电层212上恰当地形成接触件很困难，因此增加了可靠性问题。因此，需要的是一种能够解决传统工艺中出现的短路和掩模厚度问题的制造MRAM的方法。

技术实现要素：
本发明涉及一种MRAM技术。一个实施例包括一种制造带有多个存储单元的磁阻式随机存取存储器(MRAM)器件的方法。该方法包括形成固定磁层，该固定磁层具有以预定方向固定的磁矩；在固定磁层上形成隧道层；在隧道层上形成自由磁层，自由磁层具有磁矩，该磁矩与可通过施加电磁场进行调节的方向对准；在自由磁层上形成部分覆盖自由磁层的硬掩模；并且为了限定一个或多个磁性隧道结(MTJ)单元，使自由磁层的未被硬掩模覆盖的部分去磁化。根据本发明的一个方面提供了一种制造带有多个磁性隧道结(MTJ)单元的磁阻式随机存取存储器(MRAM)的方法包括：形成底部导电层；形成抗铁磁性层；形成位于所述底部导电层和所述抗铁磁性层上方的隧道层；形成位于所述隧道层上方的自由磁层，所述自由磁层具有磁矩，所述磁矩与可通过施加电磁场进行调节的方向对准；形成位于所述自由磁层上方的顶部导电层；实施至少一种光刻工艺去除所述抗铁磁性层、所述隧道层、所述自由磁层和所述顶部导电层未被光刻胶层覆盖的部分，直到所述底部导电层暴露；以及去除所述MTJ单元的至少一个侧壁的一部分。在上述方法中，去除所述MTJ单元的至少一个侧壁的一部分之后，在所述MTJ单元上形成保护层以密封所述MTJ单元。在上述方法中，去除所述MTJ单元的至少一个侧壁的一部分之后，在所述MTJ单元上形成保护层以密封所述MTJ单元，在所述保护层上方形成硬掩模。在上述方法中，去除所述MTJ单元的至少一个侧壁的一部分之后，在所述MTJ单元上形成保护层以密封所述MTJ单元，所述保护层的厚度在大约15埃至50埃之间。在上述方法中，其中去除所述MTJ单元的至少一个侧壁的一部分的步骤包括使用干式蚀刻工艺。在上述方法中，其中去除MTJ单元的至少一个侧壁的部分的步骤包括实施湿式蚀刻工艺。根据本发明的又一方面，还提供了一种磁阻式随机存取存储器(MRAM)器件，包括磁性隧道结(MTJ)单元，所述MTJ单元包括：底部导电层；抗铁磁性层；位于所述底部导电层和所述抗铁磁性层上方的隧道层；位于所述隧道层上方的自由磁层；位于所述自由磁层上方的顶部导电层；所述顶部导电层的直径比位于所述顶部导电层和所述底部导电层之间的层的直径大。在上述MRAM器件中，其中所述MTJ单元被保护层密封。在上述MRAM器件中，其中所述MTJ单元被保护层密封，其中所述保护层的厚度是约15至50埃。在上述MRAM器件中，其中所述MTJ单元被保护层密封，其中所述保护层包含NiFeHf。在上述MRAM器件中，其中所述MTJ单元被保护层密封，其中所述保护层是复合层。在上述MRAM器件中，其中所述MTJ单元被保护层密封，其中所述MTJ单元进一步被硬掩模层覆盖。在上述MRAM器件中，其中所述MTJ单元被保护层密封，其中所述MTJ单元进一步被硬掩模层覆盖，其中所述硬掩模层的厚度是400至600埃。在上述MRAM器件中，其中所述隧道层包含Al2O3、MgO、TaOx或HfO中的至少一种。当结合附图进行阅读时，根据下面描述的具体实施例可以更好地理解本发明的结构、操作方法和其他目标及其优点。附图说明图1是典型MRAM单环的截面图。图2-图4是传统制造工艺中的MTJ单元的截面图。图5-图7是根据至少一个实施例的制造工艺中的MTJ单元的截面图。图8和图9是根据至少一个实施例制造的两个相邻的MRAM单元的截面图。具体实施方式本公开涉及MRAM器件的制造方法。以下仅介绍本发明的各种实施例，目的是阐述它的原理。应该理解，虽然本文未详细描述，本领域的技术人员可以设计各种体现本发明的原理的等效物。图5-图7是根据至少一个实施例的MRAM器件的制造工艺中的MTJ单元的截面图。参考图5，底部导电层402、抗铁磁性层404、固定层406、隧道层408、自由磁层410和顶部导电层412的堆叠形成在半导体衬底(未在图中显示)上。抗铁磁性层404将固定层406的磁矩固定在一个方向，然而自由磁层410的磁矩可通过实施外部电磁力改变。光刻胶层414形成在顶部导电层412上以限定MTJ单元的宽度。可以通过诸如化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、溅射或电镀的半导体加工技术形成底部导电层402、抗铁磁性层404、固定层406、隧道层408、自由磁层410和顶部导电层412的堆叠。例如。顶部和底部导电层412和402包含诸如钽、铝、铜、钛、钨，TiN或TaN的材料。隧道层包含例如Al2O3、MgO、TaOx或HfO。光刻胶层414可以通过光刻形成，包括涂覆光刻胶，曝光，烘烤和显影。将四氟化碳作为反应物实施反应离子蚀刻以去除顶部导电层412未被光刻胶层414覆盖的部分，直至位于顶部导电层412下面的自由磁层410暴露出来。然后去除光刻胶层414，导致图6中示出的结构。然后，实施另一个蚀刻工艺，将顶部导电层412用作掩模以去除自由磁层410、隧道层408、固定层406、抗铁磁性层404的一部分，直到暴露出底部导电层402。该第二蚀刻工艺形成图7中示出的MTJ单元。参考图8，实施侧壁去除工艺去除位于顶部导电层412和底部导电层402之间MTJ单元的部分侧壁。MTJ侧壁的去除可使用干法蚀刻工艺(例如等离子体蚀刻工艺)实施。MTJ侧壁的去除也可使用湿法蚀刻方法实施。各种干式蚀刻工艺涉及公知的气态等离子体的应用。例如，在至少一个实施例中，使用包含气体(包括氟)的等离子体对MTJ单元进行干法蚀刻。在至少一个实施例中，等离子体蚀刻使用含有六氟化硫(SF6)，氧气(O2)和三氟甲烷(CHF3)的气体混合物。包含这三种反应气体的类似气体混合物被用于在去耦等离子源(DPS)反应器(由加利福尼亚州圣克拉拉应用材料股份有限公司制造)中蚀刻多晶硅。在至少一个实施例中的等离子体气体包含氟化物(例如CFHx、SFx)、氩、醇(例如甲醇)、氮、氢、和氧的气体混合物。在至少一个实施例中，用于主要蚀刻步骤的氩气流速在20至100sccm之间。使用功率在100至500W之间的适当射频。等离子体室的压力维持在大约3至20毫托。在至少一个实施例中，氮气流速在50至200sccm之间，功率设置在300至3000W之间，并且等离子体室的压力保持在大约2至30毫托。除等离子体蚀刻外，还可以使用其他干式蚀刻法。例如，离子束蚀刻是另外一种可以用于去除MTJ侧壁的干式蚀刻选择。本文以被称为离子减薄的这种方法作为实例进行描述。在真空室内的支撑物上放置晶圆，并且将氩气流引入室内。当进入腔室时，氩遇到来自于一组阴极和阳极的高能电子流。电子电离氩原子，使其达到具有正电荷的高能态。晶圆置于吸引正氩离子的负偏置支撑物上。当氩离子向晶圆支撑物运动，氩离子加速，获得能量。在晶圆表面，氩离子撞入暴露的晶圆层并去除少量来自晶圆表面的材料。在此过程中，氩离子与晶圆材料之间不发生化学反应。利用离子减薄的材料去除(蚀刻)是高度定向的。除了干式蚀刻法，MTJ侧壁材料也可以通过使用湿式蚀刻工艺去除。在一些实例中，诸如HF、APM、SPM、HNO3或者醋酸的无机清洗液也可用作湿式蚀刻剂。例如湿式蚀刻化学物质(诸如HF)的浓度可从大约0.02％至大约1％。并且湿式蚀刻工艺的操作温度是从20至60摄氏度。溶解性清洗剂也适用于湿式蚀刻工艺。在至少一个实施例中，溶解性清洗剂包括表面活性剂、螯合剂、抑制剂和水的混合物。图8示出通过上述蚀刻工艺去除了部分侧壁而得到的MTJ单元。如图8所示，MTJ侧壁的损坏部分被去除后，MTJ单元位于顶部导电层412下方的 部分的直径小于导电层412的直径。图9是保护层413密封MTJ单元之后MTJ单元的截面图。在至少一个实施例中，保护层413由NiFeHf制成并具有约15至50埃的厚度。在一些实施例中，保护层有45埃的厚度。通过采用接触导电层412的由NiFeHf层组成的保护层413，导电层412相对较少地被氧污染，并且具有更高的导电性，从而提高微电子机械系统(MEMS)电阻比ΔR/R。由于Hf与顶部导电层412中的Ni和Fe相比具有更高的氧化电势，因此实现NiFeHf的氧吸附能力。NiFeHf保护层413的另一优势是位于顶部导电层412和保护层413之间的“死层”基本上被消除。死层是位于在顶部导电层412和保护层413之间的3至6埃厚的界面，在此层中出现了层的一些混杂。例如，在传统的Ru或Ta保护层中，Ru或Ta可能迁移进入无NiFe的层，从而降低自由层的磁矩和MTJ的dR/R。死层表示自由层与邻接的保护层之间的差晶格匹配。通过减少死层，从而提高自由层的有效体积，NiFeHf层促进了更热稳定的器件，这是因为自由层的体积与热稳因素直接相关。在至少一个实施例中，保护层413可以由NiFeM材料制成，其中M是诸如Zr或Nb的金属，Zr或Nb的氧化电势比Ni和Fe的高。在至少一个实施例中，保护层413可以是复合层，该复合层具有与无NiFe层接触的NiFeHf层，以及一个或多个形成在NiFeHf层上的其他层。在至少一个实施例中，保护层413可以具有NiFeHf\Ta结构。可选地，保护层413可以具有由NiFeHf\Ta\Ru代表的结构。在至少一个实施例中，Ta层的厚度可以从10埃变化至50埃，Ru层的厚度可以从30埃变化至100埃。可选地，诸如与Ni和Fe相比具有更高的氧化电势的Zr或Nb的其他元素可以被包含在NiFeM\Ta保护层结构中。在所有MTJ层都已形成后，在同一溅射沉积工具中将厚度为400至600埃的硬掩模沉积在保护层413上。在一些实施例中，硬掩膜的厚度为500埃。在至少一个实施例中，Ta硬掩模形成在NiFeHf保护层413上。制造MRAM器件的方法的一个优点是与通过传统制造工艺得到的结构相比，由该方法得到的存储结构的可靠性得以改进。如上所述，该方法在制造MTJ单元的过程中去除了蚀刻工艺，从而避免了材料残留问题，这个 问题在利用传统方法制成的MTJ单元的侧壁上经常可以看到。这消除了MTJ单元的短路问题，因此改善了MRAM器件的可靠性。以上公开提供了许多不同的实施例或用于实施本发明的不同部件的实施例。描述组分和工艺的具体实施例有助于阐述本发明。当然，这些仅仅是实施例而并不旨在限定权利要求中描述的本发明。尽管用一个或多个具体的实例来解释与阐述本发明，然而本发明并不打算限定于所示出的细节，因为在不背离本发明的精神的情况下和在权利要求的等效范围内，可以进行多种变化和结构改变。因此，以与本发明的范围(如权利要求示出的)保持一致的方式广义地解释所附的权利要求是合适的。