薄膜晶体管阵列基板、液晶显示装置及制造方法
【专利摘要】本发明公开了一种低温多晶硅薄膜晶体管阵列基板、液晶显示装置及对应的制造方法。所述薄膜晶体管阵列基板将用于形成薄膜晶体管的源极、漏极以及阵列基板数据线的金属层形成在像素电极的透明导电层上，从而使得在制造过程中只需进行一次过孔的图案化工艺，同时，由于所述金属层与透明导电层层叠在一起，可以使用半透掩膜工艺一次刻蚀实现两层的图案化，由此，减少了掩膜曝光工艺的次数，降低了工艺难度和成本。
【专利说明】薄膜晶体管阵列基板、液晶显示装置及制造方法【技术领域】
[0001]本发明涉及低温多晶硅液晶显示领域，尤其涉及一种低温多晶硅薄膜晶体管阵列基板、液晶显示装置及其制造方法。
【背景技术】
[0002]现有的低温多晶硅液晶显示装置使用的低温多晶硅薄膜晶体管(LTPS-TFT，LowTemperature Poly-Silicon Thin Film Transistor)阵列基板通常使用如图1 所不的结构。如图1所示，薄膜晶体管阵列基板10包括基板11，有源层12，栅极绝缘层13，包括栅极图案14a和栅线图案14b的图案化的第一金属层14，第一保护层15，设置于第一保护层15上图案化的第二金属层16，第二保护层17以及位于第二保护层17上的用于形成公共电极的透明导电层181，覆盖透明导电层181的钝化层19和形成在钝化层19上方的用于形成像素电极的透明导电层182。其中，有源层12用于构成薄膜晶体管的有源区，第二金属层16通过穿透第一保护层15和栅极绝缘层13的过孔与有源区连接形成薄膜晶体管的源极和漏极以及与源级连接的数据线。透明导电层182通过穿透第二保护层的过孔与漏极连接，从而使得透明导电层182与漏极形成电连接。同时，有源层12延伸到栅线142下方，其与栅线142的一部分构成了存储电容。[0003]采用图1所示结构的薄膜晶体管阵列基板在制造过程中，需要经过多晶硅层图案形成(Maskl)、定义沟道掺杂区(Mask2)、定义N型离子注入区域(Mask3)、第一金属层栅极以及栅线图案形成(Mask4)、定义P型离子注入区域(Mask5)、形成露出多晶硅层的过孔(Mask6)、第二金属层源极、漏极以及数据线图案形成(Mask7)、形成露出漏极的过孔(Mask8)、形成公共电极层的透明导电层图案化(Mask9)、钝化层图案化(MasklO)以及形成像素电极的透明导电层图案化(Maskll)等十一道掩膜曝光工艺。掩膜工艺较多会显著增高制造的复杂性和制造成本，同时，现有的阵列基板结构各层之间相互覆盖的差异会导致显示效果变差，并增大工艺难度。
【发明内容】
[0004]本发明在要解决的技术问题在于提出一种薄膜晶体管阵列基板、液晶显示装置及制造方法，减少制造工艺中的掩膜曝光次数，降低工艺复杂度和制造成本。
[0005]为此，本发明公开了一种低温多晶硅薄膜晶体管阵列基板，包括:
[0006]基板；
[0007]形成在所述基板上的有源层；
[0008]覆盖所述有源层的栅极绝缘层；
[0009]设置在所述栅极绝缘层上的图案化的第一金属层，所述第一金属层构成薄膜晶体管的栅极和阵列基板的栅线；
[0010]覆盖所述栅极和栅线的保护层；
[0011]设置在所述保护层上的图案化的第一透明导电层，所述第一透明导电层构成所述阵列基板的像素电极；
[0012]设置在所述第一透明导电层上通过过孔与所述有源层导电连接的图案化的第二金属层，所述第二金属层构成薄膜晶体管的漏极和源极以及所述阵列基板的数据线。
[0013]优选地，所述图案化的有源层包括有源区和存储电容区；
[0014]所述有源层的有源区位于栅极下方，且包括源极区、漏极区和沟道区，所述薄膜晶体管的源极通过第一过孔与所述源极区的有源层电连接，所述薄膜晶体管的漏极通过第二过孔与所述漏极区的有源层电连接；
[0015]所述存储电容区位于栅线下方。
[0016]优选地，所述有源层的存储电容区通过第三过孔与所述漏极电连接。
[0017]优选地，所述有源层的存储电容区与所述有源区的漏极区直接电连接为一个整体。
[0018]优选地，所述阵列基板还包括覆盖所述第二金属层和第一透明导电层的钝化层以及设置于所述钝化层上的第二透明导电层，所述第二透明导电层构成公共电极。
[0019]优选地，所述第二透明导电层还包括沿数据线方向延伸且与所述数据线至少部分交叠的冗余公共电极，所述冗余公共电极与所述公共电极电性隔绝。
[0020]优选地，所述保护层包括覆盖第一金属层的层间介质绝缘层和形成于所述层间介质绝缘层上的平坦化层。
[0021]优选地，在所述基板和有源层之间还包括缓冲层。
[0022]本发明还公开了一种低温多晶硅液晶显示装置，其包括如上所述的薄膜晶体管阵列基板。
[0023]本发明还公开了一种低温多晶硅薄膜晶体管阵列基板的制造方法，包括:
[0024]在基板上形成图案化的有源层；
[0025]在所述有源层上形成栅极绝缘层；
[0026]在所述栅极绝缘层上形成图案化的第一金属层，所述第一金属层构成薄膜晶体管的栅极和阵列基板的栅线；
[0027]在所述栅极和栅线上形成保护层；
[0028]图案化所述保护层和所述栅极绝缘层以形成露出部分有源层的过孔；
[0029]在所述保护层上形成图案化的第一透明导电层，并在所述第一透明导电层上形成图案化的第二金属层；
[0030]其中，所述第一透明导电层构成所述阵列基板的像素电极，所述第二金属层构成薄膜晶体管的漏极和源极以及所述阵列基板的数据线。
[0031]优选地，在基板上形成图案化的有源层包括:
[0032]在基板上沉积非晶硅层；
[0033]所述非晶硅层经过激光热退火工艺、掩膜工艺和掺杂工艺形成有源层；
[0034]图案化所述有源层，形成薄膜晶体管的有源区和位于栅线下方的存储电容区；
[0035]所述有源层的有源区进行沟道掺杂，形成源极区、漏极区和沟道区，所述膜晶体管的源极通过所述第一过孔与所述有源层的源极区电连接，所述膜晶体管的漏极通过第二过孔与所述有源层的漏极区电连接。
[0036]优选地，所述有源层的存储电容区通过第三过孔与所述漏极电连接。[0037]优选地，所述有源层的存储电容区与所述有源区的漏极区直接电连接为一个整体。
[0038]优选地，所述方法还包括:
[0039]在所述第二金属层和所述第一透明导电层上形成钝化层；
[0040]在所述钝化层上形成第二透明导电层，所述第二透明导电层构成所述阵列基板的公共电极。
[0041]优选地，在所述钝化层上形成第二透明导电层还包括:
[0042]对所述第二透明导电层进行图案化，以形成沿数据线方向延伸且与所述数据线至少部分交叠的冗余公共电极，所述冗余公共电极与所述公共电极电性隔绝。
[0043]优选地，在所述栅极和栅线上形成保护层包括:
[0044]形成覆盖所述第一金属层的层间介质绝缘层；
[0045]在所述层间介质绝缘层上形成平坦化层。
[0046]优选地，在所述保护层上形成图案化的第一透明导电层并在所述第一透明导电层上形成图案化的第二金属层包括:
[0047]形成第一透明导电层；
[0048]在所述第一透明导电层上形成第二金属层；
[0049]在所述第二金属层上涂布光刻胶；
[0050]利用灰色调掩膜版或半透式掩膜版对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域，光刻胶半保留区域和光刻胶完全去除区域，其中，光刻胶完全保留区域对应于源极、漏极和数据线区域；所述光刻胶半保留区域对应于像素电极区域；
[0051 ] 通过刻蚀获得图形化的第一透明导电层和第二金属层。
[0052]优选地，所述方法还包括:在所述基板和所述有源层之间形成缓冲层。
[0053]本发明通过改变低温多晶硅薄膜晶体管阵列基板的结构，将用于形成源极、漏极以及数据线的金属层形成在像素电极的透明导电层上，从而使得在制造过程中只需进行一次过孔的图案化工艺，同时，由于所述金属层与透明导电层层叠在一起，可以使用半透掩膜工艺一次刻蚀实现两层的图案化，由此，减少了掩膜曝光工艺的次数，降低了工艺难度和成本。同时，由于漏极与像素电极直接层叠连接，其相对于过孔连接，改善了连接电学特性，提高了阵列基板的显示性能。
【专利附图】
【附图说明】
[0054]图1是现有的低温多晶硅薄膜晶体管阵列基板的截面示意图；
[0055]图2是本发明第一实施例的低温多晶硅薄膜晶体管阵列基板的截面示意图；
[0056]图3是本发明第二实施例的低温多晶硅薄膜晶体管阵列基板的截面示意图；
[0057]图4是本发明第二实施例的低温多晶硅薄膜晶体管阵列基板的顶面示意图；
[0058]图5是本发明第三实施例的低温多晶硅薄膜晶体管阵列基板的截面示意图；
[0059]图6是本发明第四实施例的低温多晶硅薄膜晶体管阵列基板的截面示意图；
[0060]图7是本发明第四实施例的低温多晶硅薄膜晶体管阵列基板的顶面示意图；
[0061]图8是本发明第五实施例的低温多晶硅薄膜晶体管阵列基板的制造方法的流程图；[0062]图9是本发明第六实施例的低温多晶硅薄膜晶体管阵列基板的制造方法的流程图。
【具体实施方式】
[0063]下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。
[0064]图2是本发明第一实施例的低温多晶硅薄膜晶体管阵列基板的截面示意图。如图2所示，阵列基板20包括基板21 ;图案化的有源层22 ;覆盖所述有源层的栅极绝缘层23 ；设置在栅极绝缘层上的图案化的第一金属层24 ;覆盖所述第一金属层的保护层25 ;设置在所述保护层25上的图案化的第一透明导电层26以及设置在所述第一透明导电层26上的图案化的第二金属层27。
[0065]其中，第一金属层24包括栅极24a和栅线24b，栅线24b用作阵列基板的扫描线，来按照驱动器的扫描信号选择性地选通薄膜晶体管驱动像素电极工作。
[0066]有源层22包括有源区22a和存储电容区22b，所述有源区22a位于栅极下方，且包括源极区22al、漏极区22a2和沟道区22a3。同时，所述存储电容区22b位于栅线24b下方，通过第三过孔28c与第二金属层27的漏极电连接。有源层的存储电容区22b与位于其上方的栅线24b形成薄膜晶体管像素驱动电路的存储电容。
[0067]以上仅为实施例的一种，还可以将所述有源层的存储电容区22b与所述有源区22a的漏极区22a2直接电连接为一个整体，而不需要通过过孔将这两者电连接在一起。
[0068]第一透明导电层26包括阵列基板20的像素电极部分。第二金属层27构成薄膜晶体管的源极27a和漏极27b以及阵列基板20的数据线27c。第二金属层27设置在透明导电层上，通过过孔与所述有源层导电连接从而将对应部分形成为漏极和源极，所述薄膜晶体管的源极27a通过第一过孔28a与所述有源层源极区22al电连接，所述薄膜晶体管的漏极27b通过第二过孔28b与所述有源层漏极区22a2电连接。
[0069]同时,在本实施例的一个优选实施方式中，利用半透掩膜曝光工艺使得第二金属层27的源极27a、漏极27b以及数据线27c对应部分的光刻胶全保留，第一透明导电层26的像素电极对应部分的光刻胶半保留，其余部分的光刻胶不保留。由此，通过一次刻蚀即可以同时图案化第一透明导电层26和第二金属层27，简化了制造工艺。同时，由于是通过一次图案化工艺形成，第二金属层27图案下方的第一透明导电层26被保留，并由此使得第一透明导电层26的像素电极与漏极27b形成电连接。
[0070]保护层25通常包括用于保护栅极的层间介质绝缘层25a和用于进行平坦化的平坦化层25b，平坦化层25b通常用有机材料形成。
[0071]由此，本实施例通过改变低温多晶硅薄膜晶体管阵列基板的结构，将用于形成源极、漏极以及数据线的第二金属层形成在像素电极的透明导电层上，从而使得在制造过程中只需要进行一次过孔的制造，具体而言，可以是保护层和栅极绝缘层共用一个掩膜曝光来形成过孔，同时，由于第二金属层与第一透明导电层层叠在一起，可以使用半透掩膜工艺一次刻蚀实现两层的图案化，由此，减少了掩膜曝光工艺的次数，降低了工艺难度和成本。同时，由于漏极与像素电极直接层叠连接，其相对于过孔连接，改善了连接电学特性，提高了阵列基板的显示性能。
[0072]图3是本发明第二实施例的低温多晶硅薄膜晶体管阵列基板的截面示意图。图4是本发明第二实施例的低温多晶硅薄膜晶体管阵列基板的顶面示意图。如图3和图4所示，阵列基板30包括基板31 ;图案化的有源层32 ;覆盖所述有源层的栅极绝缘层33 ;设置在所述栅极绝缘层上的图案化的第一金属层34 ;覆盖所述第一金属层的层间介质绝缘层(ILD，Inter-Layer Dielectric) 35 ;覆盖所述层间介质绝缘层的平坦化层(PLN) 36 ;设置在所述平坦化层(PLN) 36上的图案化的第一透明导电层37以及设置在所述第一透明导电层37上的图案化的第二金属层38。
[0073]与第一实施例不同，本实施例的阵列基板为用于平面转换型(IPS，In-PlaneSwitch)液晶显示器薄膜晶体管阵列基板。由此，阵列基板30还包括覆盖所述第一透明导电层37以及所述第二金属层38的钝化层391和形成在所述钝化层391上的第二透明导电层392。所述第二透明导电层392在像素显示区域内形成整面电极，其构成阵列基板的公共电极。
[0074]同时，所述第一金属层34包括栅极34a和栅线34b，所述栅线34b用作阵列基板的扫描线，来按照驱动器的扫描信号选择性地选通薄膜晶体管驱动像素电极工作。
[0075]图案化的有源层32包括有源区32a和存储电容区32b，所述有源区32a位于栅极下方，且包括源极区32al、漏极区32a2和沟道区32a3。同时，所述存储电容区32b位于栅线图案34b下方，通过第三过孔3A3与第二金属层38的漏极图案电连接。所述有源层的存储电容区32b与位于其上方的栅线34b形成薄膜晶体管像素驱动电路的存储电容。
[0076]以上仅为实施例的一种，还可以将所述有源层的存储电容区32b与所述有源区32a的漏极区32a2直接电连接为一个整体，而不需要通过第三过孔将这两者电连接在一起。
[0077]第一透明导电层37构成阵列基板30的像素电极。由于是用于IPS型低温多晶硅液晶显示器的阵列基板，所述第一透明导电层37的像素电极可以为条状、鱼骨状或折线状。
[0078]第二金属层38构成薄膜晶体管的源极38a和漏极38b以及阵列基板30的数据线38c。第二金属层38设置在所述第一透明导电层37上，通过过孔与所述有源层导电连接从而将对应部分形成为漏极和源极，所述薄膜晶体管的源极38a通过第一过孔3A1与所述有源层的源极区32al电连接，所述薄膜晶体管的漏极38b通过第二过孔3A2与所述有源层的漏极区32a2电连接。
[0079]同时，在本实施例中，利用半透掩膜曝光工艺使得第二金属层38的源极、漏极以及数据线对应部分的光刻胶全保留，第一透明导电层37的像素电极对应部分的光刻胶半保留，其余部分的光刻胶不保留。由此，通过一次刻蚀即可以同时图案化第一透明导电层37和第二金属层38，简化了制造工艺。同时，由于是通过一次图案化工艺形成，第二金属层38图案下方的第一透明导电层37被保留，并由此使得第一透明导电层37的像素电极与漏极38b形成电连接。
[0080]其中，在本实施例的一个优选实施方式中，薄膜晶体管有源层层通过以分子激光作为热源，将激光经过投射系统后产生的能量均匀分布的激光束，投射于沉积有非晶硅层的玻璃基板，当非晶硅薄膜吸收准分子激光的能量後，原子重新排列，形成多晶硅结构，再通过沟道掺杂形成有源层的半导体结构。
[0081]在本实施例的优选实施方式中，层间介质绝缘层35优选氮化硅(SiNx)或氧化硅(SiO2)作为制备材料。用于形成栅极和栅线的第一金属层34和用于形成源极、漏极以及数据线的第二金属层优选钥(Mo)、钛-铝-钛合金(T1-Al-Ti)或其组合作为制备材料形成。
[0082]本实施例将优化的薄膜晶体管阵列基板的结构应用于IPS型液晶显示装置的阵列基板，在形成像素电极的第一透明导电层上覆盖钝化层和作为公共电极的第二透明导电层，该结构将公共电极置于像素电极的上方，从而不必像现有技术的方案为了形成像素电极与漏极的连接过孔而需要对公共电极上的钝化层进行图案化工艺，进一步减少了 IPS型液晶显示装置阵列基板的掩膜工艺次数，降低了工艺难度和制造成本。
[0083]图5是本发明第三实施例的低温多晶硅薄膜晶体管阵列基板的截面示意图。如图5所示，与实施例一不同的是，本实施例中阵列基板50采用双栅极结构，有源层51通过沟道掺杂形成有两个沟道区511和512，对应地第一金属层52分别在两个沟道区的上方形成两个栅极522和523，第二金属层53的源极531通过第一过孔541与所述有源层的源极区513电连接，第二金属层53的漏极532通过第二过孔542与所述有源层的漏极区514电连接。双栅极结构的薄膜晶体管，相比于一个栅极的薄膜晶体管结构，源极和漏极之间的结的数量增加，进而施加到每个结两端的电场强度降低，所以薄膜晶体管关态下的漏电流减小，优化了薄膜晶体管开关性能。
[0084]图6是本发明第四实施例的薄膜晶体管阵列基板的截面示意图。图7是本发明第四实施例的薄膜晶体管阵列基板的顶面示意图。如图6和图7所示，本实施例中阵列基板60在第二实施例的基础上，在第二透明导电层61上形成有冗余公共电极611，第二透明导电层61的其它部分作为公共电极612。其中，所述冗余公共电极611沿数据线62方向延伸且与所述数据线62至少部分交叠，所述冗余公共电极611与所述公共电极612电性隔绝。冗余公共电极611与数据线62交叠设置，故其受到数据线62的电流信号影响较大。但由于冗余公共电极611与公共电极612相互不连通，不存在电连接，因此，可以抑制数据线62上的信号与公共电极612形成电场，减少或消除对像素电极和公共电极612之间的电场构成影响。
[0085]本实施例通过在第二透明导电层61上沿数据线62方向延伸且与所述数据线62至少部分交叠的冗余公共电极611，所述冗余公共电极611与所述公共电极612电性隔绝，抑制了数据线信号对于公共电极612的电场影响，提高了阵列基板的电场稳定性。
[0086]上述实施例中提及的薄膜晶体管阵列基板均可用作液晶显示装置的组件，液晶显示装置包括背光模块、上述实施例涉及的阵列基板、以及液晶层和滤光片阵列基板。
[0087]图8是本发明第五实施例的薄膜晶体管阵列基板的制造方法的流程图。如图8所示，制造方法包括如下步骤:
[0088]步骤100、在基板上形成图案化的有源层。
[0089]具体而言，步骤100可以具体包括如下步骤:
[0090]步骤110、在基板上沉积非晶硅层，通过激光热退火工艺、掩膜工艺和掺杂工艺形成多晶硅层(即:有源层)。
[0091]步骤120、通过涂胶、掩膜曝光、刻蚀、灰化的图案化工艺流程形成薄膜晶体管的有源区和位于栅线下方的存储电极区；
[0092]步骤130、通过涂胶、掩膜曝光在有源区上进行沟道掺杂，之后，再通过涂胶、掩膜曝光在有源层上限定出N型离子注入区域，最后注入N型离子，形成源极区、漏极区和沟道区。所述膜晶体管的源极通过所述第一过孔与所述源极区的有源层电连接，所述膜晶体管的漏极通过第二过孔与所述漏极区的有源层电连接。所述有源层的存储电容区通过第三过孔与所述第二金属层的漏极电连接。
[0093]以上仅为实施例的一种，还可以将所述有源层的存储电容区32b与所述有源区32a的漏极区32a2直接电连接为一个整体，而不需要通过第三过孔将这两者电连接在一起。在本发明的一个优选实施方式中，所述有源层为多晶硅层，通过以分子激光作为热源，将激光经过投射系统后产生的能量均匀分布的激光束，投射于沉积有非晶硅层的玻璃基板，当非晶硅薄膜吸收准分子激光的能量后，原子重新排列，形成多晶硅结构。
[0094]步骤200、在所述有源层上形成栅极绝缘层。
[0095]优选地，所述栅极绝缘层使用氧化硅或氮化硅材料形成。
[0096]步骤300、在所述栅极绝缘层上形成图案化的第一金属层，所述第一金属层构成薄膜晶体管的栅极和阵列基板的栅线。
[0097]具体而言，步骤300包括，首先溅射形成第一金属层，然后利用涂胶、掩膜曝光、刻蚀、灰化的图案化工艺流程形成栅极和栅线。
[0098]在本实施例的一个优选实施方式中，在所述第一金属层的图案形成后还需要进一步通过涂胶、掩膜曝光，再次限定出P型离子的注入区域，并注入少量P型离子。
[0099]优选地，第一金属层使用钥、钛-铝-钛合金或其结合的材料形成。
[0100]步骤400、在所述栅极和栅线上形成保护层。
[0101]其中，在第一金属层上形成保护层具体包括:首先形成覆盖第一金属层的层间介质绝缘层；然后在所述层间介质绝缘层上形成平坦化层。层间介质绝缘层优选使用氮化硅或氧化硅为材料制备，平坦化层优选绝缘的有机材料制备。
[0102]步骤500、图案化所述保护层和所述栅极绝缘层以形成露出部分有源层源极区、漏极区和存储电容区的过孔。
[0103]在本实施例中，由于所要制造的薄膜晶体管的漏极和源极位于所述第一透明导电层的上方，而且两者直接接触形成电连接，因此可以通过一次刻蚀工艺形成穿透保护层和栅极隔离层的过孔，通过所述过孔直接实现漏极、有源区和像素电极的电连接。由此，减少了掩膜曝光工艺的次数，降低了工艺难度和成本。同时，由于漏极与像素电极直接层叠连接，其相对于过孔连接，改善了连接电学特性，提高了阵列基板的显示性能。
[0104]步骤600、在所述保护层上形成图案化的第一透明导电层，并在所述第一透明导电层上形成图案化的第二金属层。
[0105]其中，所述第一透明导电层构成所述阵列基板的像素电极，所述第二金属层构成薄膜晶体管的漏极和源极以及所述阵列基板的数据线。
[0106]所述膜晶体管的源极通过第一过孔与所述源极区的有源层电连接，所述膜晶体管的漏极通过第二过孔与所述漏极区的有源层电连接。所述有源层的存储电容区通过第三过孔与所述第二金属层的漏极电连接。
[0107]以上仅为实施例的一种，还可以将所述有源层的存储电容区与所述有源区的漏极区直接电连接为一个整体，而不需要通过第三过孔将这两者电连接在一起。
[0108]具体而言，步骤600可以包括如下步骤:
[0109]步骤610、形成第一透明导电层。所述第一透明导电层优选使用铟锡氧化物ατο)、铟锌氧化物αζο)或其组合，或其它的透明导电材料，通过沉积工艺形成。
[0110]步骤620、在所述第一透明导电层上形成第二金属层。所述第二金属层优选使用钥(Mo)或钛-铝-钛合金(T1-Al-Ti)或其组合，通过金属溅射工艺形成。
[0111]优选地，上述第一透明导电层和第二金属层连续成膜。
[0112]步骤630、在所述第二金属层上涂布光刻胶。
[0113]步骤640、利用灰色调掩膜版或半透式掩膜版对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域，光刻胶半保留区域和光刻胶完全去除区域，其中，光刻胶完全保留区域对应于源极、漏极和数据线区域；所述光刻胶半保留区域对应于像素电极区域。
[0114]步骤650、通过刻蚀获得图案化的第一透明导电层和第二金属层。
[0115]由此，通过一次图案化工艺即可获得像素电极、漏极、源极和数据线。相对于现有工艺再减少一次掩膜曝光工艺，相应地，节省了成本。
[0116]图9是本发明第六实施例的薄膜晶体管阵列基板的制造方法的流程图。所述制造方法用于制造IPS模式的液晶显示装置的薄膜晶体管阵列基板。在该优选实施方式中，所述制造方法进一步包括在制作完成第二金属层后，制作钝化层和用于形成公共电极的第二透明导电层。如图8所示，所述方法包括:
[0117]步骤100’、在基板上形成图案化的有源层。
[0118]步骤200 ’、在有源层上形成栅极绝缘层。
[0119]步骤300’、在栅极绝缘层上形成图案化的第一金属层，所述第一金属层构成薄膜晶体管的栅极和阵列基板的栅线。
[0120]步骤400’、在所述第一金属层上形成保护层。
[0121]步骤500’、图案化所述保护层以及所述栅极绝缘层以形成露出部分有源层的过孔。
[0122]步骤600’、在所述保护层上形成图案化的第一透明导电层，并在所述第一透明导电层上形成图案化的第二金属层。
[0123]其中，所述第一透明导电层构成所述阵列基板的像素电极，所述第二金属层构成薄膜晶体管的漏极和源极以及所述阵列基板的数据线。
[0124]步骤700’、在所述第二金属层和所述第一透明导电层上形成钝化层；
[0125]步骤800’、在所述钝化层上形成第二透明导电层，所述第二透明导电层构成所述阵列基板的公共电极。所述第二透明导电层优选使用铟锡氧化物(ΙΤ0)、铟锌氧化物(IZO)或其组合，或其它的透明导电材料，通过沉积工艺形成。
[0126]具体而言，步骤800’可以包括如下步骤:
[0127]对所述第二透明导电层进行图案化，以形成沿数据线方向延伸，且与所述数据线至少部分交叠的冗余公共电极图案，所述伪冗余公共电极与第二透明导电层电性隔绝。
[0128]本实施例将优化的薄膜晶体管阵列基板的结构应用于IPS型液晶显示装置的阵列基板，在形成像素电极图案的第一透明导电层上覆盖隔离层和作为公共电极的第二透明导电层，该结构将公共电极置于像素电极的上方，从而不必像现有技术的方案为了形成像素电极与漏极的连接过孔而需要对公共电极上的隔离层进行图案化工艺，进一步减少了IPS性液晶显示装置阵列基板的掩膜工艺次数，降低了工艺难度和制造成本。
[0129]在本实施例的一个优选实施方式中，所述制造方法在形成第二透明导电层后，还包括对所述第二透明导电层进行图案化以形成公共电极图案和设置于数据线相对的部分的伪公共电极图案，伪公共电极图案与公共电极图案不相连通，两者之间不存在电连接。优选地，通过将伪公共电极图案周围的透明电极层刻蚀以形成不相连通的图案化的第二透明导电层。
[0130]本实施方式可以抑制数据线上的信号与公共电极形成电场，减少或消除对像素电极和公共电极之间的电场构成影响。
[0131]本发明通过改变薄膜晶体管阵列基板的结构，将用于形成源极、漏极以及数据线的第二金属层形成在像素电极的第一透明导电层上，从而使得在制造过程中只需进行一次过孔的图案化工艺，同时，由于所述第二金属层与透明导电层层叠在一起，可以使用半透掩膜工艺一次刻蚀实现两层的图案化，由此，减少了掩膜曝光工艺的次数，降低了工艺难度和成本。同时，由于漏极与像素电极直接层叠连接，其相对于过孔连接，改善了连接电学特性，提闻了阵列基板的显不性能。
[0132]以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种低温多晶硅薄膜晶体管阵列基板，包括: 基板； 形成在所述基板上的有源层； 覆盖所述有源层的栅极绝缘层； 设置在所述栅极绝缘层上的图案化的第一金属层，所述第一金属层构成薄膜晶体管的栅极和阵列基板的栅线； 覆盖所述栅极和栅线的保护层； 设置在所述保护层上的图案化的第一透明导电层，所述第一透明导电层构成所述阵列基板的像素电极； 设置在所述第一透明导电层上通过过孔与所述有源层导电连接的图案化的第二金属层，所述第二金属层构成薄膜晶体管的漏极和源极以及所述阵列基板的数据线。
2.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述图案化的有源层包括有源区和存储电容区； 所述有源层的有源区位于栅极下方，且包括源极区、漏极区和沟道区，所述薄膜晶体管的源极通过第一过孔与所述有源层的源极区电连接，所述薄膜晶体管的漏极通过第二过孔与所述有源层的漏极区电连接； 所述存储电容区位于栅线下方。
3.根据权利要求2所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述有源层的存储电容区通过第三过孔与所述漏极电连接。
4.根据权利要求2所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述有源层的存储电容区与所述有源区的漏极区直接电连接为一个整体。
5.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述阵列基板还包括覆盖所述第二金属层和第一透明导电层的钝化层以及设置于所述钝化层上的第二透明导电层，所述第二透明导电层构成公共电极。
6.根据权利要求5所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述第二透明导电层还包括沿数据线方向延伸且与所述数据线至少部分交叠的冗余公共电极，所述冗余公共电极与所述公共电极电性隔绝。
7.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述保护层包括覆盖第一金属层的层间介质绝缘层和形成于所述层间介质绝缘层上的平坦化层。
8.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，在所述基板和有源层之间还包括缓冲层。
9.一种低温多晶硅液晶显示装置，其特征在于，包括如权利要求1-8之一所述的薄膜晶体管阵列基板。
10.一种低温多晶硅薄膜晶体管阵列基板的制造方法，包括: 在基板上形成图案化的有源层； 在所述有源层上形成栅极绝缘层； 在所述栅极绝缘层上形成图案化的第一金属层，所述第一金属层构成薄膜晶体管的栅极和阵列基板的栅线； 在所述栅极和栅线上形成保护层 ；图案化所述保护层和所述栅极绝缘层以形成露出部分有源层的过孔； 在所述保护层上形成图案化的第一透明导电层，并在所述第一透明导电层上形成图案化的第二金属层； 其中，所述第一透明导电层构成所述阵列基板的像素电极，所述第二金属层构成薄膜晶体管的漏极和源极以及所述阵列基板的数据线。
11.根据权利要求10所述的低温多晶硅薄膜晶体管阵列基板的制造方法，其特征在于，在基板上形成图案化的有源层包括: 在基板上沉积非晶娃层； 所述非晶硅层经过激光热退火工艺、掩膜工艺和掺杂工艺形成有源层； 图案化所述有源层，形成薄膜晶体管的有源区和位于栅线下方的存储电容区； 所述有源层的有源区进行沟道掺杂，形成源极区、漏极区和沟道区，所述膜晶体管的源极通过所述第一过孔与所述有源层的源极区电连接，所述膜晶体管的漏极通过第二过孔与所述有源层的漏极区电连接。
12.根据权利要求11所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述有源层的存储电容区通过第三过孔与所述漏极电连接。
13.根据权利要求11所述的低温多晶硅薄膜晶体管阵列基板，其特征在于，所述有源层的存储电容区与所述有源区的漏极区直接电连接为一个整体。
14.根据权利要求10所 述的低温多晶硅薄膜晶体管阵列基板的制造方法，其特征在于，还包括: 在所述第二金属层和所述第一透明导电层上形成钝化层； 在所述钝化层上形成第二透明导电层，所述第二透明导电层构成所述阵列基板的公共电极。
15.根据权利要求14所述的低温多晶硅薄膜晶体管阵列基板的制造方法，其特征在于，在所述钝化层上形成第二透明导电层还包括: 对所述第二透明导电层进行图案化，以形成沿数据线方向延伸且与所述数据线至少部分交叠的冗余公共电极，所述冗余公共电极与所述公共电极电性隔绝。
16.根据权利要求10所述的低温多晶硅薄膜晶体管阵列基板的制造方法，其特征在于，在所述栅极和栅线上形成保护层包括: 形成覆盖所述第一金属层的层间介质绝缘层； 在所述层间介质绝缘层上形成平坦化层。
17.根据权利要求10所述的低温多晶硅薄膜晶体管阵列基板的制造方法，其特征在于，在所述保护层上形成图案化的第一透明导电层并在所述第一透明导电层上形成图案化的第二金属层包括: 形成第一透明导电层； 在所述第一透明导电层上形成第二金属层； 在所述第二金属层上涂布光刻胶； 利用灰色调掩膜版或半透式掩膜版对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域，光刻胶半保留区域和光刻胶完全去除区域，其中，光刻胶完全保留区域对应于源极、漏极和数据线区域；所述光刻胶半保留区域对应于像素电极区域；通过刻蚀获得图形化的第一透明导电层和第二金属层。
18.根据权利要求10所述的低温多晶硅薄膜晶体管阵列基板的制造方法，其特征在于，还包括:在所述基板和 所述有源层之间形成缓冲层。
【文档编号】H01L29/417GK103887328SQ201210564301
【公开日】2014年6月25日 申请日期:2012年12月21日 优先权日:2012年12月21日
【发明者】谢振清, 李俊谊, 周晓莲 申请人:厦门天马微电子有限公司