专利名称：半导体器件的制作方法
技术领域：
本实用新型涉及半导体半导体器件以及半导体工艺技术领域，特别是涉及一种半导体器件。
背景技术：
集成电路制造外延淀积工艺中，根据晶体学平面生长的平面异性，一般情况下新生长的单晶会严格沿着衬底的原有晶向依次排序生长，但在实际的半导体加工过程中，夕卜延前由于图形间台阶的形成，使外延前的表面不是完全平整，整个衬底表面的原子排列不是连续的，根据外延生长特性，这种表面不连续状态在外延淀积时会向上传播，外延上的图形(Pattern)会发生图形的位移,此图形位移称为外延漂移(Pattern Shift);同时，由于这种表面不连续性，外延上的图形还会发生图形的变形，此图形变形称为外延畸变(Patterndistortion)。对于〈111〉晶向而言，外延漂移主要发生在和定位边平行的X方向，外延畸变则主要发生在和定位边垂直的Y方向。例如，在外延生长的前道工艺中，埋层退火过程中因氧化引起的表面不连续状态也会在外延淀积时向上传播，外延淀积完成后表面出现的不连续位置相对外延下的埋层不连续位置发生横向位移，此图形变形称为外延漂移。埋层时留下后续层次对位的标记，在外延工艺中标记也发生了漂移，同时，埋层退火过程中因氧化引起的表面不连续状态也会在外延淀积时向上传播，外延淀积完成后表面出现的不连续位置相对外延下的埋层不连续位置发生图形变形，此图形变形称为外延畸变。埋层时留下后续层次对位的标记，在外延工艺中标记也发生了畸变，后续层次对位时需要找到前道留下的对位标记，如果外延畸变量很大，标记图形将会严重的收缩变小，光刻就很难找到对位信号，光刻的对位精度就会很难保证甚至无法对位，综上所述，研究外延畸变量和漂移量可以解决外延前后层次光刻对位精度的问题。目前，传统的外延漂移量的计算方法是，在外延生长步骤后，在两相邻埋层的中央制备一隔离，退火后对半导体器件进行切片，采用铬酸腐蚀液对切片的断面进行30秒左右的腐蚀，如图1所示，用高清晰度光学显微镜或扫描电子显微镜(SEM)等测试设备测试一埋层11到所述隔离的距离为a，另一埋层12到所述隔离130的距离为b，再测量外延层120的厚度c，则外延漂移量为(a-b) /2c。但该方法需要切片，并依赖于腐蚀液对衬底110、外延层120、隔离130腐蚀速率及腐蚀时间控制要求，且测量的过程繁琐，特别对于采用外延层120后加工隔离130来做对比的过程，工艺流程复杂，加工完上隔离130后才确认外延漂移量异常时，外延设备已经加工了多炉次外延漂移异常的产品，监控效率和意义不大。目前，传统的外延畸变量的计算方法是在外延生长步骤前对芯片进行切片，用高清晰度光学显微镜或扫描电子显微镜(SEM)等测试设备测试标记埋层窗口尺寸C，然后，在外延生长步骤后对芯片进行切片，用高清晰度光学显微镜或SEM测试标记外延窗口尺寸d，两者之差就是外延畸变量。如图2所示,衬底110上具有标记埋层窗口 111，标记埋层窗口111的尺寸为c，在衬底110上生长外延层120，由于标记埋层窗口 111的存在，使得外延层120生长时会产生标记外延窗口 121，标记外延窗口 121的尺寸为d，则畸变量为(c-d)。但该方法步骤繁杂，由于前后两次切片不是在同一芯片的同一位置上，所以受芯片间加工工艺波动影响较大，不同芯片的标记埋层窗口 111的尺寸c之间和标记外延窗口 121的尺寸d之间均存在一定差别，而且该方法需要在测试设备中分两次进行测试，受测试设备状态波动的影响，具有较大的测试误差，因此，采用该传统方法的精度不佳，且步骤繁琐。因此，如何提供一种半导体器件，使外延漂移量和外延畸变量的测试精度高并且步骤简单，已成为本领域技术人员需要解决的问题。
实用新型内容本实用新型的目的在于，提供一种半导体器件，采用本实用新型的半导体器件的制备方法测量外延漂移量，测试精度高并且步骤简单。为解决上述技术问题，本实用新型提供一种半导体器件，包括:衬底，所述衬底具有至少一第一埋层窗口和至少一第二埋层窗口 ；阻挡层，位于所述第一埋层窗口上；保护层，位于所述阻挡层旁的所述衬底上；中间层，位于所述第一外延层上，所述保护层的上表面和所述阻挡层的上表面的相接处具有一第一台阶差，所述第一台阶差形成一对比窗口 ；外延层，位于所述阻挡层和所述保护层以外的所述衬底上，所述外延层具有所述第二埋层窗口经外延生长后的外延窗口。进一步的 ，所述衬底还具有通过对所述第一埋层窗口进行离子注入而形成的第一埋层区，以及通过对所述第二埋层窗口进行离子注入而形成的第二埋层区。进一步的，所述离子注入的离子为锑或砷，离子注入的剂量为1E14 1E16。进一步的，所述保护层的材料为氧化物、氮化物、氮氧化物或多晶硅，所述保护层的厚度为3000A 10000/L进一步的，所述阻挡层的厚度为1500人 〗0000A。进一步的,所述外延层的厚度为ΙμπΓ ΟΟμπι。进一步的，所述第一埋层窗口的边缘到所述外延层的边缘的间距大于所述外延层的厚度。进一步的，所述第一埋层窗口的边缘到所述外延层的边缘的间距为所述外延层的厚度的1.5倍以上。进一步的，所述第一埋层窗口和第二埋层窗口的大小和形状相同。与现有技术相比，本实用新型提供的半导体器件具有以下优点:1、本实用新型提供的半导体器件，通过制备无外延漂移的对比窗口和外延漂移的外延窗口，通过比较对比窗口和外延窗口的距离得到外延漂移量，并通过比较对比窗口和外延窗口得到外延漂移量和外延畸变量，与现有技术相比，本测量方法直接通过光学显微镜或电子显微镜直接可以观测到，不用切片，节约成本，并达到及时监控的效果；本实用新型可以在同一半导体器件的同一位置上一次性测试，不受半导体器件间加工工艺和测试设备状态波动的影响，具有良好的测试精度；并且本实用新型的方法与半导体器件的制备流程相吻合，不需要切片，使得本方法可以和产品片的制备整合在一起，无需专门的制备测试用半导体器件，节约成本；本实用新型的方法通过一个结构可以同时测得外延漂移量和外延畸变量，简单方便。2、本实用新型提供的半导体器件，在选择性去除所述保护层、中间层和阻挡层的步骤中，使所述对比窗口保留，所述对比窗口与外延窗口的距离为所述对比窗口的中心与所述外延窗口的中心的距离，能够避免在对所述衬底进行外延工艺以生长外延层的过程中外延畸变对所述对比窗口与外延窗口的大小产生影响，从而进一步的避免外延畸变对所述对比窗口与外延窗口的距离产生影响。3、本实用新型提供的半导体器件，对所述第一埋层区域和第二埋层区域进行离子注入，可以真实的模拟管芯区的半导体器件的真实情况，真实的反映半导体器件中的外延漂移量和外延畸变量。4、本实用新型提供的半导体器件，所述第一埋层窗口的边缘到所述外延层的边缘的间距大于所述外延层的厚度，可以避免在生长所述外延层时，所述对比窗口边沿会出现多晶的聚集，进一步地避免聚集的多晶会积累向对比窗口扩张，从而保护对比窗口不被掩
至JHL ο5、本实用新型提供的半导体器件，所述第一埋层窗口和第二埋层窗口的大小和形状相同，使半导体器件在制备过程中，所述第一埋层窗口和第二埋层窗口受形状等影响降至最低，以减小误差，使在相同的工艺条件下具备最佳的对比性和准确性。
图1为现有技术中测量外延漂移量方法的剖面结构示意图；图2为现有技术中测量外延畸变量方法的剖面结构示意图；图3为本实用新型一实施例中半导体器件的制备方法的流程图；图4a_图4i为本实用新型一实施例中半导体器件的制备方法的剖面结构示意图；图5为本实用新型又一实施例中半导体器件的剖面结构示意图。
具体实施方式
下面将结合示意图对本实用新型的半导体器件进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。[0036]本实用新型的核心思想在于，提供一种半导体器件，包括衬底，所述衬底具有至少一第一埋层窗口和至少一第二埋层窗口 ；阻挡层，位于所述第一埋层窗口上；保护层，位于所述阻挡层旁的所述衬底上中间层，位于所述第一外延层上，所述保护层的上表面和所述阻挡层的上表面的相接处具有一第一台阶差，所述第一台阶差形成一对比窗口 ；外延层，位于所述阻挡层和所述保护层以外的所述衬底上，所述外延层具有所述第二埋层窗口经外延生长后的外延窗口，从而得到具有外延形变的所述外延窗口和没有外延形变的所述对比窗□。进一步，结合上述半导体器件，本实用新型还提供了一种半导体器件的制备方法，包括:步骤SOl，提供衬底；步骤S02，在所述衬底的上表面生长保护层；步骤S03，选择性去除所述保护层，暴露部分所述衬底，以在所述衬底上形成至少
一第一埋层区域和至少一第二埋层区域；步骤S04，对所述衬底进行工艺处理，以在所述第一埋层区域和所述第二埋层区域暴露的所述衬底上形成阻挡层，同时在所述衬底和剩余的所述保护层之间形成中间层，其中，所述保护层的上表面和所述阻挡层的上表面的相接处具有一第一台阶差，所述第一台阶差形成一对比窗口，所述中间层的下表面和所述阻挡层的下表面的相接处具有一第二台阶差，所述第一埋层区域的所述第二台阶差形成一第一埋层窗口，所述第二埋层区域的所述第二台阶差形成一第二埋层窗口；步骤S05，选择性去除所述保护层、中间层和阻挡层，使所述对比窗口保留，并露出所述第二埋层窗口；步骤S06，在所述第二埋层窗口上制备一外延层，所述外延层具有所述第二埋层窗口经外延生长后的外延窗口。以下列举所述半导体器件的几个实施例，以清楚说明本实用新型的内容，应当明确的是，本实用新型的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本实用新型的思想范围之内。以下结合图3以及图4a_图4i具体说明本实施例中半导体器件以及其制备方法。其中，图3为本实用新型一实施例中半导体器件的制备方法的流程图；图4a-图4i为本实用新型一实施例中半导体器件的制备方法的剖面结构示意图。首先，进行步骤S01，提供衬底210，在本实施例中，所述衬底210具有至少一第一图形区211和至少一第二图形区212，如图4a，将所述衬底210分为所述第一图形区211和所述第二图形区212，方便在步骤S03中只对所述第二埋层窗口进行外延生长。其中，衬底210的材料可以是硅、锗、II1- V族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底，在本实施例中采用的是硅衬底，本实施例中采用的衬底210中可以形成有MOS场效应晶体管、双极型晶体管等功能器件。对于双极性产品衬底主要以P (111)晶向为主。接着，进行步骤S02，在所述衬底210的上表面生长保护层221。在本实施例中，所述衬底210具有至少一第一图形区211和至少一第二图形区212，所以较佳的，在所述衬底210的第一图形区211和第二图形区212的上表面生长保护层221，如图4b，保护层221既可以在制备第一埋层窗口和第二埋层窗口时起限定形状的作用，又可以在步骤S03时保护第一埋层窗口 251不被外延层覆盖。所述保护层221的材料为氧化物、氮化物、氮氧化物或多晶硅，在本实施例中采用的是氧化硅，因为氧化硅在步骤S06中能有效地保护对比窗口的形状不会发生变化，但保护层221的材料并不限于氧化硅，如保护层221的材料为氮化硅、氮氧化硅、多晶硅，亦在本实用新型的思想范围之内。所述保护层221的厚度较佳的为3000人.、_10000/\,优选4000人、5000A, 8000A、9000A,如果保护层221厚度偏薄，在步骤S04中形成的对比窗口 251的台阶会偏低，会导致后续的测试不能分辨出对比窗口的形貌。然后，进行步骤S03，选择性去除所述保护层221，选择性去除所述保护层，以在所述衬底221上形成至少一第一埋层区域241和至少一第二埋层区域242。由于在本实施例中，所述衬底210具有至少一第一图形区211和至少一第二图形区212，所以在所述第一图形区211形成第一埋层区域241，并在所述第二图形区212形成第二埋层区域242，如图4c所示。较佳的，采用干法刻蚀的方法选择性去除所述保护层221，用干法刻蚀的使得所述第一埋层区域241和第二埋层区域242的台阶坡度陡峭。较佳的，所述第一埋层区域241和第二埋层区域242位于所述衬底210的非管芯区，如划片道或监控区，且为单独一道光刻层次，不影响管芯加工及工作性能，并能如实的反映外延生长的外延漂移量。在本实施例中，在步骤S03和步骤S04之间，还包括:对所述第一埋层区域241和第二埋层区域242进行离子注入，以在第一埋层区域241和第二埋层区域242中的所述衬底210内分别形成第一埋层区213和第二埋层区214，如图4d所示，对所述第一埋层区域241和第二埋层区域242进行离子注入可以真实的模拟管芯区的半导体器件的真实情况，真实的反映半导体器件中的外延漂移量。其中，所述离子注入的离子的种类和注入剂量为不作具体的限制，根据具体的工艺制定。较佳的，注入离子是锑或砷，注入剂量为IEiriEieo其中注入离子是锑或砷属于不活跃的施主杂质，可保证后续的高温工艺中，第一埋层区213和第二埋层区214的杂质不会扩散活跃，不会导致第一埋层区213和第二埋层区214浓度偏淡，引起对其他器件结构沾污、反型。其中剂量在1Ε1Γ1Ε16，剂量偏浓会导致退火不充分，在第一埋层区213和第二埋层区214退火时出现埋层染色。接着，进行步骤S04，对所述衬底210进行工艺处理，以在第一埋层区域241和第二埋层区域242暴露的所述衬底上形成阻挡层222，同时在所述衬底210和剩余的所述保护层221之间形成中间层223，其中，所述第一埋层区域241的所述保护层221的上表面和所述阻挡层222的上表面的相接处具有一第一台阶差，所述第一台阶差形成一对比窗口 261，所述中间层223的下表面和所述阻挡层222的下表面的相接处具有一第二台阶差，所述第一埋层区域241的所述第二台阶差形成一第一埋层窗口 251，所述第二埋层区域242的所述第二台阶差形成一第二埋层窗口 252，如图4e所示，采用本实施例的阻挡层222的方法可以在步骤S06中，有效地保护对比窗口 261不被外延层232覆盖。较佳的，采用热化学工艺，例如热氧化工艺、热氮化工艺或热碳化工艺。本实施例中采用的是热氧化工艺，所以本实施例所形成的阻挡层222和中间层223为氧化层，但通过热氮化工艺形成氮化层，亦在本实用新型的思想范围之内。较佳的，所述阻挡层的厚度为1500人 10000人，优选2000人、4000A, 5000A、9000人,以使第一埋层窗口 251、第二
埋层窗口 252和对比窗口都具有明显的台阶高度。[0054]在本实施例中，由于增加了对所述第一埋层区域241和第二埋层区域242进行离子注入的步骤，所以本实施例的热化学工艺为热退火工艺，但也可以在热退火工艺之后单独的加一步热化学工艺。由于本实施例中的衬底210为硅，所以在进行热化学工艺时，当通入氧时，第一埋层区213和第二埋层区214直接暴露在氧的气氛中，第一埋层区213和第二埋层区214的硅直接和氧发生反应而生长为阻挡层222，从而反应掉第一埋层区213和第二埋层区214的一部分硅，并向外生长一部分氧化层。如图4d所示，阻挡层222分为两部分:向下反应部分222a和向上生长部分222b。阻挡层222的厚度为Tl，则根据热氧化工艺，需要反应
0.46 X Tl厚度的硅，即向下反应部分222a的厚度为0.46T1。同时，在所述衬底210的第一埋层区213和第二埋层区214以外的区域上，由于有保护层221覆盖所述衬底210，所以会反应较少的硅生成较薄的中间层223，同理，中间层223也分为两部分:向下反应部分223a和向上生长部分223b。中间层223的厚度为T2，需要反应0.46XT2厚度的硅。具体的，由于阻挡层222和中间层223的厚度不同，所以对应下方所反应的硅厚度也不一样，阻挡层的下反应部分222a和中间层的下反应部分223a形成一台阶形貌，从而保留第一埋层窗口 251和第二埋层窗口 252。又由于阻挡层的向上生长部分222b的与保护层221的高度不同而形成一台阶差，从而形成对比窗口 261，半导体工艺中正是利用这一台阶形成了各对位标记。对比窗口 261保持了第一埋层窗口 251的大小、形状与位置，没有发生形变。例如，在本实施例中制备的保护层221的厚度为5000人，阻挡层222的厚度为5000人，则阻挡层222的下反应部分222a的厚度为2300人,阻挡层的向上生长部分222b的厚度为2700人，由于中间层223的厚度很薄相对于阻挡层222可以忽略，所以，第一埋层窗口 251和第二埋层窗口 252的台阶高度均为2300人,对比窗口 261的台阶高度均为2700人,很容易分辨。由于在选择性去除所述保护层步骤中用干法刻蚀的使得所述第一埋层窗口 251和第二埋层窗口 252的台阶坡 度陡峭，所以使得本步骤S04中的所述第一埋层窗口 251、第二埋层窗口 252和对比窗口 261的台阶坡度陡峭，利于后续分辨所述对比窗口 261和外延窗口 262的形状、位置和宽度。随后，进行步骤S05，在本实施例中，去除所述第二图形区212上的所述保护层221、阻挡层222和中间层223，以使第一埋层窗口 251边缘具有保护层221和中间层223，从而保留对比窗口 261，并且在生长外延层时，保护层221和中间层223能有效地保护对比窗口 261不被外延层覆盖，如图4f所示。最后，进行步骤S06，采用常规的外延工艺，在所述衬底上表面生长外延层232，由于外延生长的性质，外延层232会复制第二埋层窗口 252的形状但会发生漂移，以产生外延窗口 262，如4g所示。一般的，所述外延层232的厚度为I μ πΓ ΟΟ μ m，如5 μ m、10 μ m、20μπι、50μπι、80μπι，但不限于这个范围。又由于在本实施例中，所述第一图形区211上的所述保护层221、阻挡层222和中间层223没有在步骤S05中去除，所以被保留的所述保护层221、阻挡层222和中间层223在进行外延工艺时作为保护，使所述外延层232只形成于所述第二图形区212的所述衬底上，所以所述对比窗口 261被保留。在本实施例中，进行步骤S06中，在由于外延生长的性质，第二埋层窗口 252的会同时发生外延漂移和外延畸变，X方向的形变主要体现为外延漂移，Y方向的形变主要体现为外延畸变，如图4h所示。[0060]在本实施例中，所述半导体器件的制备方法还包括所述半导体器件的外延漂移量的测量方法。首先，在步骤S04和步骤S05之间，测量所述第一埋层窗口 213与第二埋层窗口214的距离。较佳的，所述第一埋层窗口 213与第二埋层窗口 214的距离可以为所述第一埋层窗口 213的中心与第二埋层窗口 214的中心的距离，以避免在步骤S06中多晶聚集和外延畸变的影响，但所述第一埋层窗口 213与第二埋层窗口 214的距离可以为所述第一埋层窗口 213的中心与第二埋层窗口 214的中心的距离。在对外延漂移量的测量方法中，并不需要满足所述第一埋层窗口 251和第二埋层窗口 252的大小和形状相同，因为外延漂移量的测量的关键在于有一对比点(所述第一埋层窗口 213的中心)和一漂移点(所述第二埋层窗口 214的中心)，不需要对所述第一埋层窗口 251和第二埋层窗口 252的大小和形状进行限定。并且对比点和漂移点不一定所述第一埋层窗口 213的中心和所述第二埋层窗口 214的中心，如图4g中对比点为所述第一埋层窗口 213的最左端，漂移点为所述第二埋层窗口214的最左端，述第一埋层窗口 213与第二埋层窗口 214的距离可以为所述第一埋层窗口213的最左端与第二埋层窗口 214的最左端的距离，亦在本实用新型的思想范围之内。较佳的，采用光学 显微镜或电子显微镜进行拍照，然后经过图像处理进行精确测量，也可以采用台阶仪进行测量。在本步骤中，拍摄的照片中，由于第二台阶差的存在，可以直接看到对比窗口 261和第二埋层窗口 252，可以确定所述第一埋层窗口 213的中心与第二埋层窗口 214的中心的距离。如图4e所示，所述第一埋层窗口 213的宽度为XI，所述第二埋层窗口 214的宽度为X2，所述第一埋层窗口 213的边缘到第二埋层窗口 214的边缘的距离为X3，则所述第一埋层窗口 213的中心与第二埋层窗口 214的中心的距离Sl=(Xl+X2)/2+X3。在本实施例中，测量所述第一埋层窗口 213的中心与第二埋层窗口 214的中心的距离还可以位于在步骤S03和步骤S04之间，亦能够测量所述第一埋层窗口 213的中心与第二埋层窗口 214的中心的距离。然后，测量所述第一埋层窗口 213与所述外延窗口 262的距离。为了避免步骤S06中多晶聚集和外延畸变的影响，所述第一埋层窗口 213与外延窗口 262的距离可以为所述第一埋层窗口 213的中心与外延窗口 262的中心的距离。较佳的,米用光学显微镜或电子显微镜进行拍照，然后经过图像处理进行精确测量，也可以采用台阶仪进行测量。在本实施例中，由于所述第一埋层窗口 213上具有没有发生外延形变的对比窗口 261，及对比窗口 261保持了所述第一埋层窗口 213的原有位置，所以在本步骤中，由于第二台阶差的存在，拍摄的照片中可以直接看到对比窗口 261和外延窗口 262，如图4g所示，对比窗口 261和外延窗口 262的距离即为所述第一埋层窗口 213与所述外延窗口 262的距离。所述对比窗口 261的宽度为X4，所述外延窗口 262的宽度为X5，所述对比窗口 261的边缘到外延窗口 262的边缘的距离为X6，则所述对比窗口 261的中心与外延窗口 262的中心的距离S2=(X4+X5)/2+X6。最后，计算外延生长中的外延漂移量，在本实施例中，所述对比窗口 261未发生外延漂移，所述外延窗口 262发生外延漂移，则外延漂移量
V2 - S iS = 1 "，其中H为外延层232的厚度，外延层232的厚度H可采用常规的方法
H
测得。其中外延漂移量S的正负表示漂移的方向，当外延漂移量S为正，说明外延的漂移沿着X轴的正方向，当外延漂移量S为负，说明外延的漂移沿着X轴的负方向，如图4g所示。[0066]在本实施例中，所述半导体器件的制备方法还包括所述半导体器件的外延畸变量的测量方法。在对所述衬底进行外延工艺以生长外延层步骤之后，测量所述对比窗口 261的宽度X9和外延窗口 262的宽度X10，经对比得到外延生长中的畸变量，如图4h和图4i所示，其中图4h为图4g的俯视图，图4i为所述半导体器件在Y方向上的剖视图。较佳的，采用光学显微镜或电子显微镜进行拍照，然后经过图像处理进行精确测量，也可以采用台阶仪进行测量。在本实施例中，第一埋层窗口 251的宽度和第二埋层窗口 252的宽度的大小一样，又由于第一埋层窗口 251的宽度和对比窗口 261的宽度一样,所以对比窗口 261的宽度和第一埋层窗口 251和第二埋层窗口 252的宽度的大小一样，即对比窗口 261的宽度X9和外延窗口 262的宽度XlO之差为畸变量。在本实施例的外延畸变量的测量方法中，所述第一埋层窗口 251和第二埋层窗口 252的大小和形状相同，使半导体器件在制备过程中，减小所述对比窗口 261和外延窗口 262受形状等影响降至最低，以减小误差，使在相同的工艺条件下具备最佳的对比性和准确性。当所述第一埋层窗口 251和第二埋层窗口 252的大小和形状相同时，所述畸变量为所述对比窗口 261的宽度和外延窗口 262的宽度之差。由于在本实施例中，在步骤S03中，去除了所述第二图形区212上的所述保护层221、阻挡层222和中间层223，而保留了所述第一图形区211上的所述保护层221、阻挡层222和中间层223，在进行对所述衬底进行外延工艺以生长外延层步骤时，外延层232与所述保护层221和中间层223接触的边缘会发生多晶的聚集，多晶的聚集会通过覆盖所述保护层221向所述第二图形区211内部扩张，如果所述第一埋层窗口 251的边缘到所述外延层232的边缘的间距过小，外延层232会完全覆盖所述保护层221，从而可能覆盖所述对比窗口 231。在本实施例中，为防止在步骤S06中，外延层232的生长会覆盖所述对比窗口 231而改变所述对比窗口 231的大小，所述第一埋层窗口 251的边缘到所述外延层232的边缘的间距大于所述外延层232的厚度。优选的，所述第一埋层窗口 251的边缘到所述外延层232的边缘的间距为所述外延层232的厚度的1.5倍以上。当所述第一埋层窗口 251的边缘到所述外延层232的边缘的间距为所述外延层232的厚度的1.5倍以上时，能更好地避免外延层232的生长覆盖所述对比窗口 231，以保持所述对比窗口 231的大小不变。由于在本实施例中，所述第一埋层窗口 251的边缘到所述外延层232的边缘的间距大于所述外延层232的厚度，外延层232的生长不会覆盖所述对比窗口 231，所以，在本实用新型中，所述第一埋层窗口 213与第二埋层窗口 214的距离也可以为所述第一埋层窗口213的边缘与第二埋层窗口 214的边缘的距离，对应的，所述对比窗口 261与外延窗口 262的距离为所述对比窗口 261的边缘与外延窗口 262的边缘的距离。在本实施例中，所述第二埋层窗口 252的宽度(Y方向)大于所述外延层232的厚度H，可以防止在步骤S06中，外延层232中的所述外延窗口 262由于发生外延畸变而被淹没，从而无法检测到，如当所述第二埋层窗口 252的宽度为所述外延层232的厚度H的1.5倍以上时，能更好地避免所述外延窗口 262被淹没。但所述第二埋层窗口 252的宽度X2不需要一定满足大于所述外延层232的厚度H的条件，只要能所述第二埋层窗口 252的宽度X2保证所述外延窗口 262被淹没即可。在本实施例中，所述第一埋层窗口 251的宽度等于所述第二埋层窗口 252的宽度，所以，所述第一埋层窗口 251的宽度也大于所述外延层232的厚度H。[0071]采用本实施例制备的半导体器件的结构如图4g，衬底210，所述衬底210具有至少一第一图形区211和至少一第二图形区212，所述第一图形区211内具有第一埋层窗口251，所述第二图形区212内具有第二埋层窗口 252 ;第一图形区外延层，位于所述衬底的第一图形区211上，所述第一图形区外延层包括保护层221，阻挡层222，以及中间层223，所述阻挡层222位于所述第一埋层窗口 251上，所述中间层223位于所述第一埋层窗口 251以外的所述第一图形区211上，所述保护层221位于所述中间层223上，所述阻挡层222上具有对比窗口 261,所述对比窗口 261与所述第一埋层窗口 213的大小、尺寸一致；外延层262,位于所述衬底210的第二图形区212上，所述外延层232具有所述第二埋层窗口 252经外延生长后的外延窗口 262。在本实施例中，也可以在步骤S05之中，去除所述第一图形区上的部分所述保护层和部分所述中间层，同时去除所述第二图形区上的所述保护层、保护层和中间层，同样可以在步骤S06时保留所述对比窗口 261，可以用于对外延漂移量和外延畸变量的测量，如图5所示，亦在本实用新型的思想范围之内。在本实施例中，第一图形区211和第二图形区212的个数、排列关系不受具体限制。本领域技术人员应当可以理解的是，在实际应用中，可以根据需要选择合适的尺寸、个数和间距。可以指出的是，在选择较多的尺寸、个数和间距，并按本实施例方法可以有更多数据研究外延工艺中的外延漂移量等相关现象。本实用新型的半导体器件还可以包括一些需要制备的功能器件，如CMOS管、二极管等，当需要检测该半导体器件的外延漂移量时，将该半导体器件放置于测试设备进行测试，如果该半导体器件的外延漂移量符合要求，该半导体器件可以继续进行下一步工艺流程，继续功能器件的制备，无需切片、报废，节约成本。本实用新型并不限于上述实施例，如在所述衬底上制备一外延层的步骤中，将第一埋层窗口 251用光刻胶覆盖，然后在衬底210上生长外延层232，由于外延生长的特性，所述外延层232具有所述第二埋层窗口 252经外延生长后的外延窗口 262，再通过氧化工艺将第一埋层窗口 251上的光刻胶去除，暴露出第一埋层窗口 251，同样直接通过对比第一埋层窗口 251和外延窗口 262的宽度或距离，得到外延畸变量或外延漂移量，亦在本实用新型的思想范围之内。综上所述，本实用新型提供一种半导体器件，包括衬底，所述衬底具有至少一第一图形区和至少一第二图形区，所述第一图形区内具有第一埋层窗口，所述第二图形区内具有第二埋层窗口 ；阻挡层，位于所述第一埋层窗口上，所述阻挡层上具有对比窗口，所述对比窗口与所述第一埋层窗口的大小、尺寸一致；外延层，位于所述衬底的第二图形区上，所述外延层具有所述第二埋层窗口经外延生长后的外延窗口。与现有技术相比，本实用新型具有以下优点:1、本实用新型提供的半导体器件，通过制备无外延漂移的对比窗口和外延漂移的外延窗口，通过比较对比窗口和外延窗口的距离得到外延漂移量，并通过比较对比窗口和外延窗口得到外延漂移量和外延畸变量，与现有技术相比，本测量方法直接通过光学显微镜或电子显微镜直接可以观测到，不用切片，节约成本，并达到及时监控的效果；本实用新型可以在同一半导体器件的同一位置上一次性测试，不受半导体器件间加工工艺和测试设备状态波动的影响，具有良好的测试精度；并且本实用新型的方法与半导体器件的制备流程相吻合，不需要切片，使得本方法可以和产品片的制备整合在一起，无需专门的制备测试用半导体器件，节约成本；本实用新型的方法通过一个结构可以同时测得外延漂移量和外
延畸变量，简单方便。2、本实用新型提供的半导体器件，在选择性去除所述保护层、中间层和阻挡层的步骤中，使所述对比窗口保留，所述对比窗口与外延窗口的距离为所述对比窗口的中心与所述外延窗口的中心的距离，能够避免在对所述衬底进行外延工艺以生长外延层的过程中外延畸变对所述对比窗口与外延窗口的大小产生影响，从而进一步的避免外延畸变对所述对比窗口与外延窗口的距离产生影响。3、本实用新型提供的半导体器件，对所述第一埋层区域和第二埋层区域进行离子注入，可以真实的模拟管芯区的半导体器件的真实情况，真实的反映半导体器件中的外延漂移量和外延畸变量。4、本实用新型提供的半导体器件，所述第一埋层窗口的边缘到所述外延层的边缘的间距大于所述外延层的厚度，可以避免在生长所述外延层时，所述对比窗口边沿会出现多晶的聚集，进一步地避免聚集的多晶会积累向对比窗口扩张，从而保护对比窗口不被掩
至JHL ο5、本实用新型提供的半导体器件，所述第一埋层窗口和第二埋层窗口的大小和形状相同，使半导体器件在制备过程中，所述第一埋层窗口和第二埋层窗口受形状等影响降至最低，以减小误差，使在相同的工艺条件下具备最佳的对比性和准确性。显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求1.一种半导体器件，包括: 衬底，所述衬底具有至少一第一埋层窗口和至少一第二埋层窗口； 阻挡层，位于所述第一埋层窗口上； 保护层，位于所述阻挡层旁的所述衬底上； 中间层，位于所述第一外延层上，所述保护层的上表面和所述阻挡层的上表面的相接处具有一第一台阶差，所述第一台阶差形成一对比窗口 ； 外延层，位于所述阻挡层和所述保护层以外的所述衬底上，所述外延层具有所述第二埋层窗口经外延生长后的外延窗口。
2.如权利要求1所述的半导体器件，其特征在于，所述衬底还具有通过对所述第一埋层窗口进行离子注入而形成的第一埋层区，以及通过对所述第二埋层窗口进行离子注入而形成的第二埋层区。
3.如权利要求2所述的半导体器件，其特征在于，所述离子注入的离子为锑或砷，离子注入的剂量为1E14 1E16。
4.如权利要求1所述的半导体器件，其特征在于，所述保护层的材料为氧化物、氮化物、氮氧化物或多晶娃，所述保护层的厚度为3000人 10000人。
5.如权利要求1所述的半导体器件，其特征在于，所述阻挡层的厚度为1500A-1OOOOA0
6.如权利要求1所述的半导体器件，其特征在于，所述外延层的厚度为Iym 100 μ m0
7.如权利要求1-6中任意一项所述的半导体器件，其特征在于，所述第一埋层窗口的边缘到所述外延层的边缘的间距大于所述外延层的厚度。
8.如权利要求7所述的半导体器件，其特征在于，所述第一埋层窗口的边缘到所述外延层的边缘的间距为所述外延层的厚度的1.5倍以上。
9.如权利要求1-6中任意一项所述的半导体器件，其特征在于，所述第一埋层窗口和第二埋层窗口的大小和形状相同。
专利摘要本实用新型揭示了一种半导体器件，包括衬底，所述衬底具有至少一第一埋层窗口和至少一第二埋层窗口；阻挡层，位于所述第一埋层窗口上；保护层，位于所述阻挡层旁的所述衬底上；中间层，位于所述第一外延层上，所述保护层的上表面和所述阻挡层的上表面的相接处具有一第一台阶差，所述第一台阶差形成一对比窗口；外延层，位于所述阻挡层和所述保护层以外的所述衬底上，所述外延层具有所述第二埋层窗口经外延生长后的外延窗口。采用本实用新型的半导体器件测量外延漂移量和外延畸变量，测试精度高并且步骤简单。
文档编号H01L29/06GK202957248SQ20122058713
公开日2013年5月29日 申请日期2012年11月8日 优先权日2012年11月8日
发明者杨彦涛, 李小峰, 王平, 张佼佼, 蒋敏 申请人:杭州士兰集成电路有限公司