高性能玻璃基60GHZ/MM波相控阵列天线及其制造方法与流程

技术特征：
1.一种相控阵列天线(PAA)基板，包括：包含多条发射器迹线的第一电介质层；配合到所述第一电介质层的第二电介质层，其中所述第一电介质层比所述第二电介质层具有更高的介电常数，其中所述第二电介质层是玻璃并且支撑设置于其顶表面上的平面天线元件阵列，并且其中所述第二电介质层包括对应于所述平面天线元件阵列的腔阵列，其中每个天线元件与所述第二电介质层中的对应的腔竖直对准。2.根据权利要求1所述的PAA基板，其中每个平面天线元件具有面积，并且其中每个对应的腔具有小于每个对应的平面天线元件面积的覆盖区。3.根据权利要求1所述的PAA基板，其中每个平面天线元件具有面积，并且其中每个对应的腔具有等于每个对应的平面天线元件面积的覆盖区。4.根据权利要求1所述的PAA基板，其中每个平面天线元件具有面积，并且其中每个对应的腔具有大于每个对应的天线元件面积的覆盖区。5.根据权利要求1所述的PAA基板，其中每个平面天线元件在其底表面上覆盖有所述第二电介质层。6.根据权利要求1所述的PAA基板，其中每个平面天线元件在其底表面上通过对应的腔得到暴露。7.一种设备，包括：包括过硅通孔和射频集成电路的管芯(TSVRFIC管芯)；以及与所述TSVRFIC管芯竖直集成的相控阵列天线(PAA)基板，其中所述PAA基板包括支撑至少一条发射器迹线的第一电介质层，其中所述PAA基板包括设置于玻璃第二电介质层上的多个天线元件，所述多个天线元件中的每一个天线元件通过多个过硅通孔耦合到TSVRFIC管芯，并且所述多个天线元件中的每一个天线元件设置于形成在所述第二电介质层中的腔上方，并且其中所述第二电介质层设置于支撑至少一条发射器迹线的第一电介质层上，其中所述第一电介质层比所述第二电介质层具有更高的介电常数。8.根据权利要求7所述的设备，其中每个天线元件具有面积，并且其中所述腔具有小于所述天线元件面积的覆盖区。9.根据权利要求7所述的设备，其中每个天线元件具有面积，并且其中所述腔具有等于所述天线元件面积的覆盖区。10.根据权利要求7所述的设备，其中每个天线元件具有面积，并且其中所述腔均具有大于所述天线元件面积的覆盖区。11.根据权利要求7所述的设备，其中所述PAA基板中的所述多个天线元件通过所述PAA基板中的感应耦合空隙耦合到所述TSVRFIC管芯。12.根据权利要求7所述的设备，其中所述PAA基板中的所述多个天线元件通过所述PAA基板中的通孔耦合而耦合到所述TSVRFIC管芯。13.根据权利要求7所述的设备，还包括：第一级互连基板，所述TSVRFIC管芯安装在所述第一级互连基板上，其中所述PAA基板包括耦合到所述多个天线元件并且还耦合到所述TSVRFIC管芯的嵌入式地平面；以及设置于所述PAA基板和所述TSVRFIC管芯安装于其上的所述第一级互连基板之间的至少一个伪凸块。14.根据权利要求7所述的设备，还包括：过硅通孔数字处理器管芯(TSVDP管芯)，所述过硅通孔数字处理器管芯(TSVDP管芯)通过所述TSVRFIC管芯中的至少一个过硅通孔和所述TSVDP管芯中的至少一个过硅通孔耦合到所述TSVRFIC管芯，并且其中所述TSVDP管芯和所述TSVRFIC管芯在所述PAA基板下方竖直集成；第一级互连基板，所述TSVDP管芯安装在所述第一级互连基板上，其中所述PAA基板包括耦合到所述多个天线元件并且还耦合到所述TSVRFIC管芯的嵌入式地平面；以及设置于所述PAA基板和所述TSVRFIC管芯安装于其上的所述第一级互连基板之间的至少一个伪凸块。15.根据权利要求7所述的设备，还包括：过硅通孔存储器管芯，所述过硅通孔存储器管芯通过所述TSVRFIC管芯中的至少一个过硅通孔和所述过硅通孔存储器管芯中的至少一个过硅通孔耦合到所述TSVRFIC管芯，并且其中所述过硅通孔存储器管芯和所述TSVRFIC管芯在所述PAA基板下方竖直集成；以及第一级互连基板，所述过硅通孔存储器管芯安装在所述第一级互连基板上，并且其中所述第一级互连基板包括嵌入其中的至少一个无源器件，所述无源器件利用所述TSVRFIC管芯工作。