一种tft阵列基板及显示面板、显示装置制造方法
【专利摘要】本发明公开了一种双栅线型（Dual?Gate?Line）TFT阵列基板及包含该双栅线型TFT阵列基板显示面板、显示装置。该双栅线型TFT阵列基板采用多条传输线，每一所述传输线设置于相邻的所述两像素列之间；并且，每一所述传输线设置于相邻的所述数据线之间。多条传输线与所述多条栅线对应电连接。如此的传输线的设计可以能够减少外围走线所占的面板边框面积，提高排版率。
【专利说明】—种TFT阵列基板及显示面板、显示装置
【技术领域】
[0001]本发明涉及主动阵列(Active Matrix Array)领域,特别涉及一种双栅线型(DualGate Line) TFT (Thin Film Transistor)阵列基板及包含该双栅线型TFT阵列基板显示面板、显示装置。
【背景技术】
[0002]TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜晶体管液晶不器)是利用夹在液晶层上电场强度的变化，改变液晶分子的取向，从而控制透光的强弱来显示图像的。一般来讲，一块完整的液晶显示面板必须具有背光模块、偏光片、TFT阵列基板和彩膜(CF，Color Filter)基板以及由它们两块基板组成的盒中填充的液晶分子层构成。TFT阵列基板上有大量的像素电极，像素电极上的电压通断及大小由与横向栅线相连的栅极、与纵向数据线连接的源极信号控制。CF上基板上的公共电极与TFT阵列基板上的像素电极之间的电场强度变化控制着液晶分子的取向。TFT阵列基板上与栅线平行并处于同一层的存贮电容底电极线(Vcom线)和像素电极之间可以形成的存储电容用来维持下一个信号来临前液晶分子的状态。
[0003]现有技术提出一种双栅线型(Dual Gate Line) TFT阵列结构，如图1所示。在图中同一行像素电连接至两条栅线，例如第一行像素PX中的TFT的栅极电连接到栅线G11、G12上，其中位于奇数列的像素的TFT的栅极电连接至第一栅线GlI，位于偶数列的像素PX的TFT的栅极电连接到第二栅线G12 ；(除第一列和最后一列外)相邻的两像素列，共同电连接至同一条数据线:相邻的两像素列，其中所有像素的TFT的源极/漏极电连接至同一数据线，例如第二像素列和第三像素列的TFT的源极/漏极共同电连接至数据线D2，依次类推。从而使得以减少数据线的数量。
[0004]但由于外围区域的栅线走线的数量增加了一倍，因此栅极走线需要更多的面积进行排版，使得边框变大导致排版率低，如CN201110104773中采用的双栅线型(Dual GateLine) TFT阵列结构，虽然带来了预期的技术效果，但是没有考虑到因面板边框变大而带来的不良影响。这对于使用同一驱动芯片驱动数据线和栅线的TFT阵列基板的影响尤其明显，排版率下降更显著。另外，目前技术中，将栅极驱动芯片(Gate IC或Gate integratedcircuit)设置在数据驱动芯片(Source IC, Source integrated circuit)相邻的一侧,如图1、图7所示。虽然外围区域的栅线走线的数量没有增加，但由于栅极驱动芯片与数据驱动芯片是相邻的位置关系，栅极驱动芯片与数据驱动芯片本身需要占据一定的排版面积，使得边框加大，也导致了排版率低。
【发明内容】
[0005]本发明的目的是为了克服现有技术中，因栅极走线的方式而导致面板边框变大而带来的不良影响存在的问题，而提供一种双栅线型TFT阵列基板以及包含该双栅线型TFT阵列基板显示面板、显示装置。该双栅线型TFT阵列基板所采用的栅线的走线方式能够减少外围区域栅极走线或驱动芯片所占据的阵列基板的边框面积，提高边框区域的排版率。
[0006]根据本发明的一个示范性的实施例，提供一种TFT阵列基板，包括，
[0007]—基板；设置于所述基板上的绝缘交叉的多条栅线和多条数据线，所述栅线按行配置，所述数据线按列配置；像素阵列，每一像素设置于所述栅线与所述数据线的交叉处，同一行像素电连接至两条栅线，相邻的两像素列电连接至同一条数据线；即:同一行像素中的TFT的栅极电连接到两条栅线上，其中位于奇数列的像素PX的TFT的栅极电连接至所述两条栅线中的一条栅线(称为第一栅线)，位于偶数列的像素PX的TFT的栅极电连接到所述两条栅线中的另一条栅线(称为第二栅线)；相邻的两像素列电连接至同一条数据线:相邻的两像素列，其中的所有像素的TFT的源极/漏极电连接至同一数据线。其中，所述TFT阵列基板还包括，多条传输线，每一所述传输线设置于相邻的所述两像素列之间；
[0008]并且，每一所述传输线设置于相邻的所述数据线之间。
[0009]所述多条传输线与所述多条扫描线对应电连接，即传输线的数量不可以少于扫描线的数量，有两种情况分别是:当传输线的数量可以与扫描线的数量相等，则传输线与扫描线对应电连接；当传输线比扫描线的数量多，则每一条扫描线都至少有一传输线与其电连接，但由于传输线的数量较多，可以有某些传输线不与任何扫描线电连接。
[0010]优选地，所述的TFT阵列基板分辨率的大小需要满足分辨率条件；n≤m/4，m为
像素的列数，η为像素的行数，m、n均为正整数。其原因是满足此条件时，传输线在像素区有
足够的位置须满足以下条件2*n≤mx1/2即n≤m/4像素区才会有足够的空间设置传输线。
[0011]优选地，所述TFT阵列基板还包括位于所述栅线与数据线之间，并使二者电性绝缘的第一绝缘层；贯穿所述绝缘层的第一过孔。
[0012]优选地，所述传输线通过所述第一过孔与所述栅线连接。
[0013]优选地，所述的传输线与数据线位于同一层或不同层。
[0014]优选地，所述TFT阵列基板还包括数据驱动芯片、栅极驱动芯片，所述栅极驱动芯片与所述传输线电连接；所述数据驱动芯片与数据线电连接；所述的栅极驱动芯片设置在数据驱动芯片的对侧。
[0015]优选地，所述TFT阵列基板还包括一驱动芯片，所驱动芯片与所述数据线、所述栅线电连接。
[0016]优选地，所述TFT阵列基板还包括位于外围区域的栅线引线，所述栅线引线与所述栅线位于同一层；所述传输线通过所述栅线引线与所述驱动芯片电连接。
[0017]优选地，所述TFT阵列基板还包括位于贯穿所述绝缘层的第二过孔，所述栅线引线与所述的传输线通过第二过孔连接，所述栅线引线与所述驱动芯片是直接电连接，所述数据线与所述驱动芯片是直接电连接。
[0018]本发明还提供了一种显示面板，包括:TFT阵列基板，所述TFT阵列基板为上述所述的TFT阵列基板。
[0019]该显示面板可以为液晶显示面板或有机发光二极管(OLED)显示面板或等离子显示面板或电子纸。
[0020]本发明还提供了一种显示装置，包括，显示面板；所述的显示面板为上述的显示面板。
[0021]经由上述的技术方案可知，与现有技术相比，本发明公开了一种双栅线型(DualGate Line) TFT阵列基板及包含该双栅线型TFT阵列基板显示面板、显示装置。该双栅线型TFT阵列基板采用多条传输线，每一所述传输线设置于相邻的所述两像素列之间；并且，每一所述传输线设置于相邻的所述数据线之间。多条传输线与所述多条栅线对应电连接。如此的传输线的设计可以能够减少外围走线所占的面板边框面积，提高排版率。
【专利附图】
【附图说明】
[0022]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1为现有技术中公开的一种双栅线型阵列基板结构的示意图；
[0024]图2a为本发明实施例一公开的一种双栅线型阵列基板结构的示意图；
[0025]图2b为本发明实施例一公开的一种双栅线型阵列基板另一种结构的不意图；
[0026]图2c为本发明实施例一公开的一种双栅线型阵列基板结构的第一过孔剖面图；
[0027]图2d为本发明实施例一公开的一种双栅线型阵列基板结构的另一第一过孔剖面图；
[0028]图3为本发明实施例二公开的一种双栅线型阵列基板结构的示意图；
[0029]图4a为本发明实施例三公开的一种双栅线型阵列基板结构的示意图；
[0030]图4b为本发明实施例三公开的一种双栅线型阵列基板结构的第二过孔剖面图；
[0031]图5为本发明实施例四公开的一种双栅线型阵列基板结构的示意图；
[0032]图6为本发明实施例五公开的一种双栅线型阵列基板结构的示意图；
[0033]图7为现有技术中公开的另一种双栅线型(Dual Gate Line) TFT阵列基板结构的示意图；
[0034]图8为在图7结构上实施本发明的一种双栅线型阵列基板结构的示意图。
[0035]10:TFT阵列基板；11:第一绝缘层；12:第三绝缘层；
[0036]13:1T0像素电极14:第二绝缘层
[0037]D:数据线Dl-Dx:数据线，X、η取正整数
[0038]G:栅线Gll_Gm2:栅线，其中m为正整数。
[0039]H:第一过孔LH:第二过孔
[0040]L:栅线引线Ll-Lp:栅线引线，其中P≥m，m、p为正整数。
[0041]T:传输线Tl-Tp:传输线，其中P≥m，m、P为正整数。
[0042] Tl-Tq:传输线，其中q为正整数。
【具体实施方式】
[0043]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0044]本发明以下实施例公开了一种双栅线型(Dual Gate Line) TFT (Thin FilmTransistor)阵列基板及包含该双栅线型TFT阵列基板显示面板、显示装置。该双栅线型TFT阵列基板所采用多条传输线，每一所述传输线设置于相邻的所述两像素列之间；并且每一所述传输线设置于相邻的所述数据线之间。多条传输线与所述多条栅线对应电连接。如此的传输线的设计可以能够减小panel (面板)的左右边框的宽度。具体结构通过以下实施例进行详细说明。
[0045]以下实施例中，TFT阵列基板分辨率的大小均满足分辨率条件:
【权利要求】
1.一种TFT阵列基板，包括， 一基板； 设置于所述基板上的绝缘交叉的多条栅线和多条数据线，所述栅线按行配置，所述数据线按列配置； 像素阵列，每一像素设置于所述栅线与所述数据线的交叉处，同一行像素电连接至两条栅线，相邻的两像素列电连接至同一条数据线； 其特征在于:所述TFT阵列基板还包括，多条传输线，每一所述传输线设置于相邻的所述两像素列之间；并且每一所述传输线设置于相邻的所述数据线之间； 所述多条传输线与所述多条栅线对应电连接。
2.如权利要求1所述的TFT阵列基板，其特征在于，所述的TFT阵列基板分辨率的大小需要满足分辨率条件:77 - Y m为像素的列数，η为像素的行数,m、η均为正整数。
3.如权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括位于所述栅线与数据线之间，并使二者电性绝缘的第一绝缘层；贯穿所述绝缘层的第一过孔。
4.权利要求3所述的TFT阵列基板，其特征在于，所述传输线通过所述第一过孔与所述栅线连接。
5.如权利要求1所述的TFT阵列基板，其特征在于，所述的传输线与数据线位于同一层。
6.如权利要求1所述的TFT阵列基板，其特征在于，所述的传输线与数据线位于不同层。
7.如权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括数据驱动芯片、栅极驱动芯片，其特征在于，所述栅极驱动芯片与所述传输线电连接；所述数据驱动芯片与数据线电连接；所述的栅极驱动芯片设置在数据驱动芯片的对侧。
8.如权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括一驱动芯片，所述驱动芯片与所述数据线、所述传输线电连接。
9.如权利要求7或8所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括位于外围区域的栅线引线，所述栅线引线与所述栅线位于同一层；所述传输线通过所述栅线引线与所述驱动芯片电连接。
10.如权利要求9所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括贯穿所述绝缘层的第二过孔； 所述栅线引线与所述的传输线通过第二过孔连接。
11.一种显示面板，其特征在于，包括，如权利要求1-10任一项所述的TFT阵列基板。
12.—种显示装置，其特征在于，包括，如权利要求11所述的显示面板。
【文档编号】H01L23/50GK103926764SQ201310081939
【公开日】2014年7月16日 申请日期:2013年3月14日 优先权日:2013年3月14日
【发明者】张伟伟 申请人:上海中航光电子有限公司, 天马微电子股份有限公司