半导体器件的形成方法
【专利摘要】一种半导体器件的形成方法，包括：提供半导体衬底，在衬底中形成有隔离结构，隔离结构将衬底隔离为第一有源区和第二有源区，第一有源区和第二有源区的类型相反；在衬底上形成高K介质层、位于高K介质层上的导电层，将位于第一有源区的导电层定义为第一导电层，位于第二有源区的导电层定义为第二导电层；对第一导电层和/或第二导电层进行功函数调整；进行功函数调整后，图形化第一导电层、第二导电层和高K介质层，形成位于第一有源区的第一栅极及位于第一栅极下的第一高K栅介质层，位于第二有源区的第二栅极及位于第二栅极下的第二高K栅介质层。本发明通过对第一导电层和/或第二导电层进行功函数调整，不使用刻蚀工艺，不会损伤高K介质层。
【专利说明】半导体器件的形成方法
【技术领域】
[0001] 本发明涉及半导体【技术领域】，特别涉及一种半导体器件的形成方法。
【背景技术】
[0002] 在现有的金属栅工艺中，可以通过调节晶体管的功函数来调整晶体管的阈值电 压，进而改善晶体管的性能。考虑到NM0S晶体管和PM0S晶体管的工作原理不同，若NM0S晶 体管的金属栅功函数减小，PM0S晶体管的金属栅功函数增大，可以降低NM0S晶体管和PM0S 晶体管的阈值电压，进而提高晶体管的性能。例如，对NM0S晶体管的金属栅极的功函数范 围大约为4. 1?4. 3eV，PM0S晶体管的金属栅极的功函数范围大约为5. 0?5. 2eV。因此， 在现有技术中，对NM0S晶体管和PM0S晶体管的金属栅极会选择不同的材料，进而可以获得 具有不同功函数范围的金属栅极。
[0003] 在现有技术中，形成上述NM0S晶体管和PM0S晶体管的金属栅极的方法，包括：
[0004] 参照图1，在衬底10中形成有隔离结构11，隔离结构11将衬底隔离为P型有源区 和N型有源区，在衬底10上还形成有!1?) 2层12、位于!1?)2层12上的TiAIN层13 ;
[0005] 参照图1和图2,图形化TiAIN层13,刻蚀去除N型有源区的TiAIN层，剩余P型 有源区的TiAIN层14 ;
[0006] 参照图3,在N型有源区的!1?)2层12上形成TiN层15 ;
[0007] 参照图3和图4,图形化TiAIN层14、TiN层15和!1?)2层12,在P型有源区形成 PM0S晶体管的栅极16及高K栅介质层161，在N型有源区形成NM0S晶体管的栅极17和高 K栅介质层171。其中，栅极16的TiAIN材料为PM0S晶体管提供较高的功函数，栅极17的 TiN材料为NM0S晶体管提供较低的功函数。
[0008] 但是，使用现有技术形成的金属栅极应用到晶体管中，得到晶体管的性能不佳。
【发明内容】
[0009] 本发明解决的问题是使用现有技术形成的金属栅极应用到晶体管中，得到晶体管 的性能不佳。
[0010] 为解决上述问题，本发明提供一种新的半导体器件的形成方法，包括：
[0011] 提供半导体衬底，在所述衬底中形成有隔离结构，所述隔离结构将衬底隔离为第 一有源区和第二有源区，所述第一有源区和第二有源区的类型相反；
[0012] 在所述衬底上形成高K介质层、位于高K介质层上的导电层，将位于第一有源区的 导电层定义为第一导电层，位于第二有源区的导电层定义为第二导电层；
[0013] 对所述第一导电层和/或第二导电层进行功函数调整；
[0014] 进行功函数调整后，图形化第一导电层、第二导电层和高K介质层，形成位于第一 有源区的第一栅极及位于第一栅极下的第一高K栅介质层，位于第二有源区的第二栅极及 位于第二栅极下的第二高K栅介质层。
[0015] 可选的，对所述第一导电层或第二导电层进行功函数调整的方法，包括：
[0016] 在所述导电层上形成图形化的掩模层，定义第一导电层或第二导电层的位置；
[0017] 以所述图形化的掩模层为掩模，对第一导电层或第二导电层进行离子注入，用于 调整功函数；
[0018] 去除图形化的掩模层。
[0019] 可选的，对所述第一导电层和第二导电层进行功函数调整的方法，包括：
[0020] 在所述导电层上形成第一掩模层，定义第一导电层的位置；
[0021] 以所述第一掩模层为掩模，对第一导电层进行第一类型离子注入，用于调整功函 数；
[0022] 去除第一掩模层；
[0023] 去除第一掩模层后，形成第二掩模层，定义第二导电层的位置；
[0024] 以所述第二掩模层为掩模，对第二导电层进行第二类型离子注入，用于调整功函 数，其中，第一类型离子不同于第二类型离子类型；
[0025] 去除第二掩模层。
[0026] 可选的，当第一有源区的类型为P型有源区，第二有源区的类型为N型有源区时， 对第一导电层注入的离子为镧或锶，对第二导电层注入的离子为铝或铒；当第一有源区的 类型为N型有源区，第二有源区的类型为P型有源区时，对第一导电层注入的离子为铝或 铒，对第二导电层注入的离子为镧或锶。
[0027] 可选的，第一导电层和/或第二导电层注入的离子剂量范围为lel4?lel6atom/ cm 2,提供能量范围为2?40keV。
[0028] 可选的，在去除图形化的掩模层后，进行退火处理。
[0029] 可选的，去除第一掩模层后、去除第二掩模层后，均进行退火处理。
[0030] 可选的，所述退火处理过程发生在N2和/或Ar气体环境中，所述温度范围为 500?1000°C，退火处理时间为5?100s。
[0031] 可选的，所述气体环境还包括He气体。
[0032] 可选的，图形化第一导电层、第二导电层和高K介质层的方法，包括：
[0033] 形成图形化的掩模层，定义第一栅极、第二栅极的位置；
[0034] 以所述图形化的掩模层为掩模，刻蚀所述导电层、高K介质层，形成位于第一有源 区的第一栅极及位于第一栅极下的第一高K栅介质层，位于第二有源区的第二栅极及位于 第二栅极下的第二高K栅介质层；
[0035] 去除所述图形化的掩模层。
[0036] 可选的，刻蚀所述导电层、高K介质层的方法为湿法腐蚀法。
[0037] 可选的，所述湿法腐蚀法的腐蚀剂为ΝΗ40Η和H20 2的混合水溶液。
[0038] 可选的，所述导电层的材料包括 Cu、Ag、Au、Pt、Ni、Ti、TiN、TiAIN、TaN、Ta、TaC、 TaSiN、W、WN、WSi 的一种或多种。
[0039] 可选的，导电层的厚度范围为20 ~丨00/\。
[0040] 可选的，所述高K介质层的材料包括氧化铪、硅酸铪、氧化锆、碳酸锶钡或锆钛酸 铅。
[0041] 可选的，在所述衬底与高K介质层之间还形成有界面层。
[0042] 可选的，所述界面层的材料为氧化硅。
[0043] 与现有技术相比，本发明具有以下优点：
[0044] 本发明在衬底上形成高K介质层、位于高K介质层上的导电层，将位于第一有源区 的导电层定义为第一导电层，位于第二有源区的导电层定义为第二导电层；对第一导电层 和/或第二导电层进行功函数调整；在进行功函数调整后，图形化第一导电层和高K介质 层，形成第一栅极及位于第一栅极下的第一高K栅介质层；图形化第二导电层和剩余高K介 质层，形成第二栅极及位于第二栅极下的第二高K栅介质层。与现有技术相比，本发明通过 对第一导电层和/或第二导电层进行功函数调整，而不使用刻蚀工艺，这不会损伤到高K介 质层，进而保证后续高K介质层形成的高K栅介质层的完整性。高K栅介质层不会遭到损 伤，一方面使得高K栅介质层的等效氧化层厚度符合预期，减小晶体管的栅极漏电流；另一 方面，高K栅介质层厚度符合预期，确保高K栅介质层的电学性能稳定，增强晶体管的可靠 性和稳定性，显著提升包括该晶体管的半导体器件的性能。
[0045] 另外，本发明通过对第一导电层和/或第二导电层进行功函数调整，不仅可以得 到具有不同功函数值的第一栅极和第二栅极，还可以显著调整第一栅极和/或第二栅极的 功函数，以达到调节晶体管阈值电压的目的，并进而改善晶体管的性能。
【专利附图】
【附图说明】
[0046] 图1?图4是现有技术的金属栅极形成方法的剖面结构示意图；
[0047] 图5是本发明具体实施例的半导体器件形成方法的流程示意图；
[0048] 图6?图8是本发明具体实施例的半导体器件形成方法的剖面结构示意图。
【具体实施方式】
[0049] 发明人针对现有技术中存在的问题进行了研究，发现：参照图2和图3,在刻蚀去 除N型有源区的TiAIN层时，会过刻蚀损伤到Hf0 2层12。遭到损伤的Hf02层变薄，后续形 成N型有源区的TiN层15过程的TiN可能会扩散至衬底10中，这会影响到NM0S晶体管的 可靠性和稳定性。而且，Hf〇 2层作为栅介质层厚度减小，会增大栅极漏电流，造成晶体管的 性能不佳。
[0050] 发明人经过创造性研究，得到一种新的形成半导体器件的方法。为使本发明的上 述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的 说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采 用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限 制。
[0051] 参照图6,并结合参照图5,执行步骤S51，提供半导体衬底100,在衬底100中形成 有隔离结构101，隔离结构101将衬底1〇〇隔离为第一有源区301和第二有源区302,第一 有源区301和第二有源区302的类型相反。
[0052] 在具体实施例中，所述半导体衬底100为硅衬底、锗衬底、氮化硅衬底或者绝缘体 上硅衬底等；或者还可以包括其它的材料，例如砷化镓等III- V族化合物。其中，第一有源 区301的衬底为P型离子掺杂，形成P型有源区；第二有源区302的衬底为N型离子掺杂， 形成N型有源区，或者相反。
[0053] 在具体实施例中，隔离结构101可以为局部氧化隔离（L0C0S)或浅沟槽隔离 (STI)。在本实施例中，隔离结构101为浅沟槽隔离结构。形成浅沟槽隔离结构的方法为公 知，并不构成对本发明保护范围的限制。
[0054] 继续参照图6,并结合参照图5,执行步骤S52,在衬底100上形成高K介质层102、 位于高K介质层102上的导电层103,将位于第一有源区301的导电层定义为第一导电层 131，将位于第二有源区302的导电层定义为第二导电层132。
[0055] 在具体实施例中，高K介质层102具有较高的介电常数，用于后续形成高K栅介质 层。这种高K介质层102的材料包括但不限于氧化铪、硅酸铪、氧化锆、碳酸锶钡或锆钛酸 铅。根据高K介质层选择的材料，可选择热氧化、等离子氧化、化学气相沉积法或物理气相 沉积法形成高K介质层102。
[0056] 在具体实施例中，导电层103用于后续形成栅极。导电层103的材料可以提供合 适的功函数，因此导电层103的材料不限于金属如Cu、Ag、Au、Pt、Ni、Ti、TiN、AlTiN、TaN、 Ta、TaC、TaSiN、W、WN、WSi的一种或多种，还可包括其他合适的材料。导电层103的功函 数除了与所选材料有关，还与材料的厚度有关。在本实施例中，导电层103的厚度范围为 20 ~ 100A，，可以达到所需的功函数值。导电层103的形成方法包括化学气相沉积或物理 气相沉积法。
[0057] 在具体实施例中，在形成高K介质层102之前，可在衬底100上形成氧化硅层(未 示出)作为界面层。该界面层不仅能在衬底和界面层之间提供较佳品质的界面，还能在后续 高K栅介质层和界面层之间提供较佳品质的界面，从而改善后续高K栅介质层与衬底之间 的界面特性，进而提高晶体管的电学性能。
[0058] 参照图6和图7,并结合参照图5,执行步骤S53,对第一导电层131和/或第二导 电层132进行功函数调整。在本实施例中，对第二导电层132进行功函数调整。
[0059] 正如前文所述，导电层103的材料可以提供适当的功函数。以第一有源区301为 P型有源区，第二有源区302为N型有源区为例，导电层103的材料可以提供较小功函数并 能满足后续第一栅极的需要，则对第二导电层132进行功函数调整，提高后续第二栅极的 功函数；相反，若导电层103的材料可以提供较大功函数并能满足后续第二栅极的需要，则 对第一导电层131进行功函数调整，降低后续第一栅极的功函数；若导电层103的材料不能 满足后续第一栅极和第二栅极对功函数的需求，则对第一导电层131和第二导电层132均 需要进行功函数调整，只是功函数调整的类型不同。
[0060] 在具体实施例中，对第一导电层131和/或第二导电层132进行功函数调整的方 法，为离子注入法。具体的，以在第二导电层132进行功函数调整为例，功函数调整方法包 括：在导电层103上形成图形化的掩模层（未示出），定义第二导电层132的位置；以图形化 的掩模层为掩模，对第二导电层132进行离子注入，以调整功函数；最后，去除图形化的掩 模层。其中，图形化的掩模层可以选择光刻胶层或其他可充当掩模层的材料。若对第一导 电层131进行功函数调整，可参考对第二导电层132进行功函数调整的方法，差别在于图形 化的掩模层的图形不同而已。
[0061] 在具体实施例中，在去除图形化的掩模层后，进行低温退火处理，可以使得注入离 子在导电层中形成稳定化合物，并促进注入离子在导电层中的扩散。以导电层的材料选择 氮化钛为例，若注入的离子为铝，在低温退火过程，处于游离状态的铝会加速在导电层中 扩散，并与氮化钛结合形成氮化钛铝的稳定化合物。其中，低温退火的低温范围为500? 1000°C，可以达到合适的效果。若温度低于500°C，注入离子在导电层中会无法形成稳定化 合物；若温度高于1000°C，注入离子的扩散速率过快，可能会扩散到高K介质层102中，进 而影响高K介质层102的电学性能。为防止在低温退火过程中，空气中的氧气可能氧化导 电层或高K介质层，低温退火最好处于氮气和氩气气氛中，还可进一步包括He气体。这可 以进一步提高导电层或高K介质层的成分稳定性，进而提升半导体器件的性能。
[0062] 在具体实施例中，若对第一导电层131和第二导电层132均进行功函数调整，具体 方法包括：先形成第一掩模层，定义第一导电层131的位置；以第一掩模层为掩模，对第一 导电层131进行第一类型离子注入；去除第一掩模层。在去除第一掩模层后，进行退火处 理。之后，形成第二掩模层，定义第二导电层的位置；以第二掩模层为掩模，对第二导电层 132进行第二类型离子注入；去除第二掩模层。其中，第一类型离子不同于第二类型离子类 型。在去除第二掩模层后，可接着进行退火处理，具体可参见上文退火处理的介绍。
[0063] 在具体实施例中，需要根据第一有源区301的类型和第二有源区302的类型，选择 注入的离子类型。当第一有源区301的类型为P型有源区，第二有源区302的类型为N型有 源区时，对第一导电层131注入的离子为镧或锶，对第二导电层132注入的离子为铝或铒； 当第一有源区的类型为N型有源区，第二有源区的类型为P型有源区时，对第一导电层131 注入的离子为铝或铒，对第二导电层132注入的离子为镧或锶。其中，铝或铒可以提供较低 的功函数范围，进而达到减小NM0S晶体管栅极功函数的目的；镧或锶可以提供较高的功函 数范围，进而达到增加PM0S晶体管栅极功函数的目的。
[0064] 在具体实施例中，功函数还与注入的离子剂量相关，在离子注入过程中，提供离子 的剂量范围为lel4?lel6atom/cm2,可以形成合适剂量的掺杂。在离子注入的过程中，提 供能量范围为2?40keV，可以在第二导电层132中形成合适深度的掺杂。
[0065] 参照图7和图8,并结合参照图5,执行步骤S54,在进行功函数调整后，图形化第一 导电层131、第二导电层132和高K介质层102,形成位于第一有源区301的第一栅极141 及位于第一栅极141下的第一高K栅介质层151，位于第二有源区302的第二栅极132及位 于第二栅极132下的第二高K栅介质层152。
[0066] 在具体实施中，图形化第一导电层131、第二导电层132和高K介质层102的方法， 包括：形成图形化的掩模层(未示出），定义待形成的第一栅极、第二栅极的位置；以该图形 化的掩模层为掩模，刻蚀导电层、高K介质层，形成位于第一有源区301的第一栅极141和 第一高K栅介质层151，位于第二有源区302的第二栅极142和第二高K栅介质层152。其 中，刻蚀第一导电层131、第二导电层132和高K介质层102的方法，可以选择干法刻蚀或湿 法刻蚀。但第一导电层131、第二导电层132和高K介质层102的材料为金属等质硬材料， 使用干法刻蚀的难度很大，因此在本实施例中，选择湿法腐蚀法。在湿法刻蚀过程，可选择 ΝΗ 40Η和H202的混合水溶液（SCI)作为腐蚀剂，此为本领域技术人员所所熟知的技术，在此 不再详述。
[0067] 在具体实施例中，在形成第一栅极141和第二栅极142后，在第一栅极141的两侧 和第二栅极142的两侧的半导体衬底100中进行离子注入，形成源极和漏极(未标号)。此 为公知技术，不再赘述。
[〇〇68] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发 明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明 的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案 的保护范围。
【权利要求】
1. 一种半导体器件的形成方法，其特征在于，包括： 提供半导体衬底，在所述衬底中形成有隔离结构，所述隔离结构将衬底隔离为第一有 源区和第二有源区，所述第一有源区和第二有源区的类型相反； 在所述衬底上形成高K介质层、位于高K介质层上的导电层，将位于第一有源区的导电 层定义为第一导电层，位于第二有源区的导电层定义为第二导电层； 对所述第一导电层和/或第二导电层进行功函数调整； 进行功函数调整后，图形化所述第一导电层、第二导电层和高K介质层，形成位于第一 有源区的第一栅极及位于第一栅极下的第一高K栅介质层，位于第二有源区的第二栅极及 位于第二栅极下的第二高K栅介质层。
2. 如权利要求1所述的形成方法，其特征在于，对所述第一导电层或第二导电层进行 功函数调整的方法，包括： 在所述导电层上形成图形化的掩模层，定义第一导电层或第二导电层的位置； 以所述图形化的掩模层为掩模，对第一导电层或第二导电层进行离子注入，用于调整 功函数； 去除图形化的掩模层。
3. 如权利要求1所述的形成方法，其特征在于，对所述第一导电层和第二导电层进行 功函数调整的方法，包括： 在所述导电层上形成第一掩模层，定义第一导电层的位置； 以所述第一掩模层为掩模，对第一导电层进行第一类型离子注入，用于调整功函数； 去除第一掩模层； 去除第一掩模层后，形成第二掩模层，定义第二导电层的位置； 以所述第二掩模层为掩模，对第二导电层进行第二类型离子注入，用于调整功函数，其 中，第一类型离子不同于第二类型离子类型； 去除第二掩模层。
4. 如权利要求2或3所述的形成方法，其特征在于，当第一有源区的类型为P型有源 区，第二有源区的类型为N型有源区时，对第一导电层注入的离子为镧或锶，对第二导电层 注入的离子为铝或铒；当第一有源区的类型为N型有源区，第二有源区的类型为P型有源区 时，对第一导电层注入的离子为铝或铒，对第二导电层注入的离子为镧或锶。
5. 如权利要求4所述的形成方法，其特征在于，第一导电层和/或第二导电层注入的离 子剂量范围为lel4?lel6atom/cm 2,提供能量范围为2?40keV。
6. 如权利要求2所述的形成方法，其特征在于，在去除图形化的掩模层后，进行退火处 理。
7. 如权利要求3所述的形成方法，其特征在于，去除第一掩模层后、去除第二掩模层 后，均进行退火处理。
8. 如权利要求6或7所述的形成方法，其特征在于，所述退火处理过程发生在N2和/ 或Ar气体环境中，所述温度范围为500?1000°C，退火处理时间为5?100s。
9. 如权利要求8所述的形成方法，其特征在于，所述气体环境还包括He气体。
10. 如权利要求1所述的形成方法，其特征在于，图形化第一导电层、第二导电层和高K 介质层的方法，包括： 形成图形化的掩模层，定义第一栅极、第二栅极的位置； 以所述图形化的掩模层为掩模，刻蚀所述导电层、高K介质层，形成位于第一有源区的 第一栅极及位于第一栅极下的第一高K栅介质层，位于第二有源区的第二栅极及位于第二 栅极下的第二高K栅介质层； 去除所述图形化的掩模层。
11. 如权利要求10所述的形成方法，其特征在于，刻蚀所述导电层、高K介质层的方法 为湿法腐蚀法。
12. 如权利要求11所述的形成方法，其特征在于，所述湿法腐蚀法的腐蚀剂为NH4OH和 H20 2的混合水溶液。
13. 如权利要求1所述的形成方法，其特征在于，所述导电层的材料包括Cu、Ag、Au、Pt、 Ni、Ti、TiN、TiAIN、TaN、Ta、TaC、TaSiN、W、WN、WSi 的一种或多种。
14. 如权利要求1所述的形成方法，其特征在于，导电层的厚度范围为20 ~ ΙΟΟΑ。
15. 如权利要求1所述的形成方法，其特征在于，所述高K介质层的材料包括氧化铪、硅 酸铪、氧化锆、碳酸锶钡或锆钛酸铅。
16. 如权利要求1所述的形成方法，其特征在于，在所述衬底与高Κ介质层之间还形成 有界面层。
17. 如权利要求16所述的形成方法，其特征在于，所述界面层的材料为氧化硅。
【文档编号】H01L21/8238GK104064452SQ201310092799
【公开日】2014年9月24日 申请日期:2013年3月21日 优先权日:2013年3月21日
【发明者】何永根, 陈勇 申请人:中芯国际集成电路制造(上海)有限公司