半导体器件和制造该半导体器件的方法
【专利摘要】本发明公开一种半导体器件以及制造该半导体器件的方法，可以防止在形成硅穿孔（TSV）时发生铜（Cu）离子迁移。该半导体器件包括：硅穿孔（TSV），其形成为穿过半导体基板；氧化物膜，其位于TSV的下部侧壁上；以及第一防护膜，其形成为覆盖TSV的上部、TSV的上部侧壁和氧化物膜的上表面。
【专利说明】半导体器件和制造该半导体器件的方法
【技术领域】
[0001]本发明涉及半导体器件和制造该半导体器件的方法，更具体地涉及用于防止金属迁移的技术，例如，当用铜(Cu)形成硅穿孔(TSV)时，防止铜离子迁移。
【背景技术】
[0002]在半导体集成电路(1C)的封装技术中，已经快速开发出三维(3D)叠层技术以增大封装密度并减小电子器件的尺寸，最终生产出高性能半导体器件。通过堆叠具有相同存储容量的多个芯片来形成3D叠层封装，该3D叠层封装通常被称为叠层芯片封装。
[0003]因为叠层芯片封装可以使封装的生产成本降低并可以在大规模生产的基础上生产，所以叠层芯片封装是有利的。相反地，叠层芯片封装的不利之处在于:由于通常使叠层芯片的数量和尺寸增加，所以用于封装的电连接的线空间变小至尺寸不足。
[0004]也就是说，常规的叠层芯片封装包括均被安装在相互连接的基板上的多个芯片。这种构造允许各个芯片的焊盘经由配线与基板的导电电路图案电连接。然而，用于配线结合的空间以及用于将基板连接至配线的电路图案区域是必须的，这导致半导体封装的尺寸增大。
[0005]为了解决上述问题，设计出了硅穿孔(TSV)结构来实现叠层芯片封装。更具体地说，在晶片中的各个芯片中形成TSV之后，利用TSV竖直地实现了芯片之间的物理及电连接。
[0006]然而，如果在制造工序期间利用反复的加热处理来使TSV露出，则TSV中包含的金属材料(例如，Cu离子)可能受到应力作用并集中到半导体器件的有源区中。集中的金属材料可能起到少数载流子的产生与复合中心的作用，于是出现漏电流。因此，使半导体封装的电学特性劣化。
[0007]当形成构造成穿过半导体基板和层间绝缘层的TSV时，Cu离子可能在被吸收到单元区域的半导体基板的有源区中之前迁移穿过氧化物膜，因而导致沉积在有源区上的位线触点中产生裂纹。
【发明内容】
[0008]本发明旨在提供一种基本解决了由于现有技术的限制和缺点而导致的一个或多个问题的半导体器件和制造该半导体器件的方法。
[0009]本发明涉及可以防止在形成硅穿孔(TSV)时发生Cu迁移的半导体器件和制造该半导体器件的方法。
[0010]根据本发明的一个方面，一种半导体器件包括:硅穿孔(TSV)，其构造成穿过半导体基板；氧化物膜，其位于所述TSV的下部侧壁上；以及第一防护膜，其形成为覆盖所述TSV的上表面、所述TSV的侧壁的上部和所述氧化物膜的上表面。
[0011]根据本发明的另一个方面，一种半导体器件包括:硅穿孔(TSV)，其形成为穿过半导体基板；氧化物膜，其位于所述TSV的下部侧壁上；以及第一防护膜，其形成为覆盖所述TSV的上表面，其中，所述第一防护膜的形成在TSV的上部边缘处的部分具有倾斜表面。
[0012]根据本发明的另一个方面，一种半导体器件包括:硅穿孔(TSV)，其构造成穿过半导体基板；氧化物膜，其位于所述TSV的下部侧壁上，并设置成低于所述半导体基板的上表面；以及第一防护膜，其形成在所述TSV和所述氧化物膜上，并形成在所述TSV的侧壁与所述半导体基板之间。
[0013]所述半导体器件还可以包括第二防护膜，所述第二防护膜形成在所述TSV的侧壁与所述氧化物膜之间。所述第一防护膜和所述第二防护膜均包括蚀刻选择性比所述氧化物膜的蚀刻选择性低的材料。
[0014]所述第一防护膜和所述第二防护膜均由氮化物材料、多晶材料、以及它们的组合中的任意一者形成。所述半导体器件还可以包括金属阻挡膜，所述金属阻挡膜形成在所述TSV的侧壁与所述第二防护膜之间以及所述TSV的上表面与所述第一防护膜之间。
[0015]所述半导体器件还可以包括金属阻挡膜，所述金属阻挡膜形成在所述TSV的侧壁与所述氧化物膜之间以及所述TSV的上表面与所述第一防护膜之间。
[0016]所述金属阻挡膜由钽(Ta)膜、钛(Ti)膜、以及它们的层合叠层中的任意一者形成。所述金属阻挡膜形成为具有1000A个:5000A的厚度。
[0017]根据本发明的另一个方面，一种制造半导体器件的方法包括:在半导体基板中形成孔；在所述孔的内表面上形成氧化物膜和金属阻挡膜；用导电材料填充所述孔，以形成TSV ;将所述半导体基板的背侧移除预定深度，以使所述氧化物膜露出；使用所述金属阻挡膜作为掩模来移除所述氧化物膜；以及形成第一防护膜来覆盖所述金属阻挡膜的上部。
[0018]形成所述TSV的步骤还包括:在所述氧化物膜与所述金属阻挡膜之间形成第二防护膜。
[0019]移除所述半导体基板的步骤包括:蚀刻所述半导体基板，以使所述半导体基板的一部分具有从TSV的上表面向下形成的倾斜台阶。
[0020]形成所述第一防护膜的步骤包括:形成所述第一防护膜以(i)覆盖所述TSV的上表面并(ii)覆盖所述半导体基板的倾斜台阶部分。
[0021]移除所述半导体基板的步骤包括:在500mT至1000mT的高压下在最高功率为1000w至1500w以及最低功率为100w至500w的情况下，使用lOOOsccm至2000sccm的HBr气体、5sccm至lOsccm的02气体和lOOsccm至500sccm的He气体来蚀刻所述半导体基板。
[0022]根据本发明的另一个方面，一种制造半导体器件的方法包括:在半导体基板中形成孔；在所述孔的内表面上形成氧化物膜和金属阻挡膜；用导电材料填充所述孔，以形成硅穿孔(TSV);使用所述氧化物膜作为掩模来移除所述半导体基板的背侧，以使所述氧化物膜的上表面露出；使用所述金属阻挡膜作为掩模来移除所述氧化物膜的露出的上表面，以使所述金属阻挡膜的上表面露出；将所述金属阻挡膜与所述半导体基板之间的所述氧化物膜的侧壁的上部移除，以形成氧化物膜凹陷部；以及形成第一防护膜，所述第一防护膜覆盖所述金属阻挡膜的露出的上表面并填充所述氧化物膜凹陷部。
[0023]形成所述TSV的步骤还包括:在所述氧化物膜与所述金属阻挡膜之间形成第二防护膜。所述第一防护膜和所述第二防护膜均由蚀刻选择性比所述氧化物膜的蚀刻选择性低的材料形成。
[0024]所述金属阻挡膜由钽(Ta)膜、钛(Ti)膜、以及它们的叠层中的任意一者形成。所述金属阻挡膜形成为具有1 oooA.至5000 A的厚度。
[0025]根据本发明的另一个方面，一种半导体器件包括:硅穿孔(TSV)，其穿过半导体基板；第一防护膜，其设置在所述硅穿孔(TSV)与所述半导体基板之间；以及第二防护膜，其形成在所述硅穿孔(TSV)上并在所述半导体基板上延伸；其中，所述第一防护膜和所述第二防护膜将所述硅穿孔(TSV)与所述半导体基板隔离。
[0026]所述第一防护膜和所述第二防护膜均包括反铜扩散特性比氧化物材料的反铜扩散特性更优的材料。
[0027]所述第一防护膜和所述第二防护膜均包括氮化物材料、多晶材料、以及它们的组
合中的任意一者。
[0028]第二防护膜115a具有台阶，所述台阶从所述硅穿孔(TSV)的上表面向下延伸到所述半导体基板的上表面。所述台阶是角度小于90度的倾斜台阶。
[0029]所述第一防护膜沿第一方向延伸，其中，所述第二防护膜沿与所述第一方向垂直的第二方向延伸。
[0030]所述第二防护膜包括延伸部，所述延伸部沿所述第一方向延伸并位于所述第一防护膜上方。
[0031]应该理解的是，本发明的以上概括描述和以下详细描述都是示例性的和解释性的，并且旨在提供权利要求书所要求保护的本发明的更详细的解释。
【专利附图】
【附图说明】
[0032]图1是示出根据本发明的第一实施例的半导体器件的剖视图。
[0033]图2a至图21是示出制造根据本发明的第一实施例的半导体器件的方法的剖视图。
[0034]图3是示出根据本发明的第二实施例的半导体器件的剖视图。
[0035]图4a至图4e是示出制造根据本发明的第二实施例的半导体器件的方法的剖视图。
[0036]图5是示出根据本发明的第三实施例的半导体器件的剖视图。
【具体实施方式】
[0037]下面参考附图所示的实例来详细描述本发明的实施例。在全部附图中将尽量用相同的附图标记表示相同或相似的部分。在本发明的以下描述中，当会使得本发明的主题不清楚时，将省略对本文所包括的现有构造或功能的详细描述。
[0038]下面参考图1至图5描述根据本发明的实施例的半导体器件和制造该半导体器件的方法。
[0039]图1是示出根据本发明的第一实施例的半导体器件的剖视图。
[0040]参考图1，根据本发明的第一实施例的半导体器件包括:TSV 109，其形成为穿过半导体基板101和层间绝缘膜111 ;金属阻挡膜108，其形成为包围TSV 109 ;防护膜107，其形成为包围金属阻挡膜108 ;氧化物膜105，其形成在防护膜107的侧壁上；以及防护膜115a，其以预定厚度形成在半导体基板101和防护膜107上。在一个实施例中，半导体基板101的与TSV 109的上部侧壁邻接的部分形成为以预定角度倾斜，从而形成倾斜部分113。防护膜115a形成为覆盖防护膜107的上部并位于倾斜部分113上，并且防护膜115a形成有位于TSV 109的上边缘(B)处的倾斜台阶。结果，防护膜115a在TSV 109和半导体基板101的上部构造成形式。
[0041]如上所述，根据本发明的第一实施例，TSV 109的上部被防护膜115a覆盖，因而即使TSV 109的上部露出，仍可以防止发生Cu迁移。另外，由于还在TSV 109的侧壁上形成有防护膜107，所以可以防止通过TSV 109的侧壁发生Cu迁移。
[0042]然而，如果位于TSV 109的侧壁处的半导体基板101和氧化物膜105是完全竖直的并且不具有倾斜部分113，则最终的结构容易被应力破坏，并有可能在后续的沉积工序中(即，当沉积防护膜115a时)出现裂纹。因此，优选的是，半导体基板101的上边缘和氧化物膜105的上边缘形成为具有预定倾斜度。
[0043]另外，由于防护膜115a形成为具有位于TSV 109的上边缘处的倾斜台阶，所以可以防止裂纹等；否则，如果防护膜115a没有形成倾斜度，则可能产生裂纹。
[0044]图2a至图21是示出制造根据本发明的第一实施例的半导体器件的方法的剖视图。下面参考图2a至图21描述制造根据本发明的第一实施例的半导体器件的方法。
[0045]参考图2a，蚀刻包括晶体管(未示出)的半导体基板101和层间绝缘膜111，从而形成竖直孔103。
[0046]然后，如图2b所示，在半导体基板101和竖直孔103的侧壁和底部形成具有预定厚度的氧化物膜105。
[0047]然后，如图2c所示，将氧化物膜105平坦化，以使半导体基板101的上表面露出，并使氧化物膜105仅保留在竖直孔103的内表面上。优选地，该平坦化步骤可以利用化学机械抛光(CMP )法来执行。
[0048]如图2d所示，在包括氧化物膜105在内的竖直孔103的底部和侧壁以及半导体基板101的上表面上沉积预定厚度的防护膜107。
[0049]如图2e所示，将防护膜107平坦化，以使半导体基板101的上表面露出，并使防护膜107仅保留在竖直孔103的内表面上。然后，在包括防护膜107在内的竖直孔103的侧壁和底部上且在半导体基板101的上部上沉积预定厚度的金属阻挡膜108，然后将金属阻挡膜108平坦化，以使半导体基板101露出。在一个实施例中，金属阻挡膜108可以由单种膜形成，例如钽(Ta)、钛(Ti)等。在另一实施例中，金属阻挡膜108可以使用至少两种金属材料堆叠成混合形式。例如，金属阻挡膜108可以由如下结构来形成:钽(Ta)和氮化钽(TaN)的叠层结构4S(Ta)、钛(Ti)和氮化钛(TiN)的叠层结构jS(Ta)和钨(W)的叠层结构；钽(Ta)和氮化钨(WN)的叠层结构；或者它们的组合。优选地，金属阻挡膜108可以形成为具
有1000A至5000 A的厚度。
[0050]然后，在包括依次沉积的氧化物膜105、防护膜107和金属阻挡膜108在内的竖直孔103的侧壁和底部上沉积金属晶种。用从金属晶种生长出来的金属膜110填充孔103的内部，这将形成TSV 109。在一个实施例中，如果金属晶种包括铜(Cu)，则可以使用溅射法来执行金属晶种的沉积，并可以使用电镀法来执行金属膜110的沉积。然后，执行金属膜110的退火，从而改善金属膜的特性。可以在大约100°C的温度下执行退火工序。防护膜107可以由蚀刻选择性比氧化物膜105的蚀刻选择性低的材料形成。例如，防护膜107可以由氮化物膜、多晶材料等形成。[0051]然后，如图2f所示，执行金属膜110的平坦化，从而在半导体基板101中形成TSV109。
[0052]然后，如图2g所示，将半导体基板101翻转，以使半导体基板101的背面向上。优选地，层间绝缘膜111可以由氧化物材料形成。然后，TSV 109与焊盘(未示出)接触，焊盘将与其它TSV或封装垫相连。TSV 109可以经由金属线(Ml、M2)而与焊盘间接地接触。参考图2h，蚀刻半导体基板101的背面，以使TSV 109的上部露出。在一个实施例中，可以使用与形成在半导体基板101上方的TSV 109或金属线M2相连的载流子基板(未示出)、以及与载流子基板(未示出)相连的焊盘(未示出)来研磨半导体基板101的背面。
[0053]图2h至图21示出半导体基板101，半导体基板101被上下翻转，从而半导体基板101的背面向上露出。另外，应该注意到，出于示例的目的，在图2a至图2g中示出了在半导体基板中形成沟槽以形成TSV的方法，并且沟槽可以以各种方法来形成以便形成TSV。
[0054]再次参考图a，蚀刻半导体基板101的背面，以研磨半导体101的背面。这样，蚀刻掉TSV 109上方的半导体基板101，以使氧化物膜105露出。半导体基板101具有位于TSV 109的上边缘处的倾斜台阶。为了形成倾斜台阶，可以通过在500mT至1000mT的高压氛围中在最高功率为lOOOw至1500?以及最低功率为100w至500w的情况下将HBr气体(lOOOsccm 至 2000sccm)、02 气体(5sccm 至 lOsccm)和 He 气体(lOOsccm 至 500sccm)混合,对半导体基板101执行倾斜蚀刻工序。
[0055]优选地，可以从TSV 109的上表面蚀刻掉10 μ m厚的半导体基板101。
[0056]另外，在将载流子基板(未示出)安装在半导体基板101的背面上并且焊盘设置在载流子基板与半导体基板 101之间的情况下，可以使用焊盘来研磨半导体基板101的背面。在这种情况下，当研磨半导体基板的背面时，可以使用载流子基板支撑并固定半导体基板。然后，如图2i所示，使用防护膜107和金属阻挡膜108作为阻挡物，沿着倾斜台阶蚀刻氧化物膜105的上部和上边缘。也就是说，使半导体基板101的背侧的防护膜107 (在执行过度蚀刻(excessive etch)的情况下，还包括金属阻挡膜108)露出，并且将氧化物膜105倾斜地蚀刻至与位于TSV 109的上部侧壁处的倾斜部分113对齐。结果，半导体基板101的背侧和TSV 109上方的防护膜107的背侧形成&廓。在一个实施例中，可以利用干式或湿式蚀刻工序蚀刻氧化物膜105。
[0057]如果过度地执行背磨工序(参见图2h)或蚀刻氧化物膜105的工序(参见图2i)，则会将防护膜107的上部移除，并且可能使TSV109露出。如果TSV 109露出，则形成TSV 109的金属材料(即，铜(Cu)微粒)可能沿着氧化物膜105扩散到半导体基板的有源区中。根据本发明的一个实施例，为了防止这种微粒从TSV 109的上表面流出并扩散到有源区中，在TSV 109的上表面上设置防护膜115a，如下文所述。
[0058]如图2j所示，在TSV 109上形成防护膜115a，从而使TSV 109被防护膜115a和防护膜107包围，由此使TSV 109与半导体基板101隔离。更具体地说，在半导体基板101的整个背面以及露出的防护膜107的整个表面上沉积具有预定厚度的防护膜115a。在一个实施例中，防护膜115a可以由蚀刻选择性比氧化物膜105的蚀刻选择性低的材料形成。例如，防护膜105a可以由氮化物膜、多晶材料等形成。
[0059]然后，在防护膜115a上沉积层间绝缘膜117，如图2k所示。在一个实施例中，层间绝缘膜117可以包括氧化物材料。[0060]然后，如图21所示，将层间绝缘膜117平坦化，以使防护膜115a的上部露出。在一个实施例中，该平坦化步骤可以利用CMP工序来执行。
[0061]如上所述，根据本发明的第一实施例，将氧化物膜105的上部和上边缘移除，并用防护膜115a代替。结果，可以防止Cu迁移穿过位于TSV 109的上部和侧壁处的氧化物膜。在一个实施例中，防护膜115a可以由在防止Cu扩散方面优于氧化物膜105的材料形成。例如，可以采用氮基材料作为防护膜115a。
[0062]另外，金属阻挡膜108可以在防护膜107与TSV109之间形成为具有预定厚度，并且可以使用材料(例如，Ta、TaN、TaW等)的组合来形成，从而可以防止Cu从TSV 109的上部和侧壁迁移。
[0063]图3是示出根据本发明的第二实施例的半导体器件的剖视图。
[0064]参考图3，根据本发明的第二实施例的半导体器件包括:TSV 109，其形成为穿过半导体基板101和层间绝缘膜111 ;金属阻挡膜108，其形成为包围TSV 109 ;防护膜107，其形成为包围金属阻挡膜108 ;氧化物膜105，其形成在防护膜107的侧壁上；以及防护膜115b，其形成在半导体基板101的整个表面和防护膜107上，具有预定厚度，并延伸到TSV
109的侧壁处的氧化物膜凹陷部上。
[0065]根据第二实施例，防护膜115b形成为覆盖防护膜107的上部以及防护膜107的侧壁部分(C)的氧化膜凹陷部，从而防护膜115b形成一~μ形状。换句话说，防护膜115b设置在TSV 109的侧壁的顶部和上部上，从而防护膜115b在半导体基板101的表面上横向延伸并且跨过TSV 109的侧壁的上部延伸到半导体基板的表面下方。在一个实施例中，防护膜107和金属阻挡膜108可以设置在TSV 109与防护膜115b之间。在下文中，将防护膜115b的这种形状称为“锤形形状”。
[0066]如上所述，根据本发明的第二实施例，用防护膜115b覆盖TSV 109的上部，并且防护膜115b通过如下方式形成:TSV 109的侧壁形成在半导体基板101的暴露位置下方。结果，可以防止Cu迁移穿过TSV 109的侧壁和上部。
[0067]另外，防护膜115b形成为锤形形状以防止Cu迁移。与图5所示的(_T~L形)防护膜的竖直构造相比，锤状防护膜115b可以更有效地防止半导体基板101和氧化物膜105中出现裂纹。
[0068]图4a至图4e是示出制造根据本发明的第二实施例的半导体器件的方法的剖视图。
[0069]本发明的第二实施例与本发明的第一实施例可以在图2a至图2g所示的上述制造步骤方面基本相同，但与第一实施例的不同之处至少在于蚀刻半导体基板101的背面的工序。同样地，将省略对相同或相似步骤的详细描述。下面参考图4a至图4e对本发明的第二实施例进行详细描述。
[0070]参考图4a，蚀刻半导体基板101，以使形成在TSV 109上的氧化物膜105以及氧化物膜105的上部侧壁露出。在一个实施例中，与TSV 109垂直地对经过蚀刻的半导体基板101进行均匀蚀刻，以相对于氧化物膜105的上表面形成台阶。台阶基本上不具有倾斜度。
[0071]然后，如图4b所示，使用防护膜107和金属阻挡膜108作为阻挡物，对氧化物膜105的形成在TSV 109上方的部分以及氧化物膜105的上部侧壁进行蚀刻。在一个实施例中，将氧化物膜105的上部侧壁蚀刻得更深，以从半导体基板101的露出的上表面向下形成台阶，从而形成氧化物膜凹陷部112。这里，为了形成氧化物膜凹陷部112，可以适当地调节蚀刻条件。例如，必要时可以增加氧化物膜蚀刻时间，或者可以将蚀刻剂更换成其它蚀刻剂。
[0072]然后，如图4c所示，在半导体基板101、防护膜107和氧化物膜凹陷部112上沉积防护膜115b。在一个实施例中，可以用蚀刻选择性比氧化物膜105的蚀刻选择性低的材料来沉积防护膜107或115b。例如，防护膜107或115b可以由氮化物膜或多晶材料形成。结果，防护膜115b沉积在TSV 109的上部上并填充氧化物膜凹陷部112，从而防止Cu沿着氧化物膜105迁移。
[0073]参考图4d，在防护膜115b上沉积层间绝缘膜117。层间绝缘膜117可以包括氧化物材料。
[0074]然后，如图4e所示，将层间绝缘膜117平坦化，以使防护膜115b的上部露出。优选地，该平坦化步骤可以利用化学机械抛光(CMP )来执行。
[0075]图5是示出根据本发明的第三实施例的半导体器件的剖视图。
[0076]参考图5，根据本发明的第三实施例的半导体器件包括:TSV 109，其形成为穿过半导体基板101和层间绝缘膜111 ;金属阻挡膜108，其形成为包围TSV 109 ;防护膜107，其形成为包围金属阻挡膜108 ;氧化物膜105，其形成在防护膜107的侧壁上；以及防护膜115c，其形成在半导体基板101的整个表面和防护膜107上且在氧化物膜105的上部侧壁上，并具有预定厚度。
[0077]防护膜115c在TSV 109和半导体基板101上形成_T~L形状。也就是说，根据第三实施例，防护膜115c可以设置在TSV 109的上表面和侧壁的上部上，并在半导体基板101上横向延伸。然而，与第二实施例不同的是，在第三实施例中，防护膜115c可以不延伸至半导体基板101的上表面的下方。根据第三实施例的防护膜115c可以防止Cu迁移穿过TSV109的上部和侧壁。
[0078]除了形成氧化物膜凹陷部112的工序之外，图5所示的第三实施例的半导体制造方法可以与图4a至图4e所示的工序基本相同。这里将省略对这种工序的详细描述，以便于描述和更好地理解本发明。
[0079]如上文所述的本发明的第一实施例至第三实施例，在TSV 109的上部和侧壁上沉积预定厚度的金属阻挡膜108，从而可以更有效地防止发生Cu迁移。
[0080]在一个实施例中，尽管本发明的第一实施例至第三实施例示例性地公开了:组合使用形成在TSV 109上的防护膜(115a、115b、115c)以及形成在TSV 109的侧壁上的防护膜107，但应该注意到，即使当形成了沉积在TSV 109上的防护膜(115a、115b、115c)但未设置侧壁上的防护膜107时，或者当形成了侧壁上的防护膜107而未形成沉积在TSV 109上的防护膜(115a、115b、115c)时,第一实施例至第三实施例仍然可以防止发生Cu迁移。
[0081]另外，本发明的第一实施例至第三实施例所示的金属阻挡膜108可以由钽(Ta)或钛(Ti)制成的单种膜形成。金属阻挡膜108可以使用至少两种金属材料堆叠成混合形式。例如，金属阻挡膜108可以由如下叠层结构中的至少一种叠层结构形成:钽(Ta)和氮化钽(TaN)的叠层结构；.(Τ&)、钛(Ti)和氮化钛(TiN)的叠层结构jS(Ta)和钨(W)的叠层结构；以及钽(Ta)和氮化钨(WN)的叠层结构。优选地，金属阻挡膜108可以形成为具有iOOOA至5000 A的厚度。[0082]另外，根据本发明的第一实施例至第三实施例，TSV 109的侧壁上的防护膜107以及形成在TSV 109的上表面上的防护膜(115a、115b、115c)均可以由蚀刻选择性比氧化物膜105的蚀刻选择性低的材料形成。例如，防护膜107、115a、115b或115c可以由氮化物材料或多晶材料形成。在一个实施例中，防护膜107或防护膜(115a、115b、115c)可以由能够防止Cu迁移的同一种材料形成，也可以由不同的材料形成。
[0083]从以上描述中可以容易地看出，根据本发明的半导体器件和制造该半导体器件的方法可以防止在形成硅穿孔(TSV)时发生Cu迁移，从而防止发生位线触点裂纹并提高了半导体器件的成品率。
[0084]本领域的技术人员将意识到，在不脱离本发明的精神和本质特征的情况下，可以以与本文所给出的具体方式不同的方式来实施本发明。因此，就所有方面而言，应该认为上述实施例是示例性的，而不是限制性的。本发明的范围应该由权利要求书及其等同内容来确定，而不是由上述描述来确定，并且本文意图涵盖落入所附权利要求书的含义和等同范围内的全部修改。另外，对本领域的技术人员而言显而易见的是，在从属权利要求中未彼此明确地引用的权利要求可以作为本发明的示例性实施例相组合，或者在本申请提交之后的后续修改中被包括为新的权利要求。
[0085]本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行的。本发明并不限于本文中所描述的沉积、蚀刻、抛光以及图案化步骤的类型。本发明也不限于任何特定类型的半导体器件。举例而言，本发明可应用于动态随机存取存储(DRAM)器件或非易失性存储器件。对本
【发明内容】
所作的其它增加、删减或修改是显而易见的并且落入所附权利要求书的范围内。
[0086]本申请要求2012年8月20日提交的韩国专利申请N0.10-2012-0090828的优先权，该韩国专利申请的全部内容以引用的方式并入本文。
【权利要求】
1.一种半导体器件，包括:硅穿孔，其构造成穿过半导体基板；氧化物膜，其位于所述硅穿孔的下部侧壁上；以及第一防护膜，其形成为覆盖所述硅穿孔的上表面、所述硅穿孔的侧壁的上部和所述氧化物膜的上表面。
2.根据权利要求1所述的半导体器件，还包括:第二防护膜，其形成在所述硅穿孔的侧壁与所述氧化物膜之间。
3.根据权利要求2所述的半导体器件，其中，所述第一防护膜和所述第二防护膜均包括蚀刻选择性比所述氧化物膜的蚀刻选择性低的材料。
4.根据权利要求3所述的半导体器件，其中，所述第一防护膜和所述第二防护膜均由氮化物材料、多晶材料、以及它们的组合中的任意一者形成。
5.根据权利要求2所述的半导体器件，所述半导体器件还包括:金属阻挡膜，其形成在所述硅穿孔的侧壁与所述第二防护膜之间以及所述硅穿孔的上表面与所述第一防护膜之间。
6.根据权利要求1所述的半导体器件，还包括:金属阻挡膜，其形成在所述硅穿孔的侧壁与所述氧化物膜之间以及所述硅穿孔的上表面与所述第一防护膜之间。
7.根据权利要求6所述的半导体器件，其中，所述金属阻挡膜由钽膜、钛膜、以及它们的层合叠层中的任意一者形成。
8.根据权利要求6所述的半导体器件，其中，所述金属阻挡膜形成为具有1000A至5000 A的厚度。
9.一种半导体器件，包括:硅穿孔，其构造成穿过半导体基板；氧化物膜，其位于所述硅穿孔的下部侧壁上；以及第一防护膜，其形成为覆盖所述硅穿孔的上表面，其中，所述第一防护膜的形成在所述硅穿孔的上边缘处的部分具有倾斜表面。
10.一种半导体器件，包括:硅穿孔，其构造成穿过半导体基板；氧化物膜，其位于所述硅穿孔的下部侧壁上，并设置成低于所述半导体基板的上表面；以及第一防护膜，其形成在所述硅穿孔和所述氧化物膜上，并形成在所述硅穿孔的侧壁与所述半导体基板之间。
【文档编号】H01L21/768GK103633041SQ201310150428
【公开日】2014年3月12日 申请日期:2013年4月26日 优先权日:2012年8月20日
【发明者】李东烈 申请人:爱思开海力士有限公司