半导体装置制造方法
【专利摘要】本发明提供一种半导体装置，包含：衬底；硅穿孔(TSV)，贯穿该衬底；复数个第一内联机结构，位于该硅穿孔的正上方并用于将该硅穿孔电耦合至更高层次的内联机；第二内联机结构，从该硅穿孔的上方横跨该硅穿孔并用来作为一主动装置的内联机绕线；及复数冗余金属图案，位于该硅穿孔正上方而与该硅穿孔、该第一内联机结构及该第二内联机结构电绝缘。
【专利说明】半导体装置
【技术领域】
[0001] 本发明涉及一种半导体装置，尤其涉及一种具有硅穿孔的半导体装置。
【背景技术】
[0002] 为了节省宝贵的布局空间或是增加内联机的效率，可将复数集成电路（1C)芯片 堆栈在一起成为一个1C封装结构。为了达到此目的，可使用一种三维（3D)堆栈封装技 术来将复数集成电路芯片封装在一起。此种三维（3D)堆栈封装技术广泛地使用到硅穿孔 (TSV)。硅穿孔（TSV)是一种垂直导电通孔，其可以完全贯穿硅晶圆、硅板、任何材料所制成 之衬底或芯片。现今，3D集成电路（3DIC)被广用至许多的领域如内存堆栈、影像感测芯片 等。
[0003] 虽然硅穿孔有许多的优点，但其也为集成电路带来了许多挑战。例如，相较于其周 围的邻居如晶体管与内联机等，其巨大的体积（比传统的晶体管大上一百倍或更多）会浪 费许多的布局空间。其浪费愈多空间，则芯片会变得愈大。现今，所有的电子装置都在竞相 微缩，故浪费空间并不是明智的作法。因此，需要能尽量争取、节省硅穿孔所浪费的空间。
【发明内容】
[0004] 本发明提供一种半导体装置，包含：衬底；硅穿孔（TSV)，贯穿该衬底；复数第一内 联机结构，位于该硅穿孔的正上方并用以将该硅穿孔电耦合至更高层次的内联机；第二内 联机结构，从该硅穿孔的上方横跨该硅穿孔并用于作为一主动装置的内联机绕线；及复数 冗余金属图案，位于该硅穿孔正上方而与该硅穿孔、该第一内联机结构及该第二内联机结 构电绝缘。
【专利附图】
【附图说明】
[0005] 图1所示为根据本发明一实施例具有硅穿孔之半导体装置以及硅穿孔正上方之 部分内联机结构的上视概图；
[0006] 图2A所示为根据本发明一实施例之在图1中沿着线A-A'所取的概略横剖面图；
[0007] 图2B所示为根据本发明另一实施例之在图1中沿着线A-A'所取的概略横剖面 图；
[0008] 图3A所示为根据本发明一实施例之在图1中沿着线B-B'所取的概略横剖面图；
[0009] 图3B所示为根据本发明另一实施例之在图1中沿着线B-B'所取的概略横剖面图。
【具体实施方式】
[0010] 以下结合附图详细地说明本发明的较佳实施例，凡本中所述的组件、组件子部、结 构、材料、配置等皆可不依说明的顺序或所属的实施例而任意搭配成新的实施例，这些实施 例当属本发明之范畴。在阅读了本发明后，熟知此项技艺者当能在不脱离本发明之精神和 范围内，对上述的组件、组件子部、结构、材料、配置等作些许之更动与润饰，因此本发明之 专利保护范围须视本权利要求书所附之权利要求所界定者为准，且这些变动与润饰当属于 本发明之权利要求内。
[0011] 本发明的实施例及图示众多，为了避免混淆，类似的组件系以相同或相似的标号 示之。图示意在传达本发明的概念及精神，故图中的所显示的距离、大小、比例、形状、连接 关系….等皆为示意而非实况，所有能以相同方式达到相同功能或结果的距离、大小、比例、 形状、连接关系….等皆可视为等效物而采用之。
[0012] 请参考图1，其显示根据本发明一实施例具有硅穿孔1000之半导体装置以及硅穿 孔1000正上方之部分内联机结构的上视全图。硅穿孔1000正上方之内联机结构包含：复 数导电接触件/通孔400、与这些导电接触件/通孔400相连接的复数金属图案300、复数 冗余金属图案200及将硅穿孔1000正上方之区域切割为两个子区域的长直金属线500。硅 穿孔（TSV，在某些技术文件中又被称为贯穿电极、导电柱等）会贯穿衬底100(在图1中未 显示，请参考图2A-3B)并实体及电连接衬底100的背侧与前侧。硅穿孔1000系用以将操 作电压VSS、VDD或操作讯号耦合至形成于衬底100上的集成电路（未显示）。相较于寻常 的主动组件如晶体管，硅穿孔1000具有微米级的超大尺寸。在一实施例中，硅穿孔1000具 有30 μ m的直径及100 μ m的深度。在另一实施例中，硅穿孔具有10 μ m的直径及30 μ m的 深度。在更另一实施例中，硅穿孔具有至少1 μ m的直径如6 μ m及等于或大于5 μ m的深度 如 10 μ m。
[0013] 图2A-3B所示的硅穿孔1000看起来像是由通孔前置工艺所制成的硅穿孔，但硅穿 孔1000可以是由通孔前置工艺（在晶体管之前制造硅穿孔）、中间通孔工艺（在晶体管制 成之后但在较低层次内联机的制造期间制造硅穿孔）、或通孔后置工艺（在内联机之后才 制造硅穿孔）所制成。无论是用何种工艺来制造硅穿孔1000,硅穿孔1000的基本结构皆 维持不变：通孔、在通孔侧壁上的介电层及填满通孔的导电材料。介电层与导电材料所用的 材料可取决于制造方法及所需的物理特性。氧化硅与氮化硅为最常被用来作为介电层的材 料。至于导电材料，其可包含阻障/黏着层材料及低电阻率材料，阻障/黏着层材料例如是 钽、氮化钽、钛、氮化钛、钨、氮化钨、钥、锰及/或铜，低电阻率材料例如是钨、铜、铝及/或多 晶娃。
[0014] 再参考图1以及图2A，利用硅穿孔1000正上方之导电接触件/通孔400以及与导 电接触件/通孔400相连接的金属图案300来将硅穿孔1000电耦合至较高层次的内联机 结构，进而耦合至一对外接口如焊垫或微凸块。导电接触件/通孔400与金属图案300可 由不同的单层大马士革工艺所分别制造（如图2中所示之导电接触件/通孔400与金属图 案300)，或者其可由相同的双层大马士革工艺制造成一体成形的结构（即在导电接触件/ 通孔400与金属图案300之间并无接口且两者系由相同的材料所制成）。如图1中所示，导 电接触件/通孔400形成数个数组（在图1中所示的是2x2的数组与2x3的数组）且相同 数组中的所有导电接触件/通孔400系连接至相同的金属图案300。在此方式下，用于将硅 穿孔1000耦合到对外接口的内联机结构不需要占据硅穿孔1000正上方的整个区域，而是 将硅穿孔1000正上方的区域切割成数个子区域，或者省下硅穿孔1000正上方的部分区域 供主动组件如晶体管与记忆胞用的内联机绕线使用。在图1所示的实施例中，主动组件之 内联机绕线用的一长直金属线500能够从硅穿孔1000的上方横跨硅穿孔1000并将硅穿孔 1000正上方的区域切割为两半。但是，长直金属线500也可以不通过硅穿孔1000的中心， 而是偏心地横跨硅穿孔1000,借此将硅穿孔1000正上方的区域切割为大小不相等的两半。
[0015] 「主动组件之内联机绕线用的」内联机结构意指此内联机结构是连接至与主动组 件直接接触的一较下层级内联机结构，以使此内联机结构经由该较下层级的内联机结构而 与该主动组件作电交流。在本发明中，此类主动组件之内联机绕线用的内联机结构的起点 与终点皆不应位于硅穿孔1000正上方的区域内，但此类主动组件之内联机绕线用的内联 机结构的一部分应该要横跨硅穿孔1000正上方的区域。即，用以将硅穿孔1000电耦合至 较高层级内联机与对外接口的所有内联机结构皆不是主动组件之内联机绕线用的内联机 结构。
[0016] 由于用于制造接触件/通孔400与金属图案300的制造工艺可能会涉及对图案密 度/图案分布极为敏感的工艺如蚀刻工艺与化学机械研磨工艺，因此可添加冗余金属图案 200以协助避免图案负载效应，借此获得良好的工艺均匀度。虽然在图1中冗余金属图案 200为金属图案，但也可将冗余接触件/通孔设置于冗余金属图案下方。因此，被添加于硅 穿孔1000上方的冗余图案可以是纯金属图案或包含金属图案及与金属图案相连接之通孔 图案的双层大马士革图案。又，无需限制冗余金属图案200的形状与尺寸。例如，某些冗余 金属图案可具有方形但其它冗余图案可具有长条形。「冗余金属图案」一词代表不具有电绕 线目的且通常与其它功能内联机、硅穿孔、主动组件与被动组件电绝缘的金属图案。冗余金 属图案不只是有利于工艺均匀度，也可改善特定层的机械强度。
[0017] 现在参考图2A，其显示根据本发明一实施例之在图1中沿着线A-A'所取的概略 横剖面图。如图2A中所示，硅穿孔1000贯穿衬底100并耦合衬底100的前侧与背侧。衬 底100可以是硅衬底、绝缘层上覆硅衬底、碳化硅衬底、复合衬底等。背侧为其上未形成有 主动组件如晶体管的一侧。衬底100的背侧系与衬底100的前侧相对，其中主动组件如晶 体管或记忆胞以及内联机结构系形成于前侧上。虽然在图2A-3B前未显示，但衬底100可 包含主动组件、浅沟渠隔离结构、记忆胞于其上或于其内。设置于硅穿孔1000上方的是一 介电层150。介电层150可以是包含一或多种介电材料的单层或多层结构，介电材料可选自 二氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、以四乙氧基硅烷为前驱物所形成的二氧化 硅、低介电常数介电材料等。导电接触件/通孔400、与导电接触件/通孔400相连接的金 属图案300、顾及工艺均匀度用的冗余金属图案200及主动组件之内联机绕线用的金属线 500皆嵌于介电层150中。虽然在图2A-3B中未显示，但在介电层150/150'之上可设置更 多的介电层及其内的内联机结构。
[0018] 现在参考图2B，其显示根据本发明另一实施例，在图1中沿着线A-A'所取的概略 横剖面图。不像在图2A中所示的实施例，在此实施例中对应至介电层150的介电层150'并 非是直接位于硅穿孔1000之上。在介电层150'与硅穿孔1000之间尚有内联机/装置层 130。内联机/装置层130可包含一或多个介电层与嵌于其中的内联机结构及/或形成在 衬底100上的主动组件。除了介电层150'之外，在此实施例中每一冗余金属图案200系由 一体成形的冗余通孔图案410'与冗余金属图案200'所取代。金属线500'、金属图案300' 及导电接触件/通孔400'系与图2A中所示的金属线500、金属图案300及导电接触件/通 孔400实质相同。
[0019] 现在参考图3A，其显示根据本发明一实施例之在图1中沿着线B-B'所取的概略横 剖面图。图3A系搭配图2A，因此介电层150系直接位于硅穿孔1000上。嵌于介电层150 中的长直金属线500不只是从硅穿孔1000的上方横跨硅穿孔1000,其也经由一较下层级的 内联机结构（接触件410)而连接至位于该硅穿孔1000之外围中的一晶体管180。长直金 属线500通常是由金属图案300的工艺所制造且使用相同的材料，故在此便省略其细节以 避免不必要的重复。晶体管180可以是η型导电MOS晶体管、p型导电MOS晶体管、记忆胞 的一部分或者由任何工艺如多晶硅闸极工艺、高介电常数前置与闸极前置工艺、高介电常 数前置与闸极后置工艺、高介电常数后置与闸极后置工艺所制成之任何种类的主动组件。 较低层级的内联机结构并不限于与晶体管180相接触的接触件，其也可以包含与主动组件 之掺杂区、与主动组件之闸电极或与外接区域相接触的接触件。长直金属线500与接触件 410可由不同的单层大马士革工艺所制造，或者其可由相同的双层大马士革工艺制成一体 成形的结构。
[0020] 现在参考图3Β，其显示根据本发明另一实施例之在图1中沿着线Β-Β'所取的概略 横剖面图。图3Β系搭配图2Β，因此介电层150'并非直接位于硅穿孔1000上。在介电层 150'与硅穿孔1000之间有一内联机/装置层130。在此实施例中，内联机/装置层130包 含了晶体管180、与晶体管180相连接的接触件420及嵌于介电层中的第一金属图案450。 不若图3Α所示的实施例，在此实施例中长直金属线500'系设置于介电层150'中并经由 包含通孔410'、第一金属图案450与接触件420之较下层次的内联机结构而连接至晶体管 180。第一金属图案450与接触件420系与图3Α中所示之长直金属线500与接触件410实 质相同，但第一金属图案450远短于长直金属线500。
[0021] 从前述实施例应了解，借着使用小块的金属图案与接触件/通孔数组来将硅穿孔 1000耦合至对外接口，晶体管180之内联机绕线用的长直金属线500/500'不需要绕过硅 穿孔1000,而能直接横跨硅穿孔1000正上方的区域。在此方式下，将不会浪费硅穿孔1000 正上方的区域，也大幅减少了布局的限制。
[0022] 上述实施例仅是为了方便说明而举例，虽遭所属【技术领域】的技术人员任意进行修 改，均不会脱离如权利要求书中的保护范围。
【权利要求】
1. 一种半导体装置，包含： 衬底； 硅穿孔（TSV)，贯穿该衬底； 复数个第一内联机结构，位于该硅穿孔的正上方并用于将该硅穿孔电耦合至更高层次 的内联机； 第二内联机结构，从该硅穿孔的上方横跨该硅穿孔并用于作为一主动装置的内联机绕 线；及 复数冗余金属图案，位于该硅穿孔正上方而与该硅穿孔、该第一内联机结构及该第二 内联机结构电绝缘。
2. 如权利要求1所述的半导体装置，其特征在于，该第一内联机结构、第二内联机结构 与该冗余金属图案位于相同的介电层内。
3. 如权利要求1所述的半导体装置，其特征在于，该第一内联机结构与该硅穿孔直接 接触或电连接。
4. 如权利要求1所述的半导体装置，其特征在于，该第一内联机结构包含接触件/通孔 数组及与该接触件/通孔数组相连接或一体成形的一金属层。
5. 如权利要求1所述的半导体装置，其特征在于，该第二内联机结构将该硅穿孔正上 方的区域切割为两部分。
6. 如权利要求1所述的半导体装置，其特征在于，该第二内联机结构从该硅穿孔的上 方偏心地横跨该硅穿孔。
7. 如权利要求1所述的半导体装置，其特征在于，该第二内联机结构是经由一较低层 级的内联机结构而连接至位于该硅穿孔之外围中的一晶体管。
8. 如权利要求7所述的半导体装置，其特征在于，该较低层级的内联机结构为接触件/ 通孔。
9. 如权利要求1所述的半导体装置，其特征在于，该冗余金属图案包含一通孔及与与 该通孔相连接的一金属层。
10. 如权利要求1所述的半导体装置，其特征在于，该冗余金属图案包含一通孔及与该 通孔一体成形的一金属层。
【文档编号】H01L23/58GK104124227SQ201310153027
【公开日】2014年10月29日 申请日期:2013年4月27日 优先权日:2013年4月27日
【发明者】黄昭元, 何岳风, 杨名声, 陈辉煌 申请人:艾芬维顾问股份有限公司