Cmos器件的制造方法
【专利摘要】本发明公开了一种CMOS器件的制造方法，包括步骤：形成浅沟槽场氧并隔离出有源区。形成CMOS器件的阱区。在硅衬底的正面依次生长栅氧化层、多晶硅层并对多晶硅层进行掺杂。依次沉积金属硅化钨层和顶层氮化硅层。采用光刻工艺定义出栅极图形，采用较重聚合物方式刻蚀依次对顶层氮化硅层、金属硅化钨层进行干法刻蚀，对多晶硅层进行干法刻蚀工艺形成栅极结构。形成仅覆盖在顶层氮化硅层、金属硅化钨层的侧面的第一介质层侧墙。本发明能够提高CMOS器件的自对准接触孔和栅极之间的击穿电压，提高器件的性倉巨。
【专利说明】CMOS器件的制造方法
【技术领域】
[0001] 本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种CMOS器件的制 造方法。
【背景技术】
[0002] 现有CMOS器件制造工艺中，一种是利用在栅极的多晶硅层（Poly Si)上沉积一层 导电金属层来实现NM0S器件和PM0S器件的栅极互联，用于栅极互联的层导电金属大多是 金属硅化钨（WSI)和自对准钴硅化物（Co salicide)。如图1所示，是现有方法形成的CMOS 器件的俯视图；图2是沿图1中AA'线的CMOS器件的剖视图。现有方法包括步骤：
[0003] 利用光刻刻蚀工艺在硅衬底1上形成浅沟槽，由所述浅沟槽定义出有源区；在所 述浅沟槽中填充氧化硅形成浅沟槽场氧3,由所述浅沟槽场氧3对所述有源区进行隔离.
[0004] 在所述硅衬底1的有源区表面生长一层牺牲氧化层，并进行粒子注入形成各种阱 区2 ;对于NM0S器件，阱区2为P型；对于PM0S器件，阱区2为N型。
[0005] 在所述硅衬底的正面利用湿法去除掉牺牲氧化层，并生长一层栅氧层5,然后沉积 一层多晶硅层6;随后进行N型多晶硅层和P型多晶硅层的植入，N型多晶硅层用于形成 NM0S器件的栅极，P型多晶硅层用于形成PM0S器件的栅极。
[0006] 在所述娃衬底2上沉积一层金属娃化鹤7和氮化娃8,然后利用干法刻蚀工艺依次 对氮化硅8、金属硅化钨7和多晶硅层6进行刻蚀形成栅极，即栅极由刻蚀后的多晶硅层6、 金属娃化鹤7和氮化娃8叠加形成。
[0007] 然后进行后继工艺步骤，后续工艺步骤包括：
[0008] 采用自对准离子注入工艺在栅极两侧形成NM0S器件或PM0S器件的轻掺杂漏区 (LDD);在栅极的侧面形成侧墙，图2中的侧墙也是由氮化硅介质层组成。
[0009] 采用自对准离子注入工艺在形成侧墙的栅极两侧形成NM0S器件或PM0S器件的源 漏区。
[0010] 沉积层间膜4,层间膜4将栅极和栅极外侧区域如浅沟槽场氧3、有源区或有源区 表面的栅氧5覆盖。
[0011] 之后进行自对准接触孔图形定义，进行刻蚀将自对准接触孔区域的层间膜4去除 形成自对准接触孔9，并在自对准接触孔9中填充金属。自对准接触孔9的底部尺寸不是自 对准接触孔图形定义，而是由位于两个相邻的栅极的侧墙之间的距离进行定义。
[0012] 现有方法的一个缺点是，在刻蚀形成栅极时，虽然对氮化硅8、金属硅化钨7和多 晶硅层6的两侧边缘能够通过光刻工艺良好对齐，但是在后续工艺中，金属硅化钨7在热作 用下晶粒会变大，从而造成金属硅化钨7膨胀，如图2中所示，金属硅化钨7的宽度要大于 多晶娃层6和氣化娃8的览度，从而在侧墙刻蚀完成后，棚极金属娃化鹤7处的侧墙即图2 的标记10所示区域的侧墙厚度要会较薄；再加上自对准接触孔9刻蚀的时候也会对侧墙造 成一定的破坏，所以会使标记10所示区域的侧墙厚度更薄。在CMOS器件工作中，电压会加 在自对准接触孔9和金属硅化钨7之间，由于栅极金属硅化钨处的侧墙变薄，会使自对准接 触孔9和金属硅化钨7之间的耐压能力变差，并在电学测试击穿电压测试时在金属硅化钨7 的地方更容易发生击穿，造成自对准接触孔9和栅极之间的形成通路失效或击穿电压偏低 的问题，造成器件不能正常工作。
【发明内容】
[0013] 本发明所要解决的技术问题是提供一种CMOS器件的制造方法，能够提高CMOS器 件的自对准接触孔和栅极之间的击穿电压，提高器件的性能。
[0014] 为解决上述技术问题，本发明提供的CMOS器件的制造方法包括如下步骤：
[0015] 步骤一、利用光刻刻蚀工艺在硅衬底上形成浅沟槽，由所述浅沟槽定义出有源区； 在所述浅沟槽中填充氧化硅形成浅沟槽场氧，由所述浅沟槽场氧对所述有源区进行隔离。
[0016] 步骤二、进行离子注入形成CMOS器件的阱区，所述CMOS器件的阱区包括用于形成 NM0S器件的P型阱区和用于形成PM0S器件的N型阱区。
[0017] 步骤三、在所述硅衬底的正面依次生长栅氧化层、多晶硅层，在用于形成NM0S器 件的栅极区域的所述多晶硅层中进行N型离子注入、在用于形成PM0S器件的栅极区域的所 述多晶硅层中进行P型离子注入。
[0018] 步骤四、在进行了 N型和P型离子注入的所述多晶硅层表面依次沉积金属硅化钨 层和顶层氮化硅层。
[0019] 步骤五、采用光刻工艺定义出NM0S器件或PM0S器件的栅极图形。
[0020] 进行第一次干法异向刻蚀工艺，所述第一次干法异向刻蚀工艺并将NM0S器件或 PM0S器件的栅极区域外的所述顶层氮化硅层去除并露出所述金属硅化钨层表面；进行第 二次干法异向刻蚀工艺，所述第二次干法异向刻蚀工艺将NM0S器件或PM0S器件的栅极区 域外所述金属硅化钨层去除并露出所述多晶硅层表面，所述第一次干法异向刻蚀工艺和所 述第二次干法异向刻蚀工艺都采用较重聚合物（polymer)方式刻蚀，所述较重聚合物方式 的刻蚀是指能够在被刻蚀层的侧壁形成聚合物积聚的刻蚀，这样，所述第一次干法异向刻 蚀工艺和所述第二次干法异向刻蚀工艺完成后在刻蚀后的所述顶层氮化硅层和所述金属 硅化钨层的侧面形成聚合物侧壁。
[0021] 进行第三次干法异向刻蚀工艺，所述第三次干法异向刻蚀工艺将NM0S器件或 PM0S器件的栅极区域外所述多晶硅层去除，所述第三次干法异向刻蚀工艺完成后所述多晶 硅层的侧面分别比所对应的所述顶层氮化硅层和所述金属硅化钨层的侧面凸出一个所述 聚合物侧壁的宽度的距离，由所述多晶硅层、所述金属硅化钨层和所述顶层氮化硅层组成 的栅极结构。
[0022] 步骤六、去除所述聚合物侧壁，在所述硅衬底正面淀积一层第一介质层，对所述第 一介质层进行刻蚀并在所述栅极结构的所述金属硅化钨层和所述顶层氮化硅层的侧面形 成由刻蚀后余下的所述第一介质层组成的第一介质层侧墙，所述第一介质层侧墙不覆盖所 述多晶硅层的侧面。
[0023] 进一步的改进是，在步骤六形成所述第一介质层侧墙之后还包括如下步骤：
[0024] 步骤七、在所述硅衬底正面沉积第二介质层，对所述第二介质层进行刻蚀并在形 成有所述第一介质层侧墙的所述栅极结构的侧面形成由刻蚀后余下的所述第二介质层组 成的第二介质层侧墙。
[0025] 步骤八、在形成所述第二介质层侧墙后的所述硅衬底正面沉积层间膜，所述层间 膜将所述栅极结构以及所述栅极结构外的区域全部覆盖。
[0026] 步骤九、采用光刻工艺定义出自对准接触孔区域，对所述自对准接触孔区域的所 述层间膜全部去除形成自对准接触孔，所述自对准接触孔的底部区域大小由相邻两个所述 栅极结构的所述第二介质层侧墙之间的距离自定义。
[0027] 本发明在干法刻蚀工艺形成栅极结构过程中，对顶层氮化硅层和金属硅化钨层的 刻蚀采用较重聚合物方式刻蚀，这样刻蚀后能够在顶层氮化硅层和金属硅化钨层的侧面形 成一定宽度的聚合物侧壁，聚合物侧壁在后续的多晶硅层的干法刻蚀中能够起到掩膜层的 作用，从而能使刻蚀后的多晶硅的侧面会凸出于顶层氮化硅层和金属硅化钨层的侧面外， 能够避免或减少后续工艺的热过程会使金属硅化钨向栅极结构外侧膨胀延伸，之后再在栅 极结构的顶层氮化硅层和金属硅化钨层形成第一介质层侧墙，能使后续在金属硅化钨处形 成的侧墙的厚度增加，能够提高CMOS器件的自对准接触孔和栅极之间的击穿电压，提高器 件的性能。
【专利附图】
【附图说明】
[0028] 下面结合附图和【具体实施方式】对本发明作进一步详细的说明：
[0029] 图1是现有方法形成的CMOS器件的俯视图；
[0030] 图2是沿图1中AA'线的CMOS器件的剖视图；
[0031] 图3是本发明实施例方法的流程图；
[0032] 图4-图5是本发明实施例方法中CMOS器件的剖面图。
【具体实施方式】
[0033] 如图3所示，是本发明实施例方法的流程图；如图4至图5所示，是本发明实施例 方法各步骤中CMOS器件的剖面图。本发明实施例CMOS器件的制造方法包括如下步骤：
[0034] 步骤一、如图4所示，利用光刻刻蚀工艺在硅衬底101上形成浅沟槽，由所述浅沟 槽定义出有源区；在所述浅沟槽中填充氧化硅形成浅沟槽场氧103,由所述浅沟槽场氧103 对所述有源区进行隔离。
[0035] 步骤二、如图4所示，在所述硅衬底1的所述有源区表面生长一层牺牲氧化层；
[0036] 进行离子注入形成CMOS器件的阱区102,所述阱区102的离子注入穿过所述牺牲 氧化层。所述CMOS器件的阱区102包括用于形成NM0S器件的P型阱区和用于形成PM0S 器件的N型阱区。
[0037] 所述阱区102形成后利用湿法刻蚀工艺去除所述牺牲氧化层。
[0038] 步骤三、如图4所示，在所述硅衬底101的正面依次生长栅氧化层105、多晶硅层 106,在用于形成NM0S器件的栅极区域的所述多晶硅层106中进行N型离子注入、在用于形 成PM0S器件的栅极区域的所述多晶硅层106中进行P型离子注入。
[0039] 步骤四、如图4所示，在进行了 N型和P型离子注入的所述多晶硅层106表面依次 沉积金属娃化鹤层107和顶层氮化娃层108。
[0040] 步骤五、如图5所示，采用光刻工艺形成光刻胶图形并由该光刻胶图形定义出 NM0S器件和PM0S器件的栅极图形。
[0041] 以所述光刻胶图形为掩膜进行第一次干法异向刻蚀工艺，所述第一次干法异向刻 蚀工艺并将NM0S器件或PM0S器件的栅极区域外的所述顶层氮化硅层108去除并露出所述 金属娃化鹤层107表面。
[0042] 以所述光刻胶图形为掩膜进行第二次干法异向刻蚀工艺，所述第二次干法异向刻 蚀工艺将NM0S器件或PM0S器件的栅极区域外所述金属硅化钨层107去除并露出所述多晶 硅层106表面，所述第一次干法异向刻蚀工艺和所述第二次干法异向刻蚀工艺都采用较重 聚合物方式刻蚀，所述较重聚合物方式的刻蚀是指能够在被刻蚀层的侧壁形成聚合物积聚 的刻蚀，这样，所述第一次干法异向刻蚀工艺和所述第二次干法异向刻蚀工艺完成后在刻 蚀后的所述顶层氮化硅层108和所述金属硅化钨层107的侧面形成聚合物侧壁。
[0043] 以所述光刻胶图形和所述聚合物侧壁为掩膜进行第三次干法异向刻蚀工艺，所述 第三次干法异向刻蚀工艺将NM0S器件或PM0S器件的栅极区域外所述多晶硅层106去除， 所述第三次干法异向刻蚀工艺完成后所述多晶硅层106的侧面分别比所对应的所述顶层 氮化硅层108和所述金属硅化钨层107的侧面凸出一个所述聚合物侧壁的宽度的距离，由 所述多晶硅层106、所述金属硅化钨层107和所述顶层氮化硅层108组成的栅极结构。
[0044] 步骤六、去除所述光刻胶图形和所述聚合物侧壁，在所述硅衬底正面淀积一层第 一介质层110,所述第一介质层110能为二氧化硅。对所述第一介质层110进行刻蚀并在所 述栅极结构的所述金属硅化钨层107和所述顶层氮化硅层108的侧面形成由刻蚀后余下的 所述第一介质层110组成的第一介质层侧墙110,所述第一介质层侧墙110不覆盖所述多晶 娃层的侧面。
[0045] 步骤七、在所述栅极结构的第一介质层侧墙110形成之，能够采用自对准轻掺杂 漏区离子注入工艺在所述栅极结构两侧的所述阱区102中形成轻掺杂漏区（LDD)。对于 NM0S器件，LDD为N型掺杂；对于PM0S器件，LDD为P型掺杂。LDD的边缘和所述多晶硅层 106的边缘自对准。
[0046] 如图5所示，在所述硅衬底101正面沉积第二介质层111，对所述第二介质层111 进行刻蚀并在形成有所述第一介质层侧墙110的所述栅极结构的侧面形成由刻蚀后余下 的所述第二介质层111组成的第二介质层侧墙111。本发明实施例中所述第二介质层111 的材料选用氮化硅。在所述金属硅化钨107刻蚀之后、以及所述第二介质层侧墙111形成 之前，所述金属硅化钨107会在工艺过程中的热的作用下膨胀，由于本发明在步骤五的刻 蚀方法形成的所述金属娃化鹤107的宽度小于多晶娃层106的宽度，而所述栅极结构的宽 度由所述多晶硅层106的宽度决定，故本发明实施例中的所述金属硅化钨107在膨胀后的 宽度也会小于现有技术中的宽度。较佳为，图5中所示的所述金属硅化钨107在膨胀后的 宽度保持在小于等于所述栅极的宽度。
[0047] 另外，本发明实施例中，在所述金属硅化钨107的侧面还形成有所述第一介质层 侧墙110,所以在所述金属硅化钨107的侧面位置处的侧墙是由所述第一介质层侧墙110和 所述第二介质层侧墙111两部分组成的，所述金属硅化钨107的侧面位置处的侧墙会保持 较厚的厚度。
[0048] 在形成所述所述第二介质层侧墙111之后，采用自对准源漏注入在所述栅极结构 的两侧的所述阱区102中形成源漏区。对于NM0S器件，源漏区为N型掺杂；对于PM0S器 件，源漏区为P型掺杂。源漏区的边缘和所述多晶硅层6的边缘自对准。
[0049] 步骤八、如图5所示，在形成所述第二介质层侧墙111以及所述源漏区后的所述硅 衬底101正面沉积层间膜112,所述层间膜112将所述栅极结构以及所述栅极结构外的区域 全部覆盖，所述栅极结构外的区域包括所述浅沟槽场氧103、所述有源区，以及形成于所述 有源区中的阱区102和源漏区。
[0050] 步骤九、如图5所示，采用光刻工艺定义出自对准接触孔区域，对所述自对准接触 孔区域的所述层间膜112全部去除形成自对准接触孔109,所述自对准接触孔109的底部区 域大小由相邻两个所述栅极结构的所述第二介质层侧墙111之间的距离自定义。最后在所 述自对准接触孔109中填充金属形成电极引出结构。比较图2和图5可知，本发明实施例 在所述金属硅化钨107侧面处的侧墙厚度变厚，这样当CMOS器件工作时，能够增加在该位 置处的承受所述自对准接触孔109和所述金属硅化钨107之间的电压的能力，从而能够提 高器件的击穿电压并提高器件的性能。
[0051] 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。
【权利要求】
1. 一种CMOS器件的制造方法，其特征在于，包括如下步骤： 步骤一、利用光刻刻蚀工艺在硅衬底上形成浅沟槽，由所述浅沟槽定义出有源区；在所 述浅沟槽中填充氧化硅形成浅沟槽场氧，由所述浅沟槽场氧对所述有源区进行隔离； 步骤二、进行离子注入形成CMOS器件的阱区，所述CMOS器件的阱区包括用于形成NM0S 器件的P型阱区和用于形成PM0S器件的N型阱区； 步骤三、在所述硅衬底的正面依次生长栅氧化层、多晶硅层，在用于形成NM0S器件的 栅极区域的所述多晶硅层中进行N型离子注入、在用于形成PM0S器件的栅极区域的所述多 晶硅层中进行P型离子注入； 步骤四、在进行了N型和P型离子注入的所述多晶硅层表面依次沉积金属硅化钨层和 顶层氮化硅层； 步骤五、采用光刻工艺定义出NM0S器件或PM0S器件的栅极图形； 进行第一次干法异向刻蚀工艺，所述第一次干法异向刻蚀工艺并将NM0S器件或PM0S 器件的栅极区域外的所述顶层氮化硅层去除并露出所述金属硅化钨层表面；进行第二次干 法异向刻蚀工艺，所述第二次干法异向刻蚀工艺将NM0S器件或PM0S器件的栅极区域外所 述金属硅化钨层去除并露出所述多晶硅层表面，所述第一次干法异向刻蚀工艺和所述第二 次干法异向刻蚀工艺都采用较重聚合物方式刻蚀，所述第一次干法异向刻蚀工艺和所述第 二次干法异向刻蚀工艺完成后在刻蚀后的所述顶层氮化硅层和所述金属硅化钨层的侧面 形成聚合物侧壁； 进行第三次干法异向刻蚀工艺，所述第三次干法异向刻蚀工艺将NM0S器件或PM0S器 件的栅极区域外所述多晶硅层去除，所述第三次干法异向刻蚀工艺完成后所述多晶硅层的 侧面分别比所对应的所述顶层氮化硅层和所述金属硅化钨层的侧面凸出一个所述聚合物 侧壁的宽度的距离，由所述多晶硅层、所述金属硅化钨层和所述顶层氮化硅层组成的栅极 结构； 步骤六、去除所述聚合物侧壁，在所述硅衬底正面淀积一层第一介质层，对所述第一介 质层进行刻蚀并在所述栅极结构的所述金属硅化钨层和所述顶层氮化硅层的侧面形成由 刻蚀后余下的所述第一介质层组成的第一介质层侧墙，所述第一介质层侧墙不覆盖所述多 晶硅层的侧面。
2. 如权利要求1所述的CMOS器件的制造方法，其特征在于：在步骤六形成所述第一介 质层侧墙之后还包括如下步骤： 步骤七、在所述硅衬底正面沉积第二介质层，对所述第二介质层进行刻蚀并在形成有 所述第一介质层侧墙的所述栅极结构的侧面形成由刻蚀后余下的所述第二介质层组成的 第二介质层侧墙； 步骤八、在形成所述第二介质层侧墙后的所述硅衬底正面沉积层间膜，所述层间膜将 所述栅极结构以及所述栅极结构外的区域全部覆盖； 步骤九、采用光刻工艺定义出自对准接触孔区域，对所述自对准接触孔区域的所述层 间膜全部去除形成自对准接触孔，所述自对准接触孔的底部区域大小由相邻两个所述栅极 结构的所述第二介质层侧墙之间的距离自定义。
【文档编号】H01L21/8238GK104217999SQ201310207822
【公开日】2014年12月17日 申请日期:2013年5月30日 优先权日:2013年5月30日
【发明者】郭振强, 陈瑜, 罗啸, 马斌, 陈华伦 申请人:上海华虹宏力半导体制造有限公司