芯片封装和制造芯片封装的方法

芯片封装和制造芯片封装的方法
【专利摘要】本发明涉及芯片封装和制造芯片封装的方法。提供一种制造芯片封装的方法，该方法包括：在载体上形成层布置；在层布置上布置包括一个或多个接触焊盘的芯片，其中芯片覆盖层布置的至少一部分；以及选择性地去除层布置的一个或多个部分，并使用芯片作为掩模，使得由芯片覆盖的层布置的至少一部分不被去除。
【专利说明】芯片封装和制造芯片封装的方法
【技术领域】
[0001]各种实施例一般地涉及芯片封装和制造芯片封装的方法。
【背景技术】
[0002]一些挑战与半导体模块中的部件装配相关联。这种半导体模块可包括具有布置在引线框架(Ieadframe)衬底上的一个或多个芯片的半导体芯片封装。
[0003]用这种半导体模块，为了与引线框架电接触，可能必需的是，用适当的接触面来构造引线框架，可在所述适当的接触面上布置或接触芯片。与正常引线框架表面相比，在每种情况下可由不同类型的材料形成芯片接触区，以优化芯片粘合工艺，并且以确保引线框架到聚合物灌封(encapsulation)的最优粘合。结构化引线框架的生产明显与高成本相关联，因为光刻工艺可能是必需的，而且必须生产硬掩模。此外，对于每个新部件设计，对于具有不同的位置和大小的不同芯片，必须制造用于光刻工艺的硬掩模，这是昂贵和耗时的。此夕卜，对于重新设计，存在具有不同芯片类型的芯片错误的高风险和后勤(logistic)成本。因此，结构化的引线框架通常与昂贵的制造和交付相关联。
[0004]此外，通过使用用于芯片装配的结构引线框架，芯片的各个表面必须被带到引线框架的各个精确的表面上，换句话说，精确的位置必须已知。此外，现有衬底表面的边缘/侧面是可靠性测试中的弱点，因为它们具有比引线框架的其余部分更弱的粘合，其可能被粗糙化。这对部件造成可靠性风险，而目前还没有克服这些挑战的手段。
[0005]关于芯片装配工艺，即在部件装配期间，污染物(例如有机材料)可能存在于芯片侧面附近和/或在衬底引线框架顶面上，并且除非实行附加的清洗，污染物可能会妨碍诸如衬底粗糙化之类的进一步的工艺，或者可能使连接引线框架到灌封材料的可靠性恶化。结果，为了去除污染物，可能不得不实行具有损坏和污染风险的复杂清洁工艺。
[0006]关于部件装配的其它方面，诸如例如在切割工艺期间，可能侵蚀或部分地破坏芯片背面阻挡层(barrier)，从而使来自引线框架的铜通过多孔芯片背面阻挡层扩散，而电漂移和/或沉淀(precipitation)/泄漏可能引起巨大的可靠性问题。到目前为止，还没有手段来克服与装配的增加的失效率和部件可靠性风险相关的这些挑战。

【发明内容】

[0007]各种实施例提供了一种制造芯片封装的方法，该方法包括:在载体上形成层布置；在层布置上布置包括一个或多个接触焊盘的芯片，其中芯片覆盖层布置的至少一部分；以及选择性地去除层布置的一个或多个部分，并使用芯片作为掩模，使得由芯片覆盖的层布置的至少一部分不被去除。
【专利附图】

【附图说明】
[0008]在图中，相同的参考字符遍及不同的视图一般指的是相同部件。该图不必按比例绘制，而是一般强调图示本发明的原理。在下列描述中，参考下列图描述本发明的各种实施例，在其中:
图1A和图1B示出根据实施例的制造芯片封装的方法；
图2示出根据实施例的制造芯片封装的方法；
图3A至3F示出根据实施例的制造芯片封装的方法；
图4A至4C示出根据实施例的制造芯片封装的方法；
图5A至5C示出根据实施例的制造芯片封装的方法。
【具体实施方式】
[0009]下列详细描述参考附图，所述附图借助于图示来示出具体细节以及可在其中实践本发明的实施例。
[0010]在这里使用的“示例性”这个词意指“用作例子、实例或例示”。在这里被描述为“示例性”的任意实施例或设计不必被解释为比其它实施例或设计优选的或有利的。
[0011]本这里被用来描述形成特征(例如层)“在”侧面或表面“上”的词“在……上(over)”可被用来意指该特征(例如层)可“直接在”暗指的侧面或表面“上”形成，例如层可直接接触暗指的侧面或表面。本这里被用来描述形成特征(例如层)“在”侧面或表面“上”的词“在……上”可被用来意指该特征(例如层)可“直接在”暗指的侧面或表面“上”形成，同时一个或多个附加的层被布置在暗指的侧面或表面与形成的层之间。
[0012]各种实施例提供制造芯片封装的方法，其中可用薄金属层部分地和/或完全地覆盖引线框架或衬底面板，例如一层或两层或更多层。在上层之上，可在随后的芯片装配工艺中实现良好、可靠的芯片连接。上层材料例如可以是溅射的Ag层或Cu层。下层例如可以是Ti或TiW层，具有阻挡层性质，诸如通常用作芯片背面金属化的扩散阻挡层部件。
`[0013]各种实施例提供制造芯片封装的方法，其中:在芯片装配后，随后可在选择性的刻蚀工艺中去除一个或多个薄金属化层，并且一个或多个薄金属化层可能只留在芯片区域外。可以使用例如湿法化学刻蚀工艺的公知刻蚀工艺，其不损坏有源芯片的顶面。
[0014]各种实施例提供方法，其用于在作为硬掩模的接合芯片的帮助下并且通过在芯片接合材料下位置选择性地沉积一个或多个功能层来构造衬底载体。取决于所需要的应用，一个或多个功能层可用作芯片接合材料与衬底载体材料之间的隔离层和/或粘合介质和/或扩散阻挡层。之后，可以实行芯片布线(wiring)和灌封工艺。
[0015]各种实施例提供制造芯片封装的方法，其为可能是昂贵的常规的已预结构化的载体衬底的使用提供了时间和成本节约。该方法可避免为形成预结构化载体衬底的单独光刻工艺和制造附加的硬掩模。
[0016]各种实施例提供制造芯片封装的方法，其可为快速的重新设计提供不同类型的芯片的大小和位置，从而在后勤和掩模准备方面供给了节约。
[0017]各种实施例提供制造芯片封装的方法，其中可能没有对于芯片之间载体材料的特殊电镀区域的需要，其可能是用于预电镀引线框架的情况，以针对芯片放置由较大的芯片焊盘给出容差空间。对于普通的预电镀引线框架，与载体表面灌封相互作用相比，邻接芯片的平滑的容差芯片焊盘表面区域将具有较小的灌封粘合强度。此处代之的是，由起硬掩模作用的芯片本身定义芯片下面的载体区域而不需要芯片焊盘，芯片之间的区域可被完全用作从衬底载体到灌封材料的粘合介质。在这里所述的系统是自对准的，而可能不需要引线框架上芯片旁边的附加保留区域。
[0018]芯片封装(特别是受损芯片)可能易于有与不想要的扩散相关联的问题，诸如从铜引线框架扩散到管芯附着(die attach)材料和/或从铜引线框架扩散到芯片和/或从管芯附着扩散到芯片。这些示出于图1A和IB中，其将在文中被进一步解释。如图1A和IB中所示，一般在芯片表面上形成背面金属化层118，例如一般在芯片底面(粘合到载体104的芯片106的面)上。可在背面金属化层118上形成管芯附着材料112，而管芯附着材料112可将芯片106粘合到载体104上。各种实施例提供制造芯片封装的方法，其通过在芯片接合材料下方的阻挡层上(例如不仅在芯片粘合面上，而且还在管芯附着材料的其它面上，即在管芯附着材料与载体之间)建造附加的扩散阻挡层(例如铜)来增加芯片装配的可靠性。
[0019]各种实施例提供制造芯片封装的方法，其可提供廉价而有效的“管芯附着渗出(bleed outs)”的清洁,例如来自芯片装配的污染。
[0020]图2示出了根据实施例的制造芯片封装的方法200。方法200可包括:
在载体上形成层布置(在210中)；
在层布置上布置包括一个或多个接触焊盘的芯片，其中芯片覆盖层布置的至少一部分(在220中)；以及
选择性地去除层布置的一个或多个部分，并使用芯片作为掩模，使得由芯片覆盖的层布置的至少一部分不被去除(在230中)。
[0021]图3A到3F示出根据实施例的制造芯片封装的方法300。
[0022]方法300可包括在载体304上形成层布置302，正如在图3A的工艺310中所示。
[0023]在载体304上形成层布置302可包括在载体304上形成层布置302，而载体304包括导电引线框架。可包括引线框架或衬底面板的载体304可包括下列材料组中的至少一种材料，该材料组包括:铜、镍、铁、银、金、钮、磷、铜合金、镍合金、铁合金、银合金、金合金、钮合金、磷合金。
[0024]层布置302可包括阻挡层302B和牺牲层302S。在载体304上形成层布置302可包括在载体304上沉积阻挡层302B ;在阻挡层302B上沉积牺牲层302S。例如，在载体304上形成层布置302可包括直接在载体304上沉积阻挡层302B ;随后或同时直接在阻挡层302B上沉积牺牲层302S。层布置302可基本上覆盖载体304，例如基本上完全覆盖载体304。
[0025]可通过下列方法组中的至少一种方法来沉积阻挡层302B，该方法组包括化学气相沉积。阻挡层302B可包括下列材料组中的至少一种材料，该材料组包括:T1、TiW、氮化硅、娃氧化物(silicon oxide)、二氧化娃(silicon dioxide)。阻挡层302B可具有近似约50nm的厚度。根据各种实施例，阻挡层302B可包括从约30nm到约300nm的厚度，例如约从50nm到约200nm,例如从约50nm到约100nm。
[0026]可由下列方法组中的至少一种方法沉积牺牲层302S，该组包括:溅射、蒸发、印刷(printing)。例如，为了沉积牺牲层302S,可实行金属或金属化合物的蒸发或者金属络合物(metal-complex)的印刷。牺牲层302S可包括下列材料组中的至少一种材料,该材料组包括:Cu、Ag。牺牲层302S可具有近似约200nm的厚度。牺牲层302S可包括从约50nm到约400nm的厚度，例如约IOOnm到约300nm,例如约175nm到约225nm。
[0027]如在图3B中所示的方法300工艺320以及类似工艺420 (图4B)和520 (图5A)可包括:随后在层布置302上布置包括一个或多个接触焊盘308、318的芯片306，其中芯片306可覆盖层布置302的至少一部分。可直接在层布置302上布置(换句话说，与层布置302物理接触)芯片306的第一芯片面314。在层布置302上布置包括一个或多个接触焊盘308,318的芯片306可包括:经由第一芯片面314上形成的粘合材料312，将芯片306粘合到层布置302。例如，可将芯片306粘合(例如胶合，例如固定)到牺牲层302S，例如与牺牲层302S直接物理连接和/或直接电连接。
[0028]例如半导体管芯的芯片306可包括晶圆衬底上形成的一个或多个电子部件。晶圆衬底可包括各种材料，例如半导体材料。晶圆衬底可包括下列材料组中的至少一种,该材料组包括:硅、锗、III族至V族材料、聚合物。根据实施例，晶圆衬底可包括掺杂或未掺杂的娃。根据另一个实施例，晶圆衬底可包括绝缘衬底上的娃(silicon on insulator) SOI晶圆。根据实施例，晶圆衬底可包括半导体化合物材料，例如砷化镓(GaAs)、磷化铟(InP)。根据实施例，晶圆衬底可包括四元半导体化合物材料，例如砷化铟镓(InGaAs)。
[0029]芯片306可包括第一芯片面314和第二芯片面316。第二芯片面316可包括芯片顶面，其也被称为芯片的“第二面”、“正面”或“上面”。下文中可交替使用术语“顶面”、“第二面”、“正面”或“上面”。第一芯片面314可包括芯片底面，其也被称为芯片的“第一面”或“背面”。下文中可交替使用术语“第一面”、“背面”或“底面”。可以理解:一般可在第二芯片面316上形成一个或多个接触焊盘308，例如直接在第一芯片面的芯片表面上。
[0030]例如背面金属化层318的一个或多个接触焊盘308、318可包括下列材料组中的至少一种材料、元素或合金，该组包括:铜、招、银、锡、金、钮、锌、镍、铁、钛、f凡。一个或多个接触焊盘308、318可包括一种或多种贵金属。可以理解:一般可在晶圆处理期间(即在前端工艺期间)制造(例如形成，例如处理)一个或多个接触焊盘308、318。
[0031]可以在第一芯片面314上(例如直接在第一芯片面314上)形成背面金属化层318。也被称为管芯附着材料的粘合材料312可形成在第一芯片面314上，例如在背面金属化层318上。例如，粘合材料312可直接形成在背面金属化层318上。
[0032]粘合材料312可包括下列材料组中的至少一种材料，该材料组包括:焊料、粘合胶、树脂、粘合聚合物、膏(paste)、粘合膏、填充或未填充有纳米颗粒的环氧树脂、例如双面胶带的胶带、或者箔。依赖于需求，例如在第一芯片面314和载体304之间是否需要电连接，粘合材料312可导电或者电绝缘，而层布置302中的层302B、302S也可导电或者电绝缘。
[0033]根据各种实施例，芯片306可包括半导体功率器件或半导体逻辑芯片。半导体功率器件一般指的是承载电压大于150V的功率器件，例如高达1000V或更高。半导体逻辑芯片一般指的是低功率半导体器件，例如能够承载高达100V至150V的器件。
[0034]关于半导体功率器件，例如术语“顶面”、“第一面”、“正面”或“上面”的第二芯片面316可被理解为指的是其中可形成一个或多个接触焊盘308 (例如栅极区和至少一个第一源/漏区)的芯片面。此外，例如术语“第二面”、“背面”或“底面”的第一芯片面314可被理解为指的是芯片面，该芯片面中可形成另外的接触焊盘318，例如第二源/漏区，并且可在第一芯片面314与第二芯片面316之间通过芯片支持垂直电流。一般，如果芯片306包括半导体功率器件，则在第一芯片面314与载体304之间可能需要电连接。因此可选择另外的接触焊盘318、粘合材料312和例如包括阻挡层302B和牺牲层302S的层布置302，使得可在第一芯片面314与载体304之间提供电通路。
[0035]关于半导体逻辑芯片，例如专用集成电路ASIC、驱动器、控制器、传感器，第二芯片面316可被理解为指的是承载一个或多个接触焊盘308或电接触的芯片面，其中可附着接合焊盘或电连接；或者其中正是芯片306的面可主要由金属化层覆盖。第二芯片面316可被理解为指的是可能免于金属化或接触焊盘或电接触的芯片面。可能不需要背面金属化层318，并且因此被省略。一般，如果芯片306包括半导体逻辑器件，则在第一芯片面314与载体304之间可能不需要电连接，而是可能需要电绝缘。因此可选择粘合材料312和例如包括阻挡层302B和牺牲层302S的层布置302，使得第一芯片面314和载体304可以彼此电绝缘。
[0036]可以理解:可充分考虑材料的选择，例如鉴于器件需求，并且进一步地鉴于随后的选择性去除工艺。与材料选择有关的其它各种实施例示出于图3A到3F以及随后的图(图4B、4C、5A、5B、5C)中。
[0037]可以理解:还可将方法300扩展到制造晶圆级封装的方法。例如，载体304上布置的芯片306的数目可能不限于一个，而是可包括多个芯片，例如一个、两个、三个芯片等，或者数十个、数百个或数千个芯片。
[0038]如在图3C中所示的方法300工艺330至350以及类似工艺430 (图4C)和530(图5B)可包括:随后选择性地去除层布置302的一个或多个部分，并使用芯片306作为掩模，使得由芯片306覆盖的层布置302的至少一部分可不被去除。这可包括用刻蚀剂选择性地去除芯片306未覆盖的层布置302的一个或多个部分322、324 (参见图3B)，以及使用芯片306作为耐刻蚀剂去除的硬掩模。在多步(例如两步)刻蚀工艺中，可选择性地去除未由芯片306覆盖的牺牲层302S的一个或多个部分322 (在330中)，以及随后可选择性地去除未由芯片306覆盖的阻挡层302B的一个或多个部分324 (在340中)。在这里可使用选择性地去除来意指通过湿法化学刻蚀或通过干法刻蚀来选择性地刻蚀，例如通过等离子刻蚀，例如反应离子刻蚀。换句话说，该方法可包括用例如化学刻蚀剂的刻蚀剂来选择性地去除未由芯片306覆盖的牺牲层302S的一个或多个部分322，其中包括阻挡层302B的一个或多个部分324的阻挡层302B可耐刻蚀剂的去除。换句话说，包括阻挡层302B的一个或多个部分324的阻挡层302B可能是选择性地去除牺牲层302S的刻蚀停止层(在330中)。随后可使用可能不同于用于刻蚀牺牲层302S的刻蚀剂的另外的刻蚀剂，以去除未由芯片306覆盖的阻挡层302B的一个或多个部分324。因此，在工艺330中，牺牲层302S可能被过刻蚀，因为阻挡层302B可能耐牺牲层302S的刻蚀，例如耐用于刻蚀牺牲层302S的刻蚀剂。
[0039]由另外的刻蚀剂刻蚀阻挡层302B可去除不受芯片硬掩膜306保护的阻挡层302B的一个或多个部分324。选择性地去除层布置302的一个或多个部分322、324使用芯片306作为掩模，例如硬掩模。因此至少由芯片306覆盖的层布置302的部分326、328可不被去除。换句话说，至少由芯片306覆盖的牺牲层302S的部分326和至少由芯片306覆盖的阻挡层302B的部分328可不被去除。可在载体304上形成部分326和328。可能的是，可从芯片306的侧壁底切牺牲层302S的那个部分326和阻挡层302B的部分328，例如，由于使用芯片306作为硬掩模,部分326、328的表面积可能等于或小于第一芯片面314的表面积。
[0040]根据实施例，用于刻蚀牺牲层302S的刻蚀剂可包括氢氟酸(HF)，例如缓冲的HF，例如稀释的HF。例如，如果牺牲层302S包括银层，则缓冲的HF可用来刻蚀牺牲层302S。
[0041]根据实施例，用于刻蚀阻挡层302B的刻蚀剂可包括氨(NH3)、过氧化氢(H2O2)和水(H2O)的混合物，如果阻挡层302B包括Ti层或TiW层，则其可用来刻蚀阻挡层302B。[0042]根据实施例，用于刻蚀层布置302 (例如阻挡层302B)的湿法刻蚀剂可包括例如稀HF 溶液(40%至 48%)，
根据实施例，如果阻挡层302B包括二氧化硅(SiO2),则用于刻蚀层布置302 (例如阻挡层302B)的干法刻蚀剂可包括例如CF4等离子体(具有或不具有氩(Ar)和/或氧气(02))。
[0043]根据实施例，如果阻挡层302B包括二氧化硅(Si3N4),则用于刻蚀层布置302 (例如阻挡层302B)的湿法刻蚀剂可包括例如亚磷酸(H3PO4) (85%)溶液。另一种湿刻蚀剂可包括例如氢氟酸(HF) (1%至10%)溶液。
[0044]根据实施例，如果阻挡层302B包括氮化硅(Si3N4),则用于刻蚀层布置302 (例如阻挡层302B)的干法刻蚀剂可包括例如CF4氟化碳/氧气O2等离子体的混合物。
[0045]两步刻蚀工艺可用作在随后处理步骤(例如铸模和布线)之前从粘合工艺上去除任意污染物。
[0046]可通过布置芯片306来将芯片306用作硬掩模，其可能是化学地耐在层布置302上的两步刻蚀中使用的一个或多个刻蚀剂。可以在第二芯片面316上形成层332，其可能是暴露给刻蚀剂的芯片306的面。层332可包括例如二氧化硅(SiO2)层或氮化硅(Si3N4)层或聚酰亚胺(PI)层。层332可以是使一个或多个接触焊盘308彼此电绝缘的层。层332可具有从约0.1 μ m到约10 μ m的厚度，例如约2 μ m到约8 μ m。
[0047]在选择性去除工艺330至340期间，可在刻蚀层布置302期间将一个或多个接触焊盘308打开(例如暴露)或者关闭(例如覆盖)。在打开的接触焊盘的情况下，可在一个或多个接触焊盘308之间形成层332，并在刻蚀期间将一个或多个接触焊盘308释放，例如暴露。在关闭的接触焊盘的情况下，可在一个或多个接触焊盘308之间和之上形成层332，从而覆盖一个或多个接触焊盘308。
[0048]在打开的接触焊盘的情况下，可理解的是:根据各种实施例，可由不同于牺牲层302S的材料形成一个或多个接触焊盘308，例如，如果302S包括银层，则一个或多个接触焊盘308可包括铜。此外，可由不同于阻挡层302B的材料形成一个或多个接触焊盘308，例如，如果302B包括Ti或TiW，则一个或多个接触焊盘308可不包括Ti或TiW。根据其它各种实施例，在打开的接触焊盘的情况下，甚至可由与牺牲层302S相同的材料形成一个或多个接触焊盘308，然而一个或多个接触焊盘308可能具有比牺牲层302S大的厚度。例如，和牺牲层302S的纳米厚度相比，一个或多个接触焊盘308可具有从约0.8 μ m到约10 μ m的厚度。这可能意味着:可用被用于牺牲层302S的刻蚀剂来刻蚀一个或多个接触焊盘308，然而，由于较大的厚度，一个或多个接触焊盘308未被完全刻蚀掉，并在刻蚀牺牲层302S后保留有一个或多个接触焊盘308的足够厚度。此概念可以可替换地应用于阻挡层302B。根据其它各种实施例，在开放的接触焊盘的情况下，可由与阻挡层302B相同的材料形成一个或多个接触焊盘308，然而一个或多个接触焊盘308可能具有比牺牲层302B大的厚度。例如，和阻挡层302B的纳米厚度相比，一个或多个接触焊盘308可具有从约0.8 μ m到约10 μ m的厚度。
[0049]可以理解的是:一个或多个接触焊盘308可包括一般化学地耐刻蚀剂的贵金属，例如钯、银、钼、金。它们可被选择，使得它们还可以耐随后的载体粗糙化工艺。
[0050]阻挡层302B可防止载体材料(例如来自载体304的材料，例如铜颗粒)扩散至粘合材料312，例如银层和/或背面金属化层318，并且此外可防止例如银颗粒的粘合材料312扩散到载体304。换句话说，来自载体304的材料，例如铜颗粒，可能不能渗透到粘合材料312。可防止扩散，正如由图3E中所示的交叉箭头所指示的那样。可从图1A和IB中理解:芯片封装容易受到不想要的扩散的影响。图1A示出了芯片封装，而没有层布置302，其中芯片106可能已遭受损坏，例如诸如背面金属化118的开裂。背面金属化118可能类似于背面金属化318，并用作对于例如在芯片载体104 (类似于芯片载体304)到芯片106 (例如到硅)之间的扩散的扩散阻挡层。如图1B中所示，背面金属化118的开裂或损坏可能引起通过管芯附着材料112将载体材料(例如来自载体104的铜)泄漏到硅芯片106。管芯附着材料112 (类似于粘合材料312)还可设想地贡献于不想要地扩散到芯片106，并扩散到载体104。因此，阻挡层302B可用作附加的阻挡层，其可阻止载体材料(例如来自载体304的材料，例如铜颗粒)通过粘合材料312 (例如银层)扩散到芯片306，并且此外，阻止例如银颗粒的粘合材料312扩散到载体304。
[0051]载体304暴露的上表面部分334的粗糙化可随着选择性地去除层布置302。可在沉积灌封材料336之前实行粗糙化载体304的一个或多个部分334，已从载体304的一个或多个部分334上选择性地去除层布置302，即已从载体304的一个或多个部分334上选择性地去除芯片306未覆盖的牺牲层302S的一个或多个部分322以及阻挡层302B的一个或多个部分324。此外，可替换地或者除了在载体304的一个或多个部分334上粗糙化之外，可以沉积粘合促进剂(promoter)。粘合促进剂和/或粗糙化可改进灌封材料336与载体304之间的粘合。具体而言，粘合促进剂和/或粗糙化可以改进灌封材料336与载体304的一个或多个部分334之间的粘合。
[0052]如图3F中所示的方法300工艺360以及类似工艺560(图5C)可包括:在芯片306和载体304上沉积灌封材料336以至少部分地围绕芯片。灌封材料336可包括下列材料组中的至少一种材料，该组包括:填充或未填充的环氧树脂、预浸溃的复合纤维、增强纤维、层压板、模制材料(mo I d material)、热固性材料、热塑性材料、填料颗粒、纤维增强的层压板、纤维增强的聚合物层压板、具有填料颗粒的纤维增强的聚合物层压板。可通过下列方法组中的至少一种沉积方法来沉积灌封材料336，该组包括:旋涂、喷涂、模塑、压缩模塑、层压。灌封材料336可形成在层332上，例如直接形成在层332上，并且此外，灌封材料336可覆盖芯片306的一个或多个接触焊盘308以及一个或多个侧壁。侧壁可以指的是第一芯片面314与第二芯片面316之间芯片306的面。灌封材料336可以形成在载体304上，例如直接形成在载体304上，诸如载体304的一个或多个部分334，其可能被粗糙化，用于改进的粘合，例如在沉积灌封材料336之前。
[0053]可形成一个或多个电互连338以电接触芯片306上形成的一个或多个接触焊盘308。一个或多个电互连338可包括下列材料组中的至少一种材料、元素或合金，该组包括:铜、招、银、锡、金、钮、锌、镍、铁。
[0054]根据各种实施例，可在灌封材料336中形成一个或多个通孔，从而从灌封材料336中释放(例如暴露)一个或多个接触焊盘308。可通过钻孔(例如激光钻孔，例如使用CO2激光)来形成一个或多个通孔，以打开一个或多个接触焊盘308。可以理解:如果一个或多个接触焊盘308被封闭(如前面所述)，例如在刻蚀期间由层332覆盖，则可在层332上形成灌封材料336，从而覆盖层332和一个或多个接触焊盘308。然后可使用激光钻孔来钻通灌封材料336和层332，例如聚酰亚胺层，用以打开一个或多个接触焊盘308。[0055]一旦一个或多个接触焊盘308被打开，即暴露，即从层332和灌封材料336释放，可在一个或多个通孔内(例如在一个或多个接触焊盘308上)通过沉积导电材料来形成一个或多个电互连338，从而与一个或多个接触焊盘308形成物理和电连接。可通过下列方法组中的至少一种沉积方法来沉积导电材料，该组包括:电镀、化学镀(electroless plating)、电沉积(galvanic deposition)、溅射、蒸发。一个或多个电互连338可电连接到或者可形成芯片封装370的面344上形成的一个或多个外部芯片封装接触342的至少一部分。可能进一步地物理和电连接到焊料结构(例如焊球，例如焊料凸块,例如焊料阵列)的一个或多个外部芯片封装接触342可将芯片306 (例如芯片306的一个或多个接触焊盘308)电连接到外部电路,例如另外的芯片封装,例如印刷电路板,例如电源。
[0056]根据各种实施例，不是在通孔中通过沉积导电材料来形成一个或多个电互连338，代之的是，可能的是一个或多个电互连338可包括接合到一个或多个接触焊盘308的导电线。在沉积灌封材料336之前，这些线可以线接合到一个或多个接触焊盘308，并且电连接到例如引线框架的一个或多个引线。然后灌封材料336随后可沉积在芯片306和载体304上，如前所述，并且至少部分地沉积到线上，例如使线彼此电绝缘。
[0057]可以根据所述方法300制造芯片封装，例如芯片封装370。芯片封装370可包括:载体304上形成的层布置302 ;经由粘合材料312粘合到层布置302的芯片306，其中层布置302可包括载体304上形成的阻挡层302B以及阻挡层302B上形成的牺牲层302S，其中可从芯片306的侧壁底切层布置302 ;芯片306和载体304上形成的灌封材料336，灌封材料336至少部分地围绕芯片306 ;—个或多个电互连338，通过灌封材料336形成并电接触芯片306上形成的一个或多个接触焊盘308。芯片封装370可包括关于其它实施例已经描述的一个或多个或全部特征。
[0058]可以理解,通过通过载体304和灌封材料336的分离,可个别化(individualize)芯片封装370，例如从通常在载体304上形成的其它芯片306。
[0059]图4A至图4C示出根据实施例制造芯片封装的方法400。
[0060]方法400可包括关于方法300已经描述的一个或多个或全部工艺和特征。
[0061]特别地，图4A示出在载体304上布置的芯片306的图像，其中可在载体304上形成“渗出(bleed out)”沉积446。这些沉积难以去除，并且通常可能遭受积极的和复杂的清洗工艺，其可能损坏芯片，如之前在图1A和图1B中示出和描述。这种附加的清洗工艺传统上使用可能损坏芯片的碱。根据各种实施例的方法300、400和500允许洁净地去除这些沉积446而无需附加的清洗工艺。
[0062]图4B，工艺420，示出了实施例，其中粘合材料312可包括膏312，例如包括银的纳米膏(nanopaste)，其被称为银纳米膏。可固化膏312，例如加热至近似200°C的温度，以粘合(例如胶合，例如固定)芯片306到层布置302 (类似于工艺320)。膏312可包括颗粒，例如纳米颗粒，诸如银颗粒，其中可用有机分子或溶剂涂覆这种颗粒。以沉积446形式的这些颗粒的“渗出”可能发生。“渗出”可能指这些沉积446 (例如有机材料)从膏312出来沉积到牺牲层302S上，例如沉积到牺牲层302S的表面。这些可能发生，例如因为由加热所致的沉淀。例如，“渗出”的沉积446可包括有机材料和/或银颗粒和/或分解材料(诸如有机材料和/或银颗粒)从膏312上沉淀。
[0063]如在图4C中所示，如关于工艺330、340m所述的工艺430——两步刻蚀工艺可刻蚀掉牺牲层302S，例如一个或多个部分322，来自“渗出”和/或其它污染物的那个材料沉积446可被良好地去除。例如，牺牲层302S可能被过刻蚀，以确保当刻蚀掉牺牲层302S时可在牺牲层302S (例如牺牲层302S的一个或多个部分322)上去除来自“渗出”和/或其它污染物和/或沉淀物的材料；并且另外无需去除阻挡层302B。
[0064]有了两步刻蚀工艺，可实现基本上完美洁净的表面，例如载体表面，因此避免了来自载体304表面的应力和/或分层。没有基本上洁净的载体表面，可能不能够良好地实行随后的载体304的粗糙化(如前面所述)，并且可能不能充分地粗糙化载体304，用于在载体304上粘合灌封材料336。此外，没有基本上洁净的载体表面，粘合促进剂可能不能在载体304上恰当地良好沉积。由于不良的粗糙化工艺和/或不良粘合促进剂的沉积，不良的粘合可能因而发生在灌封材料与载体之间，并且来自载体表面的潜在分层可能发生。有了两步刻蚀工艺，可避免损坏附加的清洗工艺。
[0065]图5A到图5C示出根据实施例制造芯片封装(例如芯片封装570)的方法500。方法500可包括关于方法300、400已经描述的一个或多个或所有的工艺和特征，除了牺牲层302S和阻挡层302B中的至少一个可包括电绝缘材料。
[0066]根据各种实施例，如在图5A中所示，可在载体304上提供以阻挡层302B的形式的电绝缘体。
[0067]阻挡层302B可以被电绝缘，例如阻挡层302可包括电绝缘材料，例如二氧化硅(SiO2)，例如氮化硅(Si304)。可通过化学气相沉积来沉积二氧化硅和氮化硅。阻挡层302B可具有从约50nm到约IOOOnm的厚度，例如约50nm到约200nm,例如约50nm到约lOOnm。可在电绝缘阻挡层302B上形成如前所述的导电牺牲层302S。可在层布置302上布置芯片306，从而经由粘合材料312将芯片306粘合到层布置302。粘合材料312可以如上所述导电或电绝缘。
[0068]根据实施例，芯片306可包括绝缘栅双极晶体管(IGBT )，而粘合材料312可包括导电材料，牺牲层302S可能导电，例如Ag层，而阻挡层302B可能电绝缘，例如硅氧化物，例如
氮化硅。
[0069]根据另一个实施例，芯片306例如可以包括低功率半导体芯片，例如半导体逻辑芯片。背面金属化层318可被省略，而层布置302的至少一层302S、302B以及粘合材料312可包括电绝缘材料。
[0070]根据其它各种实施例，如有必要，甚至可以可选地省略牺牲层302S。如果牺牲层302S被省略，则粘合材料312可直接粘合(例如固定)到阻挡层302B。
[0071 ] 如前所述，取决于将要制造的芯片封装的需求，第一芯片面314与载体304之间可能需要电连接或电绝缘。这些需求可能在材料选择中起作用，例如在背面金属化层318的材料选择中，例如在粘合层312的材料选择中，例如在层布置302的层302B、302S的材料选择中。关于材料选择的另外考虑可包括芯片衬底材料和层332的考虑，其可能被选择以化学地耐用于刻蚀层布置302的层302B、302S的刻蚀剂。
[0072]根据各种实施例，如果在第一芯片面314与载体304之间需要电连接，则在层布置302上布置包括一个或多个接触焊盘308、318的芯片306可包括:经由接触焊盘318上形成的焊料材料312来将芯片306焊接到层布置302，接触焊盘318形成在第一芯片面上。例如，粘合层312可包括焊料材料。焊料材料312可导电，并可包括下列材料组中的至少一种材料，该材料组包括:Ag、Pb、Zn、Sn、Au、Sb、B1、In、Ga、Ni或这些材料的一个或多个组合。例如，通过在芯片背面金属化层顶部涂敷Au和Sn层，并在载体衬底上放置芯片，并在大约350°C的温度将其固定，可使用AuSn扩散焊料。根据各种实施例，如果在第一芯片面314与载体304之间需要电连接，则在层布置302上布置包括一个或多个接触焊盘308、318的芯片306可包括:经由导电粘合材料312将芯片306焊接到层布置302，导电粘合材料312诸如导电粘合胶，和/或导电树脂，和/或导电粘合聚合物，和/或导电膏，和/或导电粘合膏，和/或填充或未填充有纳米颗粒(例如导电纳米颗粒)的导电环氧树脂，和/或导电粘合胶带或箔。这种纳米颗粒可包括铜和/或银和/或金的纳米颗粒。导电粘合材料312可包括附着到芯片背面之前的液体或膏或胶带。
[0073]根据各种实施例，如果在第一芯片面314与载体304之间需要电连接，则在层布置302上布置包括一个或多个接触焊盘308、318的芯片306可包括:经由接触焊盘318上形成的膏312来将芯片306粘合到层布置302，接触焊盘318形成在第一芯片面314上，其中膏可包括包括银的纳米膏。例如，粘合层312可包括膏312。可固化膏以将芯片306粘合到层布置302。
[0074]根据各种实施例，如果在第一芯片面314与载体304之间不需要电连接，即可能需要电绝缘，则在层布置302上布置包括一个或多个接触焊盘308、318的芯片306可包括:经由电绝缘粘合材料312来将芯片306粘合到层布置302。例如，粘合层312可包括电绝缘粘合材料312。电绝缘粘合材料312可包括:电绝缘粘合胶，和/或电绝缘树脂，和/或电绝缘粘合聚合物，和/或电绝缘膏，和/或填充或未填充的电绝缘环氧树脂，和/或电绝缘粘合胶带或箔。
[0075]可以理解:鉴于刻蚀剂，也可以实行(例如背面金属化层318、例如粘合层312，例如层布置302的层302B，302S、芯片衬底材料和层332)的材料选择。例如，可实行刻蚀剂和材料选择，使得包括层332的芯片306可以化学地耐用于刻蚀牺牲层302S和阻挡层302B中至少一个的刻蚀剂。例如，如果阻挡层302B包括SiO2，刻蚀剂可包括氢氟酸，层332可包括聚酰亚胺或聚对二甲苯(parylene)或类金刚石碳(DLC)中的至少一个。如果牺牲层包括银，则刻蚀剂可包括氢氟酸(HF)或硝酸(HNO3);如果阻挡层302B包括可由氨(順3)、过氧化氢(H2O2)和水(H2O)中至少一个刻蚀的TiW。层332可包括聚酰亚胺或聚对二甲苯或类金刚石碳(DLC)中的至少一个。
[0076]各种实施例提供一种制造芯片封装的方法，该方法包括:在载体上形成层布置；在层布置上布置包括一个或多个接触焊盘的芯片，其中芯片覆盖层布置的至少一部分；以及选择性地去除层布置的一个或多个部分，并使用芯片作为掩模，使得由芯片覆盖的层布置的至少一部分不被去除。
[0077]根据实施例，在载体上形成层布置包括:在载体上沉积阻挡层；以及在阻挡层上沉积牺牲层。
[0078]根据实施例，阻挡层包括下列材料组中的至少一种材料，该材料组包括:T1、TiW、
氮化硅、硅氧化物、二氧化硅。
[0079]根据实施例，牺牲层可包括下列材料组中的至少一种材料，该材料组包括:Cu、Ag、Sn、Zn、Pb、B1、Sb、N1、Au或包括这些元素之一的合金。
[0080]根据实施例，阻挡层包括从约30nm到约300nm的厚度。[0081]根据实施例，牺牲层包括从约50nm到约400nm的厚度。
[0082]根据实施例，在载体上沉积阻挡层包括通过下列方法组中的至少一种方法来沉积阻挡层，该组包括:化学气相沉积、溅射、金属蒸发、物理气相沉积或印刷。
[0083]根据实施例，在阻挡层上沉积牺牲层包括通过下列方法组中的至少一种方法来沉积牺牲层，该组包括:溅射、化学气相沉积、金属蒸发、物理气相沉积或印刷。
[0084]根据实施例，在载体上形成层布置包括:在包括导电引线框架的载体上形成层布置。
[0085]根据实施例，在层布置上布置包括一个或多个接触焊盘的芯片包括:经由在第一芯片面上形成的粘合材料来将芯片粘合到层布置。
[0086]根据实施例，粘合材料包括下列材料组中的至少一种材料，该材料组包括:焊料、粘合胶、树脂、粘合聚合物、膏、粘合膏、填充或未填充有纳米颗粒的环氧树脂、粘合胶带或箔。
[0087]根据实施例，在层布置上布置包括一个或多个接触焊盘的芯片包括:经由在接触焊盘上形成的焊料材料，将芯片焊接到层布置上，该接触焊盘形成在第一芯片面上。
[0088]根据实施例，焊料材料包括下列材料组中的至少一种材料，该材料组包括:Ag、Pb、Zn、Sn、Au、Sb、B1、In、Ga、Ni或这些材料的一种或多种组合。
[0089]根据实施例，在层布置上布置包括一个或多个接触焊盘的芯片包括:经由在接触焊盘上形成的膏来将芯片粘合到层布置上，该接触焊盘形成在第一芯片面上，其中所述膏包括包括了银的纳米膏。
[0090]根据实施例，该方法进一步包括固化膏，以将芯片粘合到层布置上。
[0091]根据实施例，选择性地去除层布置的一个或多个部分并使用芯片作为掩模使得由芯片覆盖的层布置的至少一部分不被去除包括:用刻蚀剂选择性地去除未由芯片覆盖的层布置的一个或多个部分，并使用芯片作为耐刻蚀剂去除的硬掩模。
[0092]根据实施例，选择性地去除层布置的一个或多个部分并使用芯片作为掩模使得由芯片覆盖的层布置的至少一部分不被去除包括:用刻蚀剂选择性地去除未由芯片覆盖的牺牲层的一个或多个部分，其中阻挡层耐刻蚀剂去除。
[0093]根据实施例，阻挡层是用于选择性地去除牺牲层的刻蚀停止层。
[0094]根据实施例，选择性地去除层布置的一个或多个部分并使用芯片作为掩模使得由芯片覆盖的层布置的至少一部分不被去除包括:过刻蚀牺牲层，其中阻挡层耐牺牲层的刻蚀。
[0095]根据实施例，选择性地去除层布置的一个或多个部分并使用芯片作为掩模使得由芯片覆盖的层布置的至少一部分不被去除包括:选择性地去除未由芯片覆盖的牺牲层的一个或多个部分，以及随后选择性地去除未由芯片覆盖的阻挡层的一个或多个部分。
[0096]根据实施例，该方法进一步包括在芯片和载体上沉积灌封材料以至少部分地围绕
-H-* I I
心/T O
[0097]根据实施例，该方法进一步包括粗糙化载体的一个或多个部分，沉积灌封材料之前已从载体的一个或多个部分上选择性地去除层布置，以改进灌封材料与载体之间的粘
口 ο
[0098]根据实施例，灌封材料包括下列材料组中的至少一种材料，该组包括:填充或未填充的环氧树脂、预浸溃的复合纤维、增强纤维、层压板、模制材料、热固性材料、热塑性材料、填料颗粒、纤维增强的层压板、纤维增强的聚合物层压板、具有填料颗粒的纤维增强的聚合物层压板。
[0099]根据实施例，该方法进一步包括:形成一个或多个电互连，以电接触在芯片上形成的一个或多个接触焊盘。
[0100]各种实施例提供一种芯片封装，其包括:在载体上形成的层布置；经由粘合材料粘合到层布置的芯片，其中层布置包括在载体上形成的阻挡层和在阻挡层上形成的牺牲层，其中从芯片的侧壁底切层布置；在芯片和载体上形成的灌封材料，灌封材料至少部分地围绕芯片；通过灌封材料形成并电接触在芯片上形成的一个或多个接触焊盘的一个或多个电互连。
[0101]虽然已参照具体实施例特别地示出和描述了本发明，但本领域技术人员应当理解:可以在其中做出各种形式和细节的改变，而不脱离由所附权利要求限定的本发明的精神和范围。因此由所附权利要求指示本发明的范围，并且因此意图包括等同权利要求的含义和范围内的所有改变。
【权利要求】
1.一种制造芯片封装的方法，该方法包括: 在载体上形成层布置； 在层布置上布置包括一个或多个接触焊盘的芯片，其中该芯片覆盖层布置的至少一部分；以及 选择性地去除层布置的一个或多个部分，并使用芯片作为掩模，使得由芯片覆盖的层布置的至少一部分不被去除。
2.根据权利要求1所述的方法， 其中在载体上形成层布置包括: 在载体上沉积阻挡层；以及 在阻挡层上沉积牺牲层。
3.根据权利要求2所述的方法， 其中阻挡层包括下列材料组中的至少一种材料，该材料组包括:T1、TiW、氮化硅、硅氧化物、二氧化硅。
4.根据权利要求2所述的方法， 其中牺牲层包括下列材料组中的至少一种材料，该材料组包括:Cu、Ag、Sn、Zn、Pb、B1、Sb、N1、Au或包括这些元素之一的合金。
5.根据权利要求2所述的方法， 其中阻挡层包括从约30nm到约300nm的厚度。
6.根据权利要求2所述的方法， 其中牺牲层包括从约50nm到约400nm的厚度。
7.根据权利要求2所述的方法， 其中在载体上沉积阻挡层包括:通过下列方法组中的至少一种方法来沉积阻挡层，该组包括:化学气相沉积、溅射、金属蒸发、物理气相沉积或印刷。
8.根据权利要求2所述的方法， 其中在阻挡层上沉积牺牲层包括:通过下列方法组中的至少一种方法来沉积牺牲层，该组包括:溅射、化学气相沉积、金属蒸发、物理气相沉积或印刷。
9.根据权利要求1所述的方法， 其中在载体上形成层布置包括: 在包括导电引线框架的载体上形成层布置。
10.根据权利要求1所述的方法， 其中在层布置上布置包括一个或多个接触焊盘的芯片包括: 经由在第一芯片面上形成的粘合材料，来将芯片粘合到层布置。
11.根据权利要求10所述的方法， 其中粘合材料包括下列材料组中的至少一种材料，该材料组包括:焊料、粘合胶、树脂、粘合聚合物、膏、粘合膏、填充或未填充有纳米颗粒的环氧树脂、粘合胶带或箔。
12.根据权利要求1所述的方法， 其中在层布置上布置包括一个或多个接触焊盘的芯片包括:经由在接触焊盘上形成的焊料材料，来将芯片焊接到层布置，所述接触焊盘形成在第一芯片面上。
13.根据权利要求12所述的方法，其中焊料材料包括下列材料组中的至少一种材料，该材料组包括:Ag、Pb、Zn、Sn或这些材料的一个或多个组合。
14.根据权利要求1所述的方法， 其中在层布置上布置包括一个或多个接触焊盘的芯片包括:经由在接触焊盘上形成的膏，来将芯片粘合到层布置，所述接触焊盘形成在第一芯片面上，其中所述膏包括包括了银的纳米膏。
15.根据权利要求14所述的方法， 进一步包括固化膏，以将芯片粘合到层布置。
16.根据权利要求1所述的方法， 其中选择性地去除层布置的一个或多个部分并使用芯片作为掩模使得由芯片覆盖的层布置的至少一部分不被去除包括: 用刻蚀剂选择性地去除未由芯片覆盖的层布置的一个或多个部分，并使用芯片作为耐刻蚀剂去除的硬掩膜。
17.根据权利要求2所述的方法， 其中选择性地去除层布置的一个或多个部分并使用芯片作为掩模使得由芯片覆盖的层布置的至少一部分不被去除包括: 用刻蚀剂选择性地去除未由芯片覆盖的牺牲层的一个或多个部分，其中阻挡层耐刻蚀剂去除。
18.根据权利要求17所述的方法， 其中阻挡层是用于选择性地去除牺牲层的刻蚀停止层。
19.根据权利要求2所述的方法， 其中选择性地去除层布置的一个或多个部分并使用芯片作为掩模使得由芯片覆盖的层布置的至少一部分不被去除包括: 过刻蚀牺牲层，其中阻挡层耐牺牲层的刻蚀。
20.根据权利要求2所述的方法， 其中选择性地去除层布置的一个或多个部分并使用芯片作为掩模使得由芯片覆盖的层布置的至少一部分不被去除包括: 选择性地去除未由芯片覆盖的牺牲层的一个或多个部分，以及随后选择性地去除未由芯片覆盖的阻挡层的一个或多个部分。
21.根据权利要求1所述的方法，进一步包括: 在芯片和载体上沉积灌封材料，以至少部分地围绕芯片。
22.根据权利要求21所述的方法，进一步包括: 粗糙化载体的一个或多个部分，沉积灌封材料之前已从载体的一个或多个部分上选择性地去除层布置，以改进灌封材料与载体之间的粘合。
23.根据权利要求21所述的方法， 其中灌封材料包括下列材料组中的至少一种材料，该组包括:填充或未填充的环氧树月旨、预浸溃的复合纤维、增强纤维、层压板、模制材料、热固性材料、热塑性材料、填料颗粒、纤维增强的层压板、纤维增强的聚合物层压板、具有填料颗粒的纤维增强的聚合物层压板。
24.根据权利要求21所述的方法，进一步包括:形成一个或多个电互连，以电接触在芯片上形成的一个或多个接触焊盘。
25.一种芯片封装，其包括: 在载体上形成的层布置； 经由粘合材料粘合到层布置的芯片， 其中层布置包括在载体上形成的阻挡层和在阻挡层上形成的牺牲层；其中从芯片的侧壁底切层布置； 在芯片和载体上形成的灌封材料，灌封材料至少部分地围绕芯片； 通过灌封材料形成并电接触在芯片上形成的一个或多个接触焊盘的一个或多个电互连。`
【文档编号】H01L23/522GK103515311SQ201310262690
【公开日】2014年1月15日 申请日期:2013年6月27日 优先权日:2012年6月27日
【发明者】M.门格尔, H.托维斯滕 申请人:英飞凌科技股份有限公司