集成电路的接触孔制造方法
【专利摘要】本发明提供一种集成电路的接触孔制造方法，包括：在集成电路的衬底上形成N型重掺杂区和P型重掺杂区；在所述集成电路上淀积介质层，并利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔；对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子；在所述N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层，并通过第一快速热退火工艺在所述接触孔中生成金属硅化物。本发明提供的技术方案能够降低接触孔的制造成本。
【专利说明】集成电路的接触孔制造方法
【技术领域】
[0001]本发明涉及集成电路制造技术，尤其涉及一种集成电路的接触孔制造方法，属于半导体【技术领域】。
【背景技术】
[0002]集成电路的加工精度遵循摩尔定律而发展，从微米级、亚微米、深亚微米发展到纳米级。接触孔是集成电路结构中必不可少的一部分，即采用金属引线把集成电路中各器件的电特性通过接触孔引出，理论上，接触孔的电阻越小越好。随着集成电路加工精度的发展，其接触孔的尺寸也由微米级、亚微米、深亚微米发展到纳米级。
[0003]当前，尺寸在0.35?0.8微米之间的亚微米接触孔在亚微米级的功率半导体器件、功率集成电路和消费类芯片等集成电路工艺中广泛使用，其中半导体器件包括双扩散金属氧化物晶体管(DM0S)、绝缘栅双极型晶体管(IGBT)等，消费类芯片包括电源芯片、汽车电子芯片等。
[0004]具体的，在集成电路的掺杂工艺中，通过向本征硅(没有掺杂的硅)中掺入五族元素离子，形成可导电的N型硅；向本征硅中掺入三族元素离子，形成可导电的P型硅。掺入的离子需要高温退火才能激活，被激活的同一族(五族或三族)的离子越多，硅的电阻率越小。在同一区域，如果既掺有三族元素离子、又掺有五族元素离子，两种离子所体现出的电特性会发生中和，即当三族元素离子的浓度大于五族元素离子，体现为P型硅，当五族元素离子的浓度大于三族元素离子，体现为N型硅。
[0005]亚微米集成电路中，接触孔制作在N型重掺杂区和P型重掺杂区表面，通常在接触孔表面形成电阻率较低的金属硅化物(硅化钛)以降低接触孔电阻，金属硅化物由掺杂的N型硅(或P型硅)与金属(钛)发应生成，当N型硅(或P型硅)的接触孔表面掺杂浓度越大，形成的金属硅化物的电阻率也就越小。在亚微米集成电路中，N型重掺杂区的五族元素离子浓度通常都大于P型重掺杂区的三族元素离子浓度，前者一般为后者的1.2?5倍，比如N型重掺杂区的离子浓度为5E15原子/平方厘米，P型重掺杂区的离子浓度为3.5E15原子/平方厘米；对应的，N型重掺杂区的接触孔电阻小于P型重掺杂区的接触孔电阻。
[0006]现有技术中，为降低亚微米接触孔电阻，传统工艺通常包括如下步骤:
[0007]首先，如图1所示，在集成电路衬底11上完成N型重掺杂和P型重掺杂之后，采用炉管高温退火，以激活N型重掺杂离子和P型重掺杂离子；之后再在N型重掺杂区12、P型重掺杂区13，以及上述二者之外的场氧化层14上淀积介质层15，并通过光刻、蚀刻工艺分别在N型重掺杂区12和P型重掺杂区13上形成接触孔16，并在上述N型重掺杂区12和P型重掺杂区13的接触孔16表面垂直注入五族元素离子17 ；
[0008]再次，通过光刻工艺，如图2所示，在N型重掺杂区12的区域上保留光刻胶18，然后对P型重掺杂区13的接触孔16表面垂直注入三族元素离子19，此次注入的三族元素离子浓度高于之前注入的五族元素离子浓度；
[0009]最后，去除光刻胶18，并在上述N型重掺杂区12和P型重掺杂区13的接触孔16中形成钛金属层，进行快速热退火使得钛金属与硅反应生成金属硅化物。
[0010]上述现有技术，为了增大N型重掺杂区12和P型重掺杂区13的接触孔16表面的掺杂浓度，在接触孔16中注入五族元素离子17后，通过光刻工艺遮蔽住N型重掺杂区12的接触孔16，再在P型重掺杂区13的接触孔16中注入三族元素离子19，上述光刻工艺会导致成本增高。
【发明内容】
[0011]本发明提供一种集成电路的接触孔制造方法，用于降低接触孔的制造成本。
[0012]本发明提供一种集成电路的接触孔制造方法，包括:
[0013]在集成电路的衬底上形成N型重掺杂区和P型重掺杂区；
[0014]在所述集成电路上淀积介质层，并利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔；
[0015]对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子；
[0016]在所述N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层，并通过第一快速热退火工艺在所述接触孔中生成金属硅化物。
[0017]其中，上述的第一快速热退火工艺的温度范围为600?850摄氏度，持续时间20?100秒钟。
[0018]另外，上述在集成电路的衬底上形成N型重掺杂区和P型重掺杂区包括:
[0019]在集成电路上完成N型重掺杂和P型重掺杂，采用第二快速热退火工艺激活N型重掺杂离子和P型重掺杂离子，以形成N型重掺杂区和P型重掺杂区。
[0020]可选的，该第二快速热退火工艺的温度范围为960?1150摄氏度，持续时间30?180秒钟。
[0021]并且，上述在所述集成电路上淀积介质层之后，利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔之前还包括:
[0022]采用高温回流工艺再次激活N型重掺杂离子和P型重掺杂离子。
[0023]该高温回流工艺的温度范围为800?950摄氏度，持续时间30?90分钟。
[0024]进一步的，上述在N型重掺杂区和P型重掺杂区上分别形成接触孔之后，对所述接触孔表面注入三族元素离子之前还包括:
[0025]对所述接触孔表面进行软刻蚀处理。
[0026]或者是，上述对N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子之后，所述在N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层之前还包括:
[0027]对所述接触孔表面进行第三快速热退火工艺处理。
[0028]其中，第三快速热退火工艺的温度范围为750?1150摄氏度，持续时间20?180秒钟。
[0029]本发明提供的集成电路的接触孔制造方法，较现有技术能够减少一次光刻工艺，能够有效降低接触孔的制造成本。多次快速热退火工艺并结合介质层的高温回流工艺，使得N型重掺杂离子和P型重掺杂离子被充分激活并扩散到指定深度，被激活的离子越多，接触孔电阻越小。另外，在接触孔中形成钛金属层之前，进行快速热退火处理，可以修复接触孔刻蚀对硅表面的损伤，同时激活接触孔表面掺杂，以减小接触孔电阻。本发明提供的技术方案，在减小接触孔电阻的同时减少了一次光刻工艺，实现了降低工艺成本和保证器件性能的双赢。
【专利附图】
【附图说明】
[0030]图1为现有技术中集成电路的结构示意图一；
[0031]图2为现有技术中集成电路的结构示意图二；
[0032]图3为本发明实施例中集成电路的接触孔制造方法的流程示意图；
[0033]图4为本发明集成电路的接触孔制造方法具体实施例的流程示意图；
[0034]图5为本发明实施例中集成电路的结构示意图一；
[0035]图6为本发明实施例中集成电路的结构示意图二 ；
[0036]图7为本发明实施例中集成电路的结构示意图三；
[0037]图8为本发明实施例中集成电路的结构示意图四；
[0038]图9为本发明实施例中集成电路的结构示意图五；
[0039]图10为本发明实施例中集成电路的结构示意图六；
[0040]图11为本发明实施例中集成电路的结构示意图七。
【具体实施方式】
[0041]针对现有的集成电路的接触孔制造方法中，多次进行光刻工艺增加成本的问题，本发明实施例提供一种集成电路的接触孔制造方法，图3为本发明实施例中集成电路的接触孔制造方法的流程示意图，如图3所示，包括如下的步骤:
[0042]步骤101、在集成电路的衬底上形成N型重掺杂区和P型重掺杂区；
[0043]步骤102、在所述集成电路上淀积介质层，并利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔；
[0044]步骤103、对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子，具体的，该步骤中注入的三族元素离子的浓度可以为1E14?1E15原子/平方厘米，由于通常N型重掺杂区的五族元素离子的浓度都较高，该步骤中注入的三族元素离子浓度比N型重掺杂区域的五族元素离子浓度小的多，因此，N型重掺杂区上形成的接触孔表面注入的三族元素离子被中和，且影响较小，接触孔表面仍为N型，而P型重掺杂区上形成的接触孔表面三族元素离子浓度增大；
[0045]步骤104、在所述N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层，并通过第一快速热退火工艺在所述接触孔中生成金属硅化物。
[0046]本发明上述实施例中提供的集成电路的接触孔制造方法，较现有技术能够减少一次光刻工艺，能够有效降低接触孔的制造成本。
[0047]图4为本发明集成电路的接触孔制造方法具体实施例的流程示意图，如图4所示，包括如下的步骤:
[0048]步骤201、在集成电路的衬底上进行N型重掺杂和P型重掺杂，并在完成上述重掺杂后，采用快速热退火，以激活N型重掺杂离子和P型重掺杂离子，由于是采用快速热退火工艺激活离子，工艺时间很短，离子扩散深度很小，该步骤中的快速热退火的温度范围为960?1150摄氏度，持续时间30?180秒钟。
[0049]完成N型重掺杂和P型重掺杂之后的结构如图5所示，在集成电路的衬底21上形成有N型重掺杂区22、P型重掺杂区23和场氧化层24。快速热退火之后的结构仍如如图5所示，其中N型重掺杂区22和P型重掺杂区23的扩散深度很小。
[0050]步骤202、参见图6所示，本步骤中淀积介质层25，并采用高温回流工艺再次激活N型重掺杂离子和P型重掺杂离子，步骤201中没有被完全激活的离子在高温回流工艺中被充分激活，离子在被激活的同时受高温影响扩散到指定深度。同时该高温回流工艺是亚微米集成电路中常见的工艺步骤，能够使得介质层表面更平滑，回流工艺的温度一般不大于步骤201中快速热退火工艺的温度，高温回流工艺一般限定温度范围为800?950摄氏度，持续时间30?90分钟。
[0051]步骤203、利用光刻工艺和蚀刻工艺在所述N型重掺杂区22和P型重掺杂区23上分别形成接触孔26。其具体可以是首先在介质层上涂覆光刻胶，并去除N型重掺杂区22和P型重掺杂区23上部一定区域的光刻胶，露出介质层，该区域的面积和最终形成的接触孔表面的面积基本相同，对裸露出的介质层进行蚀刻至N型重掺杂区22和P型重掺杂区23，从而形成接触孔，具体可以参见图7所示；
[0052]步骤204、去除介质层上的光刻胶，在上述接触孔的表面垂直注入三族元素离子27，浓度为1E14?1E15原子/平方厘米，具体可以参见图8所示。
[0053]步骤205、采用快速热退火工艺对接触孔的表面进行处理，温度范围设置为750?1150摄氏度，持续时间20?180秒钟。在步骤203中产生的刻蚀损伤可以经快速热退火而被修复，同时步骤204注入至接触孔表面的三族元素离子被激活，由于步骤204注入的三族元素离子浓度比N型重掺杂区的五族元素离子浓度小很多，所以，在N型重掺杂区的接触孔表面的三族元素离子被中和，接触孔表面仍然为N型。快速热退火处理后的结构图可以参见图9所示。
[0054]步骤206、在上述接触孔中形成钛金属层28，钛金属层28的厚度为150?800埃，具体结构图可以参见图10所示。
[0055]步骤207、进行快速热退火工艺，使得钛金属与硅反应生成金属硅化物一硅化钛29，该工艺过程可以设置温度范围为600?850摄氏度，持续时间为20?100秒钟，具体结构图可以参见图11所示。
[0056]本发明上述实施例中，在步骤203中生成接触孔后，可以进一步的采用软刻蚀工艺，对所述接触孔表面进行软刻蚀处理，以减少刻蚀对硅的损伤和增大接触孔的表面积，达到进一步减小接触孔电阻之目的。
[0057]本发明提供的技术方案，采用多次快速热退火工艺并结合介质层的高温回流工艺，使得N型重掺杂离子和P型重掺杂离子被充分激活并扩散到指定深度，被激活的离子越多，接触孔电阻越小。
[0058]另外，本发明的技术方案，在注入三族元素离子过程中不需要光刻工艺，在接触孔表面垂直注入一定剂量的三族元素离子，由于亚微米集成电路中N型重掺杂区的五族元素离子浓度大于P型重掺杂区的三族元素离子浓度，而且步骤204注入的三族元素离子浓度比N型重掺杂区的五族元素离子浓度小很多，所以注入的三族元素离子可以增大P型重掺杂区接触孔表面的离子浓度，同时对N型重掺杂区接触孔表面的离子浓度的影响很小。
[0059]并且，本发明提供的技术方案，在接触孔中形成钛金属层之前，进行快速热退火处理，可以修复接触孔刻蚀对硅表面的损伤，同时激活接触孔表面掺杂，以减小接触孔电阻。
[0060]本发明提供的技术方案，相对于现有技术，在减小接触孔电阻的同时减少了一次光刻工艺，实现了降低工艺成本和保证器件性能的双赢。
[0061]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【权利要求】
1.一种集成电路的接触孔制造方法，其特征在于，包括: 在集成电路的衬底上形成N型重掺杂区和P型重掺杂区； 在所述集成电路上淀积介质层，并利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔； 对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子； 在所述N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层，并通过第一快速热退火工艺在所述接触孔中生成金属硅化物。
2.根据权利要求1所述的集成电路的接触孔制造方法，其特征在于，所述第一快速热退火工艺的温度范围为600?850摄氏度，持续时间20?100秒钟。
3.根据权利要求1所述的集成电路的接触孔制造方法，其特征在于，注入的所述三族元素离子浓度为1E14?1E15原子/平方厘米。
4.根据权利要求1?3任一所述的集成电路的接触孔制造方法，其特征在于，所述在集成电路的衬底上形成N型重掺杂区和P型重掺杂区包括: 在集成电路上完成N型重掺杂和P型重掺杂，采用第二快速热退火工艺激活N型重掺杂离子和P型重掺杂离子，以形成N型重掺杂区和P型重掺杂区。
5.根据权利要求4所述的集成电路的接触孔制造方法，其特征在于，所述第二快速热退火工艺的温度范围为960?1150摄氏度，持续时间30?180秒钟。
6.根据权利要求1?3任一所述的集成电路的接触孔制造方法，其特征在于，在所述集成电路上淀积介质层之后，利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔之前还包括: 采用高温回流工艺再次激活N型重掺杂离子和P型重掺杂离子。
7.根据权利要求6所述的集成电路的接触孔制造方法，其特征在于，所述高温回流工艺的温度范围为800?950摄氏度，持续时间30?90分钟。
8.根据权利要求1?3任一所述的集成电路的接触孔制造方法，其特征在于，所述在N型重掺杂区和P型重掺杂区上分别形成接触孔之后，对所述接触孔表面注入三族元素离子之前还包括: 对所述接触孔表面进行软刻蚀处理。
9.根据权利要求1?3任一所述的集成电路的接触孔制造方法，其特征在于，所述对N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子之后，所述在N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层之前还包括: 对所述接触孔表面进行第三快速热退火工艺处理。
10.根据权利要求9所述的集成电路的接触孔制造方法，其特征在于，所述第三快速热退火工艺的温度范围为750?1150摄氏度，持续时间20?180秒钟。
【文档编号】H01L21/768GK104282622SQ201310294302
【公开日】2015年1月14日 申请日期:2013年7月12日 优先权日:2013年7月12日
【发明者】潘光燃, 石金成, 文燕, 高振杰, 王焜 申请人:北大方正集团有限公司, 深圳方正微电子有限公司