半导体装置制造方法

半导体装置制造方法
【专利摘要】一种半导体装置，该半导体装置包括：衬底；形成在衬底上的缓冲层；形成在缓冲层上的第一半导体层；以及形成在第一半导体层上的第二半导体层。此外，缓冲层由AlGaN形成并且掺杂有Fe，缓冲层包括彼此具有不同Al组成比的多个层，第一层的Al组成比大于第二层的Al组成比，并且第一层的Fe浓度小于第二层的Fe浓度，第一层和第二层包括在多个层中，并且第一层形成在第二层的衬底侧上。
【专利说明】半导体装置
【技术领域】
[0001]本文中讨论的实施方案涉及半导体装置。
【背景技术】
[0002]氮化物半导体例如GaN、AIN、InN等和其混合晶体的材料可以具有宽的带隙，以用作高功率电子器件或短波长发光器件。在这些器件中，已经研发了关于场效应晶体管(FET)并且特别是作为高功率器件的高电子迁移率晶体管(HEMT)方面的技术(参见，例如，日本公开特许公报第2002-359256号)。
[0003]利用这样的氮化物半导体的HEMT用于高功率和高效放大器、高功率开关器件等。
[0004]例如，作为氮化物半导体之一的氮化镓(GaN)的带隙为3.4eV，高于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)，使得GaN具有较高的击穿场强。作为利用GaN的HEMT，存在其中电子传输层由GaN形成、电子供给层由AlGaN形成、并且形成有氮化铝镓/氮化镓(AlGaN/GaN)异质结构的 HEMT。
[0005]因为AlGaN/GaN异质结构，所以可以由AlGaN与GaN之间的晶格常数差引起的晶格畸变而激发压电极化。由于所激发的压电极化，在GaN层中，在接近AlGaN层与GaN层之间的界面(边界表面)的区域中可以生成高浓度的二维电子气(2DEG)。
[0006]利用GaN的HEMT被认为是尤其用于在电动车辆等中使用的闻效开关器件和闻耐压功率器件。在这样的高耐压功率器件中，从电路设计的观点来看，期望的是支持常断操作。

【发明内容】

[0007]根据一个方面，半导体装置包括:衬底；形成在衬底上的缓冲层；形成在缓冲层上的第一半导体层；以及形成在第一半导体层上的第二半导体层。
[0008]此外，缓冲层由AlGaN形成并且掺杂有Fe。
[0009]此外，缓冲层包括彼此具有不同Al组成比的多个层。
[0010]此外，第一层的Al组成比大于第二层的Al组成比，并且第一层的Fe浓度小于第二层的Fe浓度，第一层和第二层包括在多个层中，并且第一层形成在第二层的衬底侧上。
【专利附图】

【附图说明】
[0011]图1示出了相关技术中使用GaN的HEMT ；
[0012]图2示出了 Fe的浓度分布与特征项之间的关系；
[0013]图3示出了根据第一实施方案的半导体装置的示例性结构；
[0014]图4是当形成AlN层时，V/III比与GaN层的扭曲(Twist)之间的相关图；
[0015]图5A和图5B示出了根据第一实施方案的半导体装置的漏电流；
[0016]图6A和图6B示出了制造根据第一实施方案的半导体装置的方法的步骤；
[0017]图7A和图7B示出了制造根据第一实施方案的半导体装置的方法的其它步骤；[0018]图8示出了根据第一实施方案的半导体装置的修改的示例性结构；
[0019]图9示出了根据第一实施方案的半导体装置的另一修改的示例性结构；
[0020]图10示出了根据第一实施方案的半导体装置的又一修改的示例性结构；
[0021]图1lA和图1lB示出了根据第一实施方案的其它半导体装置的示例性结构；
[0022]图12示出了根据第二实施方案的半导体装置；
[0023]图13示出了根据第三实施方案的半导体装置；
[0024]图14是根据第三实施方案的半导体装置的示例性能带图；
[0025]图15示出了根据第四实施方案的半导体装置；
[0026]图16示出了根据第五实施方案的半导体装置；
[0027]图17示出了根据第六实施方案的半导体装置；
[0028]图18示出了根据第七实施方案的半导体装置；
[0029]图19示出了根据第八实施方案的分立封装的半导体器件；
[0030]图20示出了根据第八实施方案的电源装置的示例性电路图；
[0031]图21示出了根据第八实施方案的高功率放大器的示例性结构。
【具体实施方式】
[0032]在制造利用氮化物半导体的HEMT的过程中，由于需要降低成本，所以通常使用硅衬底一一种廉价和大尺寸的衬底。然而，在硅与氮化物半导体材料之间存在大的晶格常数和热膨胀系数差异。
[0033]因此，一般来说，在硅衬底上形成缓冲层，并且在缓冲层上形成用于形成HEMT的氮化物半导体如GaN。
[0034]具体地，如图1所示，在上述HEMT中，在硅衬底910上形成有由AlGaN形成的缓冲层920，并且在缓冲层920上依次形成(层叠)有由GaN形成的电子传输层931和电子供给层932。此外，在电子供给层932上形成有栅电极941、源电极942以及漏电极943。
[0035]在这样的情况下，一般来说，在硅衬底910上形成缓冲层920，使得缓冲层920具有更大的厚度。当在缓冲层920上形成晶体管时，在栅电极941处可能难以基于电压控制来控制源极与漏极之间的操作。此外，如箭头950b所示，可能出现穿过缓冲层920的漏电流。
[0036]此外，为了驱动晶体管，向漏电极943施加正向偏置电压。然而，在这样的情况下，如箭头950b所示，发生经由电子供给层932、电子传输层931以及缓冲层920流向硅衬底910的后侧的漏电流。
[0037]漏电流可以取决于电子供给层932、电子传输层931以及缓冲层920中的剩余载流子。即，漏电流的量根据这样的剩余载流子的量而变化。
[0038]当漏电流大时，功耗增加并且能耗相应增加。为了解决该问题，期望的是提供一种使用氮化物半导体如GaN作为具有较低漏电流的半导体材料的半导体装置。
[0039]在下文中，对实施本发明的实施方案进行描述。此处，使用相同的附图标记描述相同的元件，并且可以省略其重复的描述。
[0040]第一实施方案
[0041]为了减小上述漏电流，存在通过使用杂质元素如Fe掺杂氮化物半导体层来增加氮化物半导体层如缓冲层920的电阻的方法。然而，当杂质元素如Fe作为掺杂剂被注入(掺杂)到氮化物半导体层如缓冲层920中时，晶体性能可能劣化并且导通电阻值可能增加。
[0042]图2示出了当Fe被注入到缓冲层和电子传输层中时的Fe浓度分布和评估项即耐压、晶体性能和崩塌之间的关系。本文中的术语“晶体性能”指包括电子传输层等的氮化物半导体中的晶体性能。本文中的术语“崩塌”指较高电压操作中的导通电阻值变得大于较低电压操作中的导通电阻值的电流崩塌现象。
[0043]在图2中，如情形“2A”所示，Fe作为掺杂剂被以较高浓度均匀地注入到缓冲层和电子传输层中，耐压高，但晶体性能不好，使得导通电阻变高，并且可能发生崩塌。此外，在情形“2B”中，Fe被以较高浓度基本上均匀地注入到缓冲层中并且在电子传输层中Fe掺杂量逐渐减少，耐压相对高，但晶体性能不好，使得导通电阻高并且对崩塌的控制不充分。
[0044]此外，在情形“2C”中，在缓冲层中Fe掺杂量逐渐增加并且在电子传输层中Fe掺杂量逐渐减少，耐压相对高并且晶体性能优良，使得导通电阻低并且崩塌被充分控制。
[0045]电子传输层等中的晶体性能很大程度上可以取决于形成在衬底上的缓冲层的晶体性能。因此，在Fe掺杂量逐渐增加的情况下电子传输层的晶体性能优于Fe被以高浓度均匀注入的情况下电子传输层的晶体性能。
[0046]此外，如果在电子传输层中传输电子的区域中包含Fe，则导通电阻值相应地增加并且崩塌变得显著。因此，优选地，不将Fe作为掺杂剂注入到在电子传输层中的传输电子的区域中。本实施方案基于该考虑而实现。
[0047]半导体装置
[0048]参照图3描述根据第一实施方案的半导体装置。如图3的(a)部分所示，本实施方案中的半导体装置包括氮化物半导体层，其为依次形成(层叠)在衬底10上的成核层11、缓冲层20、电子传输层31 ( “第一半导体层”)、电子供给层32 ( “第二半导体层”)等。此外，在电子供给层32上形成有栅电极41、源电极42以及漏电极43。
[0049]作为衬底10，可以使用由S1、SiC、蓝宝石和GaN等形成的衬底。氮化物半导体层如成核层11、缓冲层20、电子传输层31和电子供给层32等可以通过金属有机气相外延(MOVPE)或分子束外延(MBE)形成。在本实施方案中，上述氮化物半导体层通过MOVPE形成。
[0050]成核层11由厚度为约200nm的AlN层形成。在本实施方案中，将Fe作为掺杂剂以约5X IO17CnT3的浓度注入到成核层11中。然而，可以不将Fe注入到成核层11中。此夕卜，在本实施方案中，可以将成核层11描述为缓冲层20的一部分。
[0051]缓冲层20由第一缓冲层21、第二缓冲层22以及第三缓冲层23形成。在本实施方案中，第一缓冲层21的组成为AlxGai_xN，第二缓冲层22的组成为AlYGai_YN，以及并且第三缓冲层23的组成为AlzGa1=N,使得满足1>X>Y>Z>0的关系。具体地，第一缓冲层21由Ala8Gaa2N形成，第二缓冲层22由Ala5Gaa5N形成，并且第三缓冲层23由Ala2Gaa8N形成。
[0052]如上面所述的，第一缓冲层21、第二缓冲层22以及第三缓冲层23以Al的组成比随着到衬底10的距离增大而依次减小的方式来形成。在本实施方案中，术语“Al的组成比”指Al原子(数目)相对于Al原子和Ga原子的总和(数目)的比率。另外，数值Χ、Υ和Z指相应的“Al的组成比”。[0053]此外，如图3的(b)部分所示，缓冲层20以满足式(第一缓冲层21中的Fe浓度)
<(第二缓冲层22中的Fe浓度)< (第三缓冲层23中的Fe浓度)的方式来形成。具体地，将Fe以约IX IO18CnT3的浓度注入到第一缓冲层21中，将Fe以约5 X IO18CnT3的浓度注入到第二缓冲层22中，并且将Fe以约IXlO19cnT3的浓度注入到第三缓冲层23中。
[0054]通过这样做，Fe浓度随着层与衬底之间的距离增大而增大。此处，优选地，从防止生成载流子的观点来看，Fe浓度大于或等于5X 1016cm_3，而从防止晶体性能劣化的观点来看，Fe浓度小于或等于2X 102°cnT3。
[0055]此外，电子传输层31由GaN形成，并且电子供给层32由AlGaN形成。通过这样做，在电子传输层31中，在接近电子传输层31与电子供给层32之间的界面的区域中形成2DEG31a。
[0056]此外，在本实施方案中，将Fe以约2 X IO19CnT3的浓度注入到电子传输层31的接近电子传输层31与缓冲层20之间的界面的区域中。具体地，在电子传输层31中，将浓度大于第三缓冲层23中的Fe浓度的Fe注入到包括电子传输层31与缓冲层20之间的界面并且厚度为约200nm的区域中。
[0057]不将Fe注入到电子传输层31的实体中。即，如上所述，优选地，接近电子传输层31与电子供给层32之间的界面的区域中的Fe浓度基本上为零(没有)。此外，如上所述，在电子供给层32上形成有栅电极41、源电极42以及漏电极43。
[0058]在本实施方案中，按照第一缓冲层21、第二缓冲层22以及第三缓冲层23的层布置顺序，以Al的组成比随着到衬底10的距离增大而减小的方式形成缓冲层20。
[0059]此外，按照第一缓冲层21、第二缓冲层22以及第三缓冲层23的层布置顺序，以Fe浓度随着到衬底10的距离增大而增大的方式形成缓冲层20。即，缓冲层20以Al的组成比越低Fe浓度就越高的方式形成。
[0060]此处，参照图4，描述氮化物半导体中的杂质浓度与晶体性能之间的关系。图4示出了当形成AlN层时的V/III比与形成在AlN层上的GaN层中的扭曲之间的关系。此处，术语“V/III比”指当通过MOVPE形成AIN层时，提供的第V族源气体和第III族源气体的比率。
[0061]通过在形成AIN层时改变V/III比，可以改变包含在AlN层中的C的浓度(“C浓度”)。因此，基于图4的关系，可以获得AlN层中的C浓度和GaN层中的扭曲。
[0062]一般来说，V/III比越低，则在形成的AlN层中的C浓度就越高。此外，V/III比越高，则在形成的AlN层中的C浓度就越低。GaN层中的表述“扭曲”指表示GaN层中的晶体畸变(扭曲)的指数，并且对应于通过X射线衍射测量的半带宽。
[0063]随着GaN层的扭曲值增大，晶体性能劣化，这可以导致缺陷水平和电子散射，使得崩塌可变得显著。因此，期望的是GaN层的扭曲值尽可能低。
[0064]当AlN层中的C浓度高时，可能频繁地发生位错等。结果，在外延生长中，在进行生长的同时位错仍保留。因此，如图4所示，据推测晶体性能可能劣化。
[0065]从杂质元素的观点来看，C可以被认为类似于Fe。因此，如果AlN层中的杂质元素的浓度高的话，则认为GaN层的晶体性能劣化。因此，期望成核层11和缓冲层20中的杂质元素的浓度尽可能低。
[0066]具体地，在图2所示的实例中，可以在情形2C中而不是情形2A和2B中形成具有更佳的晶体性能的GaN层。此外，当杂质元素被注入到具有较高Al的组成比的层中时，晶体性能可能显著劣化。
[0067]接下来，参照图5A和图5B，描述流向衬底10的后表面的漏电流。图5A示出了向彼此层叠的如下各层施加电压的情形，这些层包括AlN层911、第一 AlGaN层921、第二 AlGaN层922、第三AlGaN层923、以及电子传输层931，其中没有将Fe作为掺杂剂注入到这些层中的任一层中。当没有注入Fe时，具有较低Al的组成比的氮化物半导体的带隙窄。
[0068]因此，其余载流子由于更有可能生成杂质元素或缺陷而变为η型。因此，如图5A所示，电场集中在从AlN层911到第二 AlGaN层922等的各层上，并且频带偏移变陡。结果，隧穿电流(tunnel current)变得更可能流动,并且漏电流也变得更可能流动。
[0069]另一方面，在本实施方案中，如图5B所示，均匀地形成电场。因此，没有频带偏移变陡的部分。因此，遂穿电流不大可能流动，使得可以减小漏电流。此处，应注意，图5A和图5B所示的其中各层具有相同带隙的电场分布仅用于说明目的。
[0070]如上所述，在根据本实施方案的半导体装置中，在防止晶体性能劣化的同时，可以减小(防止)在源极与漏极之间流动并且流向衬底的后表面的漏电流。此外，如下文所述，本实施方案中的半导体装置可以具有其中在包括栅电极41或P型GaN层等正下方形成有凹部的结构，以支持常断操作。
[0071]制造半导体装置的方法
[0072]接下来，参照图6A和6B描述制造根据第一实施方案的半导体装置的方法。
[0073]首先，如图6A所示，利用MOVPE通过外延生长在衬底10上形成成核层11。在本实施方案中，成核层11由厚度为约200nm的AlN层形成。此外，将Fe作为杂质元素以约5 X IO17CnT3的浓度注入到成核层11中。
[0074]接下来，如图6B所示，通过使用MOVPE的外延生长在成核层11上形成缓冲层20。缓冲层20由第一缓冲层21、第二缓冲层22以及第三缓冲层23形成，使得整体厚度为约500nmo
[0075]在本实施方案中，第一缓冲层21由Altl 8Gatl 2N形成，并且将Fe作为杂质元素以约IX IO18CnT3的浓度注入到第一缓冲层21中。
[0076]第二缓冲层22由Ala5Gaa5N形成，并且将Fe作为杂质元素以约5 X IO18CnT3的浓度注入到第二缓冲层22中。第三缓冲层23由Ala2Gaa8N形成，并且将Fe作为杂质元素以约IX IO19CnT3的浓度注入到第三缓冲层23中。
[0077]接下来，如图7A所示，利用MOVPE通过外延生长在缓冲层20上形成电子传输层31和电子供给层32。电子传输层31 ( “第一半导体层”)由厚度为约Iym的GaN层形成。电子供给层32 ( “第二半导体层”)由厚度为约20nm的AlGaN层形成。
[0078]此外，将Fe作为杂质元素以约2X IO19CnT3的浓度注入到电子传输层31中的区域中，该区域接近(接触)电子传输层31与缓冲层20之间的界面，并且厚度为约200nm。另一方面，接近电子传输层31与电子供给层32之间的界面的区域中的Fe浓度小于或等于I X IO17Cm 3O
[0079]在通过MOVPE的外延生长中，使用三甲基铝(TMA)作为Al的源气体。使用三甲基镓(TMG)作为Ga的源气体。使用氨(NH3)作为N的源气体。此外，使用双环戊二烯基铁(Cp2Fe)作为Fe的源气体。此外，向MOVPE装置的室提供源气体以及用作载气的氢(H2)。[0080]在形成成核层11时，室中的压力设为5kPa，生长温度设为1000°C (摄氏度)，并且按照1000至2000范围内的V/III比(第V族源气体与第III族源气体的比率)来提供第III族源气体和第V族源气体。
[0081]在形成缓冲层20时，室中的压力设为5kPa，生长温度设为1000°C (摄氏度)，并且按照100至600范围内的V/III比来提供第III族源气体和第V族源气体。在这样的情况下，提供预定量的作为掺杂Fe的源气体的Cp2Fe。
[0082]当形成电子传输层31时，在将Fe注入到第一半导体层之前，室中的压力设为IOkPa,生长温度设为1000°C (摄氏度)，并且按照小于或等于100的V/III比来提供第III族源气体和第V族源气体。
[0083]在这样的情况下，同时提供预定量的作为掺杂Fe的源气体的Cp2Fe。之后，停止提供Cp2Fe。接下来，在进一步形成电子传输层31时，室中的压力设为20kPa，生长温度设为IOOO0C (摄氏度)，并且按照大于或等于3000的V/III比来提供第III族源气体和第V族源气体。
[0084]在形成电子供给层32时，室中的压力设为20kPa，生长温度设为1000°C (摄氏度)，并且按照大于或等于3000的V/III比来提供第III族源气体和第V族源气体。
[0085]接下来，如图7B所示，在电子供给层32上形成栅电极41、源电极42以及漏电极43。
[0086]具体地，首先，在电子供给层32上施加抗蚀剂。然后，通过使用曝光装置进行曝光和显影过程，形成具有与其中待形成源电极42和漏电极43的区域对应的开口的抗蚀剂图案。之后，通过真空蒸镀形成由Ti/Al (膜厚:Ti:100nm, Al:300nm)形成的金属层叠膜。
[0087]接着，将抗蚀剂图案和形成在抗蚀剂图案上的金属层叠膜浸入有机溶剂中，以将其移除(剥离)。通过这样做，利用剩余的金属层叠膜形成源电极42和漏电极43。然后，在约600°C (摄氏度)的温度下进行快速热退火(RTA)以形成欧姆接触。
[0088]此外，在此之后，在电子供给层32上施加另一抗蚀剂。然后，通过利用曝光装置进行曝光和显影过程，形成具有与待形成的栅电极41的区域对应的开口的抗蚀剂图案。
[0089]之后，通过真空蒸镀形成由Ni/Au (膜厚:Ni:50nm, Au:300nm)形成的金属层叠膜。然后，将抗蚀剂图案和形成在抗蚀剂图案上的金属层叠膜浸入有机溶剂中，以将其移除(剥离)。通过这样做，利用剩余的金属层叠膜形成栅电极41。
[0090]通过这样做，可以制造根据本实施方案的半导体装置。
[0091]修改实施例
[0092]接下来，描述本实施方案中的修改实施例。首先，如图8所示，在本实施方案的半导体装置中，缓冲层20可以包括彼此具有不同Al的组成比(“Al组成比”)和Fe浓度比的两个层(即，第一缓冲层21和第二缓冲层22)。如上所述，以第一缓冲层21具有高于第二缓冲层22的Al的组成比(“Al组成比”)和低于第二缓冲层22的Fe浓度的方式来形成缓冲层20。
[0093]即使在这样的结构中，也可以在防止晶体性能劣化的同时减小漏电流。此外，在根据本实施方案的半导体装置中，缓冲层20可以由彼此具有相同Al的组成比和不同Fe浓度比的多个层形成。
[0094]接下来，如图9所示，在根据本实施方案的半导体装置中，可以将Fe作为掺杂剂注入到缓冲层20中，但是事实上，可以不将Fe注入到电子传输层31中。即使在这样的结构中，也可以在防止晶体性能劣化的同时减小漏电流。
[0095]此外，在根据本实施方案的半导体装置中，缓冲层20可以由彼此具有不同Fe浓度比的多个层形成。此外，由于Fe从缓冲层20向电子传输层31的扩散，所以在电子传输层31的接近电子传输层31与缓冲层20之间的界面的区域中可能存在扩散的Fe。
[0096]此外，如图10所示，在根据本实施方案的半导体装置中，在将Fe注入到电子传输层31的一部分中时，可以以缓冲层20中的Fe浓度可恒定不变的方式形成缓冲层20。
[0097]在这样的情况下，缓冲层20以缓冲层20中恒定的Fe浓度小于电子传输层31的接近缓冲层20与电子传输层31之间的界面的区域中的Fe浓度的方式形成。即使在这样的结构中，也存在彼此具有不同Fe浓度比的多个层。因此，同样可以获得根据本实施方案的效果。
[0098]此外，如图1lA所示，通过移除电子供给层32的一部分，可以在栅电极41正下方形成凹部51，使得消除在栅电极41正下方的2DEG 31a以实现常断操作。
[0099]此外，如图1lB所示，可以在电子供给层32与栅电极41之间形成p-GaN层52。通过这样做，类似地，可以消除在栅电极41正下方的2DEG31a并且实现常断操作。
[0100]第二实施方案
[0101]接下来，描述第二实施方案。如图12所示，在根据第二实施方案的半导体装置中，以如下方式形成成核层11、第一缓冲层21、第二缓冲层22、第三缓冲层23和电子传输层31等，该方式使得在成核层11与第一缓冲层21之间、第一缓冲层21与第二缓冲层22之间、第二缓冲层22与第三缓冲层23之间以及第三缓冲层23与电子传输层31之间的界面中的Fe浓度较高。
[0102]在彼此具有不同Al的组成比的两个层之间的界面中，由于晶格常数差，所以非常有可能生成载流子。因此，通过增大在如上所述的非常有可能生成载流子的区域中的Fe浓度，可以防止载流子生成。这是因为，在本实施方案中，形成有包括具有不同Al的组成比的两个层之间的界面并且其中掺杂有较高浓度Fe的区域。
[0103]在本实施方案中，成核层11由掺杂有浓度为约5X IO17CnT3的Fe的AlN形成。第一缓冲层21由Fe浓度为约lX1018cm_3的Ala8Gaa2N形成。形成有包括在成核层11与第一缓冲层21之间的界面的区域21a。将Fe以约I X IO19CnT3的浓度注入到区域21a中。掺杂有较高浓度的Fe的区域21a的厚度在30nm至50nm的范围内。
[0104]第二缓冲层22由Fe掺杂剂浓度为约5 X IO18CnT3的Ala5Gaa5N形成。形成有包括第一缓冲层21与第二缓冲层22之间的界面的区域22a。将Fe以约5X IO19CnT3的浓度注入到区域22a中。掺杂有较高浓度的Fe的区域22a的厚度在30nm至50nm的范围内。
[0105]第三缓冲层23由Fe掺杂剂浓度为约I X IO19CnT3的Ala2Gaa8N形成。形成有包括第二缓冲层22与第三缓冲层23之间的界面的区域23a。将Fe以约I X 102°cnT3的浓度注入到区域23a中。掺杂有较高浓度的Fe的区域23a的厚度在30nm至50nm的范围内。
[0106]此外，在电子传输层31中形成有一个区域。该区域的厚度为约200nm。此外，该区域包括(起始于)电子传输层31与缓冲层20之间的界面。将Fe以约2X IO19CnT3的浓度注入到该区域中。
[0107]此外，形成有包括电子传输层31与缓冲层20之间的界面的区域31a。将浓度为约2X IO2W的Fe注入到区域31a中。掺杂有较高浓度的Fe的区域31a的厚度在30nm至50nm的范围内。
[0108]作为一种增大各层之间的界面中的Fe浓度的方法，可以在形成相应界面时增加Fe的源气体的供应量。通过这样做，可以制造本实施方案中的半导体装置。除了上述步骤以外，本实施方案中的所有步骤与第一实施方案中的步骤相同。
[0109]第三实施方案
[0110]接下来，描述第三实施方案。在本实施方案中的半导体装置中，如图13和图14所示，将起始于两个层之间的界面并且仅在带隙较窄的层中延伸的区域中的Fe浓度设得较高。存在由在包括成核层11、第一缓冲层21、第二缓冲层22、第三缓冲层23和电子传输层31等的相邻两个层之间形成的界面形成的区域21b、22b、23b以及31b。
[0111]具体地，以如下方式形成上述层，该方式使得在第一缓冲层21中的成核层11侧上、在第二缓冲层22中的第一缓冲层21侧上、在第三缓冲层23中的第二缓冲层22侧上以及在电子传输层31中的第三缓冲层23侧上的Fe浓度较高。
[0112]如上所述，在具有不同Al组成比的两个层之间的界面处，由于两个层之间的晶格常数差，所以可能生成载流子。特别地，在层的带隙较窄侧上更可能生成载流子。
[0113]因此，通过增大更可能生成载流子的区域中的Fe浓度，可以更有效地防止载流子生成。为此，在本实施方案中，在接近具有较窄带隙的层中的界面处形成具有较高的Fe掺杂剂浓度的区域。
[0114]在本实施方案中，成核层11由掺杂有浓度为约5X IO17CnT3的Fe的AlN形成。第一缓冲层21由Fe掺杂剂浓度为约IXlO18cnT3的Ala8Gaa2N形成。在第一缓冲层21中，在成核层11与第一缓冲层21之间的界面附近，形成有高度掺杂有浓度为IX IO19CnT3的Fe的区域21b。区域21b的厚度在30nm至50nm的范围内。
[0115]此外，第二缓冲层22由Fe掺杂剂的浓度为约5X IO18CnT3的Ala5Gaa5N形成。在第二缓冲层22中，在第一缓冲层21与第二缓冲层22之间的界面附近，形成有高度掺杂有浓度为5 X IO19CnT3的Fe的区域22b。区域22b的厚度在30nm至50nm的范围内。
[0116]此外，第三缓冲层23由Fe掺杂剂的浓度为约I X IO19CnT3的Ala2Gaa8N形成。在第三缓冲层23中，在第二缓冲层22与第三缓冲层23之间的界面附近，形成有高度掺杂有浓度为I X 102°cnT3的Fe的区域23b。区域23b的厚度在30nm至50nm的范围内。
[0117]此外，在电子传输层31中，存在起始于缓冲层20与电子传输层31之间的界面并且在电子传输层31中延伸的区域。该区域的厚度为约200nm。该区域掺杂有浓度为约2X IO19CnT3的Fe。此外，这是电子传输层31中的另一区域31b。
[0118]区域31b同样起始于缓冲层20与电子传输层31之间的界面并且在电子传输层31中延伸。区域31b高度掺杂有浓度为2 X 102°cnT3的Fe。区域31b的厚度在30nm至50nm的范围内。
[0119]作为形成高度掺杂Fe的区域的方法，例如，存在如下方法:其中在每次形成具有与之前的层不同的组成比的新层时增加Fe的源气体的供应量。通过这样做，可以制造本实施方案中的半导体装置。除了上述步骤以外的本实施方案的所有步骤与第一实施方案中的步骤相同。
[0120]第四实施方案[0121]接下来，描述第四实施方案。在根据本实施方案的半导体装置中，如图15所示，在第四实施方案中，不仅注入Fe而且还注入Si作为掺杂剂。
[0122]如上所述，在具有不同Al的组成比的两个层之间的界面处，由于两个层之间的晶格常数差，所以可能生成载流子。一般来说，在这样的情况下生成的载流子为电子。
[0123]然而，可能生成空穴。硅(Si)为η型杂质元素。因此，在本实施方案中，通过掺杂Si，可以防止生成空穴。然而，如果Si掺杂过多的话，则过量的空穴可能变为提供电子的来源。因此，优选地，Si掺杂剂的浓度小于或等于2Χ 1017cm_3。
[0124]在本实施方案中，成核层11由Fe掺杂剂浓度为约5X IO17CnT3的AlN形成。第一缓冲层21由Fe掺杂浓度为约I X IO18CnT3的Ala8Gaa2N形成。
[0125]在第一缓冲层21中，在成核层11与第一缓冲层21之间的界面附近，形成掺杂有Fe (浓度为I X 1019cm_3)并且掺杂有Si (浓度为2 X 1017cm_3或更小)的区域21c。区域21c的厚度在30nm至50nm之间。
[0126]此外，第二缓冲层22由Fe掺杂剂浓度为约5X IO18CnT3的Ala5Gaa5N形成。在第二缓冲层22中，在第一缓冲层21与第二缓冲层22之间的界面附近，形成掺杂有Fe (浓度为约IX 1019cm_3)并且掺杂有Si (浓度为2 X IO17CnT3或更小)的区域22c。区域22c的厚度在30nm至50nm的范围内。
[0127]此外，第三缓冲层 23由Fe掺杂剂浓度为约I X IO19CnT3的Ala2Gaa8N形成。在第三缓冲层23中，在第二缓冲层22与第三缓冲层23之间的界面附近，形成掺杂有Fe (浓度为IX IO19CnT3)并且掺杂有Si (浓度为2 X IO17CnT3或更小)的区域23c。区域23c的厚度在30nm至50nm的范围内。
[0128]此外，在电子传输层31中，存在起始于缓冲层20与电子传输层31之间的界面并且延伸到电子传输层31中的区域。该区域的厚度为约200nm。该区域掺杂有浓度为约2X IO19CnT3的Fe。此外，在电子传输层31中存在另一区域31c。区域31c同样起始于缓冲层20与电子传输层31之间的界面并且在电子传输层31中延伸。区域31c掺杂有Fe (浓度为约I X IO19cm-3)并且掺杂有Si (浓度为2 X IO1W或更小)。区域31c的厚度在30nm至50nm的范围内。
[0129]作为形成掺杂有Fe和Si的区域的方法，存在如下方法:在每次使用Fe和Si进行掺杂来形成该区域时增加Fe的源气体的供应量，并且同时提供用于掺杂Si的SiH4。通过这样做，可以制造本实施方案中的半导体装置。除了上述步骤以外，本实施方案的所有步骤与第三实施方案中的步骤相同。
[0130]第五实施方案
[0131]接下来，描述第五实施方案。在根据本实施方案的半导体装置中，如图16所示，在第五实施方案中，不仅掺杂Fe，而且掺杂C。
[0132]为了减少剩余的载流子，优选地，掺杂较高浓度的Fe。然而，由于原子半径差异，如果Fe被注入过多的话，则晶体性能可能劣化。为了克服这个问题，在本实施方案中，不仅注入Fe，而且注入可以起到与Fe类似作用的C。具体地，用注入到GaN晶体中的Fe取代Ga。
[0133]然而，Ga的共价半径为122pm( 1.2?λ ), Fe的共价半径为132pm( 1.32A)。因此，Ga与Fe之间的共价半径之差为10pm。另一方面，用注入到GaN晶体中的C取代N。N的共价半径为72pm ( 0.72A )而C的共价半径为73pm ( 0.73A )。因此，N与C之间的共价半径之差为1pm。
[0134]因此，C与N之间的共价半径之差比Fe与Ga之间的共价半径之差小一个数量级。因此，在将杂质元素掺杂进GaN时，优选地，掺杂C而不是Fe以防止晶体性能劣化。因此，在本实施方案中，通过同时掺杂Fe和C，可以减少掺杂剂Fe的量，并且可以防止晶体性能劣化。
[0135]在本实施方案中，成核层11由掺杂有浓度为约5X IO17CnT3的Fe的AlN形成。第一缓冲层21由Fe掺杂浓度为约lX1018cm_3的Ala8Gaa2N形成。在第一缓冲层21中，在成核层11与第一缓冲层21之间的界面附近，形成有掺杂有浓度为2.5 X IO18CnT3的Fe以及掺杂有浓度为7.5 X IO18CnT3的C的区域21d。区域21d的厚度在30nm至50nm的范围内。
[0136]此外，第二缓冲层22由Fe掺杂浓度为约5 X IO18CnT3的Ala5Gaa5N形成。在第二缓冲层22中，在第一缓冲层21与第二缓冲层22之间的界面附近，形成有掺杂有浓度为约
1.25 X IO1W的Fe以及掺杂有浓度为3.75 X IO1W的C的区域22d。区域22d的厚度在30nm至50nm的范围内。
[0137]此外，第三缓冲层23由Fe掺杂浓度为约IX IO19CnT3的Ala2Gaa8N形成。在第三缓冲层23中，在第二缓冲层22与第三缓冲层23之间的界面附近，形成掺杂有浓度为
2.5X IO19CnT3的Fe以及掺杂有浓度为7.5X IO19CnT3的C的区域23d。区域23d的厚度在30nm至50nm的范围内。
[0138]此外，在电子传输层31中，存在起始于缓冲层20与电子传输层31之间的界面并且在电子传输层31中延伸的区域。该区域的厚度为约200nm。该区域掺杂有浓度为约2X IO19CnT3 的 Fe。
[0139]此外，在电子传输层31中有另一区域31d。区域31d同样起始于缓冲层20与电子传输层31之间的界面并且在电子传输层31中延伸。区域31d掺杂有浓度为约5.0X IO19CnT3的Fe，并且掺杂有浓度为1.5 X 102°cnT3的C。区域31d的厚度在30nm至50nm的范围内。
[0140]作为形成掺杂有Fe和C的区域的方法，存在如下方法:在每次形成Fe和C为掺杂剂的区域时增加Fe的源气体的供应量并且同时提供用于掺杂C的CBr4。
[0141]此外，作为另一方法，可以通过准备如下的条件来形成各层:通过在增加Fe的源气体的供应量的同时改变第III族源气体和第V族源气体的供应量来使C可以变得更可能被引入到层中。通过这样做，可以制造本实施方案中的半导体装置。除了上述步骤以外，本实施方案的所有步骤与第三实施方案中的步骤相同。
[0142]第六实施方案
[0143]接下来，描述第六实施方案。在本实施方案中的半导体装置中，缓冲层中的组成不是以阶梯式变化而是连续地变化。具体地，如图17所示，在成核层11上形成缓冲层120。
[0144]在缓冲层120中，沿着从成核层11到电子传输层31的方向，Al的组成比逐渐减小，而Fe浓度逐渐增大。即，缓冲层120具有其中Al的组成比随着层的形成而逐渐减小并且Fe浓度随着Al的组成比减小而增大的组成梯度。
[0145]图17的(a)部分示出了根据本实施方案的半导体装置的示例性结构，并且图17的(b)部分示意性地示出了 Al的组成比和Fe浓度的变化。
[0146]如上所述，通过形成缓冲层120以具有上述组成梯度，可以更有效地防止生成载流子。此处，除了上述结构以外的结构与第一实施方案中的结构相同。[0147]第七实施方案
[0148]接下来，描述第七实施方案。在本实施方案中，提供了具有栅极绝缘膜和保护膜的半导体装置。具体地，如图18所示，在电子供给层32上方并且在栅电极41正下方形成栅极绝缘膜61。此外，在露出电子供给层32的区域上形成保护膜62。栅极绝缘膜61由氧化铝(Al2O3)形成，并且保护膜62由氮化硅(SiN)形成。
[0149]第八实施方案
[0150]接下来，描述第八实施方案。在本实施方案中，描述(提供)半导体器件、电源装置以及高频放大器。
[0151]本文中的该实施方案中的半导体器件指根据第一至第七实施方案的分立封装的半导体装置。参照图19描述根据第一至第七实施方案的分立封装的半导体装置。图19示意性地示出了分立封装的半导体装置的内部。然而，电极的布置与第一至第七实施方案的图中示出的布置不同。
[0152]首先，通过用划片工艺切割根据第一至第七实施方案制造的半导体装置形成使用GaN基半导体材料的HEMT半导体芯片410。然后，使用管芯粘合剂如钎料将半导体芯片410固定在引线框420上。此处，半导体芯片410对应于第一至第七实施方案中的半导体装置。
[0153]接下来，使用接合线431将栅电极411连接到栅极引线421。使用接合线432将源电极412连接到源极引线422，并且使用接合线433将漏电极413连接到漏极引线423。此处，接合线431、432以及433由金属材料形成。此外，在本实施方案中，栅电极411指连接到根据第一至第七实施方案的半导体装置中的栅电极41的栅电极焊垫。
[0154]类似地，源电极412指连接到根据第一实施方案的半导体装置中的源电极42的源电极焊垫。漏电极413指连接到根据第一至第七实施方案的半导体装置中的漏电极43的漏电极焊垫。
[0155]接下来，通过传递模制法使用模制树脂440来进行树脂密封。通过这样做，可以制造使用GaN基半导体材料的HEMT的分立封装的半导体器件。
[0156]接下来，描述根据本实施方案的电源装置和高频放大器。根据本实施方案的电源装置和高频放大器指使用根据第一至第七实施方案的半导体装置的电源装置和高频放大器。
[0157]首先，参照图20，描述根据本实施方案的电源装置。电源装置460包括高压一次电路461、低压二次电路462以及设置在一次电路461与二次电路462之间的变压器463。
[0158]一次电路461包括交流(AC)源464、所谓的“桥式整流电路”465、多个开关器件(图20的实例中的四个开关器件)466、开关器件467等。
[0159]二次电路462包括多个开关器件(图20的实例中的三个开关器件)468等。在图10的实例中，使用根据第一实施方案的半导体装置作为开关器件466和467。此处，期望一次电路461中的开关器件466和467为常断半导体。作为二次电路462中使用的开关器件468，使用由硅形成的典型的金属绝缘体半导体场效应晶体管(MISFET)。
[0160]接下来，参照图21，描述根据本实施方案的高频放大器。根据本实施方案的高频放大器470可以用作例如用于移动电话的基站的高频放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473以及定向耦合器474。
[0161]数字预失真电路471对输入信号的非线性失真进行补偿。混频器472将非线性失真已得到补偿的输入信号与AC信号混合。功率放大器473对已与AC信号混合的输入信号进行放大。在图21的实例中，功率放大器473包括根据第一实施方案的半导体装置。定向耦合器474对输入信号和输出信号等进行监测。
[0162] 在图21的电路中，通过切换操作，输出信号可以通过混频器472与AC信号混合，并且被发送至数字预失真电路471。
【权利要求】
1.一种半导体装置，包括: 衬底； 形成在所述衬底上的缓冲层； 形成在所述缓冲层上的第一半导体层；和 形成在所述第一半导体层上的第二半导体层， 其中所述缓冲层由AlGaN形成并且掺杂有Fe， 其中所述缓冲层包括彼此具有不同Al组成比的多个层，以及其中，当所述多个层中的第一层比所述多个层中的第二层更靠近所述衬底并且所述第二层比所述第一层更靠近所述第一半导体层时，所述第一层的Al组成比大于所述第二层的Al组成比，并且所述第一层的Fe浓度小于所述第二层的Fe浓度。
2.—种半导体装置，包括: 衬底； 形成在所述衬底上的缓冲层； 形成在所述缓冲层上的第一半导体层；以及 形成在所述第一半导体层上的第二半导体层， 其中所述缓冲层由AlGaN形成并且掺杂有Fe、Si和C中的至少一种， 其中，在所述第一半导体层中，设置在所述缓冲层侧上的区域掺杂有Fe，以及其中在所述区域中的Fe浓度高于在所述缓冲层中的Fe、Si和C中的所述至少一种的浓度。
3.根据权利要求2所述的半导体装置， 其中所述缓冲层包括彼此具有不同Al组成比的多个层，以及其中，当所述多个层中的第一层比所述多个层中的第二层更靠近所述衬底并且所述第二层比所述第一层更靠近所述第一半导体层时，所述第一层的Al组成比大于所述第二层的Al组成比，并且所述第一层的Fe浓度小于所述第二层的Fe浓度。
4.根据权利要求1或3所述的半导体装置， 其中所述多个层的数目为三个或更多个。
5.根据权利要求4所述的半导体装置， 其中所述多个层布置为使得沿着从衬底侧到第一半导体层侧的方向Al组成比减小并且Fe浓度增大。
6.根据权利要求1或3所述的半导体装置， 其中，在所述缓冲层的所述多个层中的每一个中，在接近在所述多个层之间的界面的区域中的Fe浓度高于在除了接近所述界面的所述区域之外的任意区域中的Fe浓度。
7.根据权利要求6所述的半导体装置， 其中当所述多个层中的指定层与所述多个层中的另一层相邻并且所述指定层的第一区域经由界面面向所述另一层的第二区域时，属于具有较窄带隙的所述另一层和所述指定层中之一的所述第一区域和所述第二区域中的一个区域的Fe浓度高于在所述另一层和所述指定层中的一个中的任意其它区域的Fe浓度。
8.根据权利要求7所述的半导体装置， 其中所述第一区域和所述第二区域中的一个掺杂有Si以及Fe。
9.根据权利要求7所述的半导体装置， 其中所述第一区域和所述第二区域中的一个掺杂有C以及Fe。
10.一种半导体装置，包括: 衬底； 形成在所述衬底上的缓冲层； 形成在所述缓冲层上的第一半导体层；和 形成在所述第一半导体层上的第二半导体层， 其中所述缓冲层由AlGaN形成并且掺杂有Fe、Si和C中的至少一种， 其中，在所述缓冲层中，沿着从衬底侧到第一半导体层侧的方向Al组成比逐渐减小并且Fe、Si和C中的至少一种的浓度逐渐增大。
11.根据权利要求1、2和10中任一项所述的半导体装置， 其中所述缓冲层中的Fe浓度在5X IO16CnT3至2X 102°cnT3的范围内。
12.根据权利要求1、2和10中任一项所述的半导体装置， 其中所述衬底为硅衬底。
13.根据权利要求1、2和10中任一项所述的半导体装置， 其中在所述缓冲层中，所述 多个层中最靠近所述衬底的一个层是由AlN形成的成核层。
14.根据权利要求1、2和10中任一项所述的半导体装置， 其中所述第一半导体层由包含GaN的材料形成。
15.根据权利要求1、2和10中任一项所述的半导体装置， 其中所述第二半导体层由包含AlGaN的材料形成。
16.根据权利要求1、2和10中任一项所述的半导体装置， 其中所述缓冲层、所述第一半导体层以及所述第二半导体层通过MOVPE形成。
17.根据权利要求1、2和10中任一项所述的半导体装置，还包括: 形成在所述第二半导体层上的栅电极、源电极和漏电极。
18.根据权利要求1、2和10中任一项所述的半导体装置，还包括: 形成在所述第二半导体层和所述栅电极之间的隔离膜。
19.一种电源装置，包括: 根据权利要求1、2和10中任一项所述的半导体装置。
20.—种放大器,包括: 根据权利要求1、2和10中任一项所述的半导体装置。
【文档编号】H01L29/06GK103715242SQ201310316249
【公开日】2014年4月9日 申请日期:2013年7月25日 优先权日:2012年9月28日
【发明者】小谷淳二, 石黑哲郎, 山田敦史, 中村哲一 申请人:富士通株式会社