半导体装置制造方法

半导体装置制造方法
【专利摘要】本发明涉及半导体装置，其包括：衬底；形成在衬底上的缓冲层；形成在缓冲层上的应变层超晶格缓冲层；在应变层超晶格缓冲层上的由半导体材料形成的电子渡越层；以及在电子渡越层上的由半导体材料形成的电子供给层，该应变层超晶格缓冲层为包含AlN的第一晶格层和包含GaN的第二晶格层的交替堆叠体，该应变层超晶格缓冲层掺杂有选自Fe、Mg和C中的一种、两种或更多种杂质。
【专利说明】半导体装置【技术领域】
[0001]本文讨论的实施方案涉及半导体装置。
【背景技术】
[0002]氮化物半导体如GaN、AlN和InN以及其混合晶体具有宽带隙并且用在例如高功率电子器件或短波发射器件等器件中。对于这样的器件，已经关于场效应晶体管(FET)、特别是关于高电子迁移率晶体管(HEMT)进行了高功率器件的技术开发(例如，日本公开特许公报第2002-359256号)。这些氮化物半导体HEMT用于例如高功率和高效率放大器以及高功率开关器件等的器件。
[0003]在氮化物半导体HEMT中，在衬底上设置氮化铝镓/氮化镓(AlGaN/GaN)异质结构，其中GaN层用作电子渡越层。所用的衬底为例如蓝宝石、碳化硅(SiC)、氮化镓(GaN)和娃(Si)等衬底。
[0004]GaN是如下氮化物半导体:其具有高饱和电子速度和宽带隙并且能够具有高耐压特性，从而表现出优异的电气特性。另外，由于GaN晶体是纤锌矿结构，所以晶体在平行于c轴的(0001)方向上具有极性。在AlGaN/GaN异质结构中，由于AlGaN与GaN之间的晶格应变而在AlGaN层中引起压电极化。因此，在界面附近形成高浓度的二维电子气(2DEG)，这提供了沟道。因此，GaN HEMT在高频和高功率器件中具有应用前景。
[0005]通过使用廉价且大的硅衬底可以大大地降低氮化物半导体HEMT的成本。这种衬底的使用允许廉价地提供氮化物半导体HEMT。硅衬底具有导电性。因此，硅衬底的使用涉及在硅衬底上形成具有高绝缘性能的氮化物层。在该氮化物膜上形成氮化物半导体层如电子渡越层。
[0006]然而，由于硅与氮化物之间的晶格常数和热膨胀系数的差异，所以翘曲和裂纹趋于出现在衬底和氮化物半导体层中，并且难以形成具有高绝缘性能的厚氮化物层。因此，高漏电流容易在衬底-栅极方向上流动。因而，难以确保在垂直方向上的耐受电压，即难以确保在衬底厚度方向上的足够耐受电压。
[0007]其中GaN薄膜和AlN薄膜形成周期性交替结构的应变层超晶格(SLS)缓冲为如下方法:该方法允许在减少翘曲和裂纹的出现的同时在硅衬底上形成具有大厚度的氮化物层(例如，日本公开特许公报第2012-23314号和第2007-67077号)。
[0008]在SLS缓冲层中，GaN薄膜和AlN薄膜形成膜厚度不超过临界膜厚度的应变层超晶格，使得减少在膜制造期间由于不同晶格常数而引起的裂纹的出现。
[0009]因此，氮化物层可以形成为具有大厚度。另外，SLS缓冲层将大的压缩应变包含在SLS缓冲层的膜内，使得消除在膜制造之后的冷却过程期间在整个氮化物层中所出现的强压缩应变，从而减少翘曲和裂纹的出现。以此方式，SLS缓冲层的形成使得可以以有效大的厚度形成具有宽带隙和高绝缘性能的A1N，从而使得可以增加在垂直方向上的耐受电压。
[0010]然而，经常出现的情况是，通过仅形成常规的SLS缓冲层，漏电流会流动并且可能无法得到所期望的耐受电压。
【发明内容】

[0011]本实施方案的目的为提供可以减少在衬底-栅极方向上的漏电流的半导体装置，例如利用氮化物半导体如GaN作为半导体材料的场效应晶体管。
[0012]根据本发明的一个方面，半导体装置包括:衬底；形成在衬底上的缓冲层；形成在缓冲层上的应变层超晶格缓冲层；在应变层超晶格缓冲层上的由半导体材料形成的电子渡越层；以及在电子渡越层上的由半导体材料形成的电子供给层，该应变层超晶格缓冲层为包含AlN的第一晶格层和包含GaN的第二晶格层的交替堆叠体，该应变层超晶格缓冲层掺杂有选自Fe、Mg和C中的一种、两种或更多种杂质。
【专利附图】

【附图说明】
[0013]图1是示出第一实施方案中的半导体装置的结构的视图；
[0014]图2是示出SLS缓冲层的结构的视图；
[0015]图3是说明根据第一实施方案的半导体装置中的SLS缓冲层的视图；
[0016]图4是示出在衬底-栅极方向上的漏电流特性的图；
[0017]图5A和图5B是示出用于测量图4中所示的漏电流特性而制造的单元的视图；
[0018]图6A和图6B是示出制造根据第一实施方案的半导体装置的方法的过程图；
[0019]图7A和图7B是示出根据第一实施方案的半导体装置的其他结构的视图；
[0020]图8是说明根据第二实施方案的半导体装置中的SLS缓冲层的视图；
[0021]图9是示出第三实施方案中的分立封装半导体器件的视图；
[0022]图10是示出第三实施方案中的电源装置的电路的视图；以及
[0023]图11是示出第三实施方案中的高频放大器的结构的视图。
【具体实施方式】
[0024]下文描述实施方案。用相同的附图标记表示相同的构件和构造，并且不再进行赘述。
[0025][第一实施方案]
[0026](半导体装置)
[0027]将描述第一实施方案中的半导体装置。在本实施方案中的半导体装置是具有AlGaN/GaN单异质结构的HEMT。
[0028]如图1所示，本实施方案中的半导体装置包括:衬底10 ;以及在衬底上依次形成的氮化物层，如成核层11、缓冲层20、SLS缓冲层30、电子渡越层41、电子供给层42和盖层43。在盖层43上，形成栅电极51、源电极52和漏电极53。
[0029]衬底10可以是例如S1、SiC、蓝宝石和GaN等衬底中的任意一种。在本实施方案中，使用Si(Ill)衬底。通过金属有机气相外延(MOVPE)或分子束外延(MBE)来形成氮化物层如成核层11、缓冲层20、SLS缓冲层30、电子渡越层41、电子供给层42和盖层43。在本实施方案中，通过MOVPE形成氮化物层如成核层11、缓冲层20、SLS缓冲层30、电子渡越层41、电子供给层42和盖层43。
[0030]成核层11由具有约200nm的厚度的AlN形成。[0031]缓冲层20由具有500nm至1000nm的厚度的Ala5Gaa5N形成。在本实施方案中，缓冲层20形成为具有约500nm的厚度。在图1中，缓冲层20被示出为具有单一组成的单一层。然而，缓冲层20可以由具有不同Al组成的多个层构成。在此情况下，所述层形成为使得在SLS缓冲层30侧的层与在成核层11侧的层相比具有较低的Al组成。
[0032]例如，缓冲层20可以由具有不同Al组成的三个层构成。也就是说，可以在成核层11上依次形成第一缓冲层21、第二缓冲层22和第三缓冲层23。在此情况下，如果第一缓冲层21的组成为AlxGai_xN，第二缓冲层22的组成为AlYGai_YN，以及第三缓冲层23的组成为AlzGai_zN，那么这些层形成为使得满足关系式1>X>Y>Z>0。详细地，第一缓冲层21为Ala8Gaa2N，第二缓冲层22为Ala6Gaa4N,以及第三缓冲层23为AlQ.4GaQ.6N。以此方式，第一缓冲层21、第二缓冲层22和第三缓冲层23形成为使得Al组成随着离衬底10的距离增加而减小。在本实施方案中，Al组成表不在AlGaN中的Al原子相对于Al原子和Ga原子的总数的比。上述值X、Y和Z对应于Al组成。
[0033]如图2所示，通过交替堆叠作为第一晶格层31的AlN层和作为第二晶格层32的GaN层来形成SLS缓冲层30。AlN和GaN具有不同的晶格常数，其中AlN的晶格常数为
a = 3.111并且c = 4.98 A, GaN 的晶格常数为a = 3.16 A并且c = 5.16 A。
[0034]在本实施方案中，第一晶格层31形成为具有不小于0.5nm且不大于IOnm的厚度，并且第二晶格层32形成为具有不小于IOnm且不大于40nm的厚度。第二晶格层32的厚度与第一晶格层31的厚度的比不小于4且不大于20。这里，SLS缓冲层30中的有效Al组成被定义为存在于SLS缓冲层30中的Al的比例，即Al原子的数目相对于Al原子的数目和Ga原子的数目的总和的比。在本实施方案中，有时为方便起见将SLS缓冲层30中的有效组成描述为AlPGai_PN，其中P是第一晶格层31的厚度与第一晶格层31的厚度和第二晶格层32的厚度的总和的比。
[0035]在本实施方案中，SLS缓冲层30是作为第一晶格层31的5nm的AlN层和作为第二晶格层32的IOnm的GaN层的100个周期的交替堆叠体。因此，SLS缓冲层30具有1500nm的厚度，并且存在于SLS缓冲层30中的AlN层的累计厚度为500nm。在此情况下，SLS缓冲层30中的有效组成为Ala33Gaa67N,并且SLS缓冲层30中的有效Al组成为约0.33。
[0036]如果SLS缓冲层30过薄，那么具有高绝缘性能的氮化物层的累计厚度不利地变小。如果SLS缓冲层30过厚，那么衬底10可能在膜制造之后的冷却期间由于SLS缓冲层30中的膜收缩而破裂。因此，SLS缓冲层30的厚度优选地不小于1000nm且不大于3000nm。
[0037]在本实施方案中，缓冲层20中的Al组成不小于SLS缓冲层30中的有效Al组成。也就是说，在上述情况下，缓冲层20中的Al组成不小于0.33。
[0038]在缓冲层20由具有不同Al组成的多个层形成的情况下，这些层形成为使得与SLS缓冲层30接触的最上层中的Al组成不小于SLS缓冲层30中的有效Al组成。例如，当缓冲层20如上所述由具有不同Al组成的三个层形成时，所述层形成为使得第三缓冲层中的Al组成不小于SLS缓冲层30中的有效Al组成，也就是说，Z≥P > O。
[0039]第一晶格层31和第二晶格层32可以是具有彼此不同的组成的AlGaN层。在此情况下，如果第一晶格层31的组成为AlfagN并且第二晶格层32的组成为AlsGai_sN，则所述层形成为使得满足关系式R > S。
[0040]在本实施方案中，SLS缓冲层30掺杂有杂质，如Fe、Mg和C，以减少SLS缓冲层30中载流子的生成并且增加电阻。详细地，如图3所示，在整个SLS缓冲层30中对SLS缓冲层30掺杂杂质。考虑到在沟道附近的扩散，在SLS缓冲层30中的掺杂杂质(如Fe、Mg和C)的浓度优选地为I X IO18CnT3至I X 102°cm_3。在本实施方案中，SLS缓冲层30掺杂有IXlO19Cnr3的作为杂质的Fe。
[0041]电子渡越层41由具有500nm至IOOOnm厚度的GaN形成，并且电子供给层42由具有约20nm厚度的AlGaN形成。根据该构造，在电子渡越层41与电子供给层42之间的界面附近的电子渡越层41中形成2DEG41a。为了减小由于晶格失配所引起的结晶度下降，电子供给层42由具有不大于0.3的Al组成的AlGaN形成。盖层43由具有约5nm厚度的n_GaN形成。
[0042]在盖层43上,形成栅电极51、源电极52和漏电极53。
[0043]在本实施方案中，用杂质如Fe对SLS缓冲层30进行的掺杂增加了 SLS缓冲层30的电阻，因此减少了在衬底-栅极方向上的漏电流的出现。
[0044](半导体装置和相关产品的特性)
[0045]接下来，将参照图4描述本实施方案中的半导体装置的漏电流。图4示出具有根据本实施方案的氮化物层的单元的漏电流特性4A和具有常规氮化物层的单元的漏电流特性4B。
[0046]具有根据本实施方案的氮化物层的单元的漏电流特性4A是图5A示出的其中SLS缓冲层30掺杂有杂质如Fe的单元的漏电流特性。详细地，在衬底10上堆叠有成核层11、缓冲层20、SLS缓冲层30和电子渡越层41，并且电极111和电极112被放置为分别与衬底10的背面和电子渡越层41接触，从而测量漏电流特性。衬底10是硅衬底。成核层11由具有200nm厚度的AlN形成。缓冲层20由具有500nm厚度的Ala3Gaa7N形成。SLS缓冲层30是作为第一晶格层31的2nm的AlN层和作为第二晶格层32的20nm的GaN层的90个周期的交替堆叠体。因此，SLS缓冲层30具有约2000nm的厚度。SLS缓冲层30掺杂有3 X IO19CnT3的作为杂质的Fe。电子渡越层41由具有1200nm厚度的GaN形成。电极111放置为与该堆叠体的衬底10的背面接触，并且电极112放置为与电子渡越层41的顶表面接触。在电极111与电极112之间施加电压以测量漏电流。图4中将该结果示为漏电流特性4A。
[0047]具有常规氮化物层的单元的漏电流特性4B是图5B中示出的其中SLS缓冲层930形成为未掺杂有杂质如Fe的单元的漏电流特性。详细地，在衬底10上堆叠有成核层11、缓冲层20、SLS缓冲层930和电子渡越层41，电极111和电极112放置为分别与衬底10的背面和电子渡越层41接触，从而测量漏电流特性。除了未掺杂有杂质如Fe以外，该SLS缓冲层930具有与SLS缓冲层30的厚度和组成相同的厚度和组成。电极111放置为与该堆叠体的衬底10的背面接触，并且电极112放置为与电子渡越层41的顶表面接触。在电极111与电极112之间施加电压以测量漏电流。图4中将该结果示为漏电流特性4B。
[0048]如图4所示，与具有常规氮化物层的单元(漏电流特性4B)相比，具有根据本实施方案的氮化物层的单元(漏电流特性4A)在相同的电压下具有较低的漏电流。因此，已证明，与常规的半导体装置相比，本实施方案中的半导体装置可以减小在衬底-栅极方向上的漏电流。
[0049](制造半导体装置的方法)[0050]接下来，将参照图6描述制造本实施方案中的半导体装置的方法。
[0051]首先，如图6A所示，在衬底10上依次堆叠成核层11、缓冲层20、SLS缓冲层30、电子渡越层41、电子供给层42和盖层43。详细地，首先，将衬底10在氢气氛中热处理几分钟；之后，通过MOVPE在衬底10上外延生长成核层11、缓冲层20、SLS缓冲层30、电子渡越层41、电子供给层42和盖层43。因此，在电子渡越层41与电子供给层42之间的界面附近的电子渡越层41中形成2DEG41a。
[0052]在通过MOVPE的外延生长中，三甲基镓(TMG)被用作Ga原料气体，三甲基铝(TMA)被用作Al原料气体，以及氨(NH3)被用作N原料气体。当掺杂涉及作为杂质的Fe时，环戊二烯基铁(Cp2Fe)(通常为二茂铁)被用作Fe原料气体。对于掺杂作为杂质的Mg，环戊二烯基镁(Cp2Mg)被用作Mg原料气体。在氢(H2)作为载气的情况下，将原料气体进料MOVPE装置的室中。
[0053]衬底10可以由例如蓝宝石、Si或SiC等材料形成。在本实施方案中，例如，使用硅(Si)衬底。
[0054]成核层11由具有IOOnm至200nm厚度的AlN形成。
[0055]缓冲层20由具有约500nm厚度的Ala5Gaa5N形成。
[0056]SLS缓冲层30是作为第一晶格层31的5nm的AlN层和作为第二晶格层32的IOnm的GaN的100个周期的交替堆叠体。以I X IO18CnT3至I X 102°cnT3的浓度对SLS缓冲层30掺杂杂质，例如Fe、Mg和C。在本实施方案中，SLS缓冲层30掺杂有I X IO19CnT3的作为杂质的Fe。
[0057]在此情况下，当掺杂涉及作为杂质的Fe或Mg时，杂质的原料气体通过鼓泡而形成并且与TMG或TMA以及NH3 —起被进料MOVPE装置的室中。当掺杂涉及作为杂质的C时，通过调节作为第V族原料气体的NH3的进料量与作为第III族原料气体的TMG或TMA的进料量的比(第V族/第III族的比)，可以控制掺杂剂C的浓度。详细地，通过降低第V族/第III族的比，即通过增加第III族原料气体的相对进料量，可以增加C的浓度。
[0058]电子渡越层41由GaN形成。为了降低由于缺陷如位错所引起的电子浓度或迁移率的减小，电子渡越层41优选地形成为具有至少特定的厚度，例如具有500nm至IOOOnm的厚度。作为电子渡越层41，可以在MOVPE装置的室中的压力不小于60kpa并且第V族/第III族的比不小于10000的条件下，通过外延生长法来形成具有低杂质浓度的高质量GaN膜。
[0059]电子供给层42由具有约20nm厚度的AlGaN形成。为了减少由于晶格失配所引起的结晶度下降，电子供给层42由具有不大于0.3的Al组成的AlGaN形成。
[0060]盖层43由具有约5nm厚度的η-GaN形成。
[0061]接下来，如图6B所示，在盖层43上形成栅电极51、源电极52和漏电极53。
[0062]详细地，以下述方式形成这些电极。首先，在盖层43上施加抗蚀剂，并且利用曝光装置进行曝光和显影以形成在待制造源电极52和漏电极53的区域中具有开口的抗蚀剂图案。之后，通过真空沉积形成Ti/Al金属堆叠膜(膜厚度:Til00nm，A1300nm)，并且将该单元浸没在有机溶剂中以通过剥离将存在于抗蚀剂图案上的金属堆叠膜连同抗蚀剂图案一起移除。剩余的金属堆叠膜限定源电极52和漏电极53。之后，这些电极在约600°C的温度下经受快速热退火(RTA)以建立欧姆接触。[0063]随后，再次在盖层43上施加抗蚀剂，并且利用曝光装置进行曝光和显影以形成在待制造栅电极51的区域中具有开口的抗蚀剂图案。之后，通过真空沉积形成Ni/Au的金属堆叠膜(膜厚度:Ni50nm，Au300nm)，并且将该单元浸没在有机溶剂中以通过剥离将存在于抗蚀剂图案上的金属堆叠膜连同抗蚀剂图案一起移除。剩余的金属堆叠膜限定栅电极51。
[0064]利用上述方式，可以制造本实施方案中的半导体装置。
[0065]在本实施方案中，如图7A所示，可以移除在栅电极51正下方的盖层43和电子供给层42的相应部分以形成凹部61，并且栅电极51可以形成为延伸到凹部61中。根据该构造，在栅电极51正下方可不存在2DEG41a，并且因而常断操作变得可能。可替代地，如图7B所示，可以在盖层43与栅电极51之间形成p-GaN层62。根据该构造，类似地，在栅电极51正下方可不存在2DEG41a，并且因而常断操作变得可能。
[0066][第二实施方案]
[0067]接下来，将描述第二实施方案。除了 SLS缓冲层30中的第一晶格层31或第二晶格层32掺杂有杂质以外，本实施方案中的半导体装置具有与第一实施方案的半导体装置的构造相同的构造。
[0068]在本实施方案的具体实例中，如图8所示，作为SLS缓冲层30中的第二晶格层32的GaN层掺杂有杂质，例如Fe、Mg和C，而作为第一晶格层31的AlN层未掺杂有这样的杂质。通常，在作为具有窄带隙的GaN层的第二晶格层32的界面附近出现由于第一晶格层31与第二晶格层32之间的能带不连续所引起的作为载流子的电子的生成。因此，用杂质(如Fe,Mg和C)对第二晶格层32进行掺杂使得可以在最大限度地减小结晶度降低的同时有效地增加电阻。优选的掺杂方法是用杂质(如Fe，Mg和C)对整个第二晶格层32进行掺杂，或用杂质(如Fe，Mg和C)对第二晶格层32的在其与第一晶格层31的界面附近的区域进行掺杂。
[0069]第二晶格层32中的掺杂杂质(如Fe、Mg和C)的浓度优选地为IX IO18CnT3至IXlO2W30在本实施方案中，第二晶格层32掺杂有作为杂质的IXlO19cnT3的Fe。
[0070]其它构造类似于第一实施方案中的那些。
[0071][第三实施方案]
[0072]接下来，将描述第三实施方案。本实施方案描述半导体装置、电源装置和高频放大器。
[0073]本实施方案中的半导体器件是根据第一实施方案或第二实施方案的半导体装置的分立封装件。将参照图9来描述这种分立封装半导体器件。图9示意性地示出分立封装半导体器件的内部构造，并且电极等的布置可能不同于第一实施方案或第二实施方案中描述的那些。
[0074]首先，通过划片等来切割在第一实施方案或第二实施方案中制造的半导体装置，以形成由GaN半导体材料制成的HEMT半导体芯片410。用管芯粘合剂430如钎料将半导体芯片410固定到引线框420上。半导体芯片410对应于第一实施方案或第二实施方案中的半导体装置。
[0075]接下来，利用接合线431将栅电极411连接至栅极引线421 ;利用接合线432将源电极412连接至源极引线422 ；以及利用接合线433将漏电极413连接至漏极引线423。接合线431、432和433由金属材料如Al形成。在本实施方案中，栅电极411是栅电极焊垫，并且连接至根据第一实施方案或第二实施方案的半导体装置的栅电极51。另外，源电极412是源电极焊垫，并且连接至根据第一实施方案或第二实施方案的半导体装置的源电极52。此外，漏电极413是漏电极焊垫，并且连接至根据第一实施方案或第二实施方案的半导体装置的漏电极53。
[0076]接下来，通过传递模制法利用模制树脂440对上面得到的单元进行密封。以此方式，可以制造采用GaN半导体材料的分立封装HEMT半导体器件。
[0077]接下来，将描述本实施方案中的电源装置和高频放大器。本实施方案中的电源装置和高频放大器包括根据第一实施方案或第二实施方案的半导体装置。
[0078]首先，将参照图10来描述本实施方案中的电源装置。本实施方案中的电源装置460包括高压一次电路461、低压二次电路462和设置在一次电路461与二次电路462之间的变压器463。一次电路461包括交流电源464、所谓的桥式整流电路465、多个开关元件(在图10示出的实例中为四个)466以及开关元件467。二次电路462包括多个开关元件(在图10示出的实例中为三个)468。在图10示出的实例中，根据第一实施方案或第二实施方案的半导体装置用作一次电路461的开关兀件466和467。一次电路461的开关兀件466和467优选地为常断型半导体装置。二次电路462中的开关元件468利用由硅形成的常规金属绝缘体半导体场效应晶体管(MISFET)。
[0079]接下来，将参照图11来描述本实施方案中的高频放大器。本实施方案中的高频放大器470可以被应用于例如用于移动电话基站的功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473以及定向耦合器474。数字预失真电路471被构造为补偿输入信号的非线性应变。混频器472被构造为将已补偿过非线性应变的输入信号与交流信号混合。功率放大器473被构造为将与交流信号混合的输入信号进行放大。在图11的实例中，功率放大器473具有根据第一实施方案或第二实施方案的半导体装置。定向耦合器474被构造为例如对输入信号和输出信号进行监控。在图11示出的电路中，开关等的切换使得可以在混频器472处将输出信号与交流信号混合，并且可以将混合后的信号提供给数字预失真电路471。
[0080]虽然上文描述了一些实施方案，但这些实施方案仅是说明性的，并且在所要求保护的范围之内的各种修改和变化均是可能的。
【权利要求】
1.一种半导体装置，包括: 衬底； 形成在所述衬底上的缓冲层； 形成在所述缓冲层上的应变层超晶格缓冲层； 在所述应变层超晶格缓冲层上的由半导体材料形成的电子渡越层；以及 在所述电子渡越层上的由半导体材料形成的电子供给层； 所述应变层超晶格缓冲层为包含AlN的第一晶格层和包含GaN的第二晶格层的交替堆置体； 所述应变层超晶格缓冲层掺杂有选自Fe、Mg和C中的一种、两种或更多种杂质。
2.—种半导体装置，包括: 衬底； 形成在所述衬底上的缓冲层； 形成在所述缓冲层上的应变层超晶格缓冲层； 在所述应变层超晶格缓冲层上的由半导体材料形成的电子渡越层；以及 在所述电子渡越层上的由半导体材料形成的电子供给层； 所述应变层超晶格缓冲层 为包含AlN的第一晶格层和包含GaN的第二晶格层的交替堆置体； 所述第一晶格层或所述第二晶格层掺杂有选自Fe、Mg和C中的一种、两种或更多种杂质。
3.根据权利要求2所述的半导体装置， 其中所述第二晶格层掺杂有所述杂质。
4.根据权利要求1至3中任一项所述的半导体装置， 其中所述杂质的浓度为I X IO18CnT3至I X IO2ciCnT3。
5.根据权利要求1至4中任一项所述的半导体装置， 其中如果所述第一晶格层的组成为Α1#&1_ΚΝ并且所述第二晶格层的组成为AlsGai_sN，则满足关系式R > S。
6.根据权利要求1至4中任一项所述的半导体装置， 其中所述第一晶格层由AlN形成，并且所述第二晶格层由GaN形成。
7.根据权利要求1至6中任一项所述的半导体装置， 其中所述第一晶格层的厚度不小于0.5nm且不大于10nm，以及 所述第二晶格层的厚度不小于IOnm且不大于40nm。
8.根据权利要求1至7中任一项所述的半导体装置， 其中所述第二晶格层的厚度与所述第一晶格层的厚度之比不小于4且不大于20。
9.根据权利要求1至8中任一项所述的半导体装置， 其中所述应变层超晶格缓冲层的厚度不小于1000nm且不大于3000nm。
10.根据权利要求1至9中任一项所述的半导体装置， 其中所述缓冲层由AlGaN形成。
11.根据权利要求10所述的半导体装置， 其中所述缓冲层中的Al组成不小于在所述应变层超晶格缓冲层中的有效Al组成。
12.根据权利要求1至11中任一项所述的半导体装置， 其中所述半导体装置还包括形成在所述衬底与所述缓冲层之间的成核层；以及 所述成核层由AlN形成。
13.根据权利要求1至12中任一项所述的半导体装置， 其中所述衬底为硅衬底。
14.根据权利要求1至13中任一项所述的半导体装置， 其中所述缓冲层、所述应变层超晶格缓冲层、所述电子渡越层和所述电子供给层是通过金属有机气相外延(MOVPE)形成的层。
15.根据权利要求1至14中任一项所述的半导体装置， 其中所述电子渡越层由包含GaN的材料形成。
16.根据权利要求1至15中任一项所述的半导体装置， 其中所述电子供给层由包含AlGaN的材料形成。
17.根据权利要求1至16中任一项所述的半导体装置， 其中所述半导体装置还包括栅电极、源电极和漏电极，所述栅电极、所述源电极和所述漏电极形成在所述电子供给层上。
18.根据权利要求1至17中任一项所述的半导体装置， 其中所述半导体装置还包括形成在所述电子供给层上的盖层；以及 所述盖层由包含n-GaN的材料形`成。`
19.一种电源装置，所述电源装置包括权利要求1至18中的任一项所述的半导体装置。
20.一种放大器，所述放大器包括权利要求1至18中任一项所述的半导体装置。
【文档编号】H01L29/778GK103715246SQ201310349467
【公开日】2014年4月9日 申请日期:2013年8月12日 优先权日:2012年9月28日
【发明者】石黑哲郎, 山田敦史, 中村哲一 申请人:富士通株式会社