硅通孔及其形成方法
【专利摘要】一种硅通孔及其形成方法，所述硅通孔的形成方法，包括：提供半导体衬底，所述半导体衬底具有通孔，所述通孔的表面具有绝缘层；在所述通孔中填充满锗化硅。本发明利用锗化硅的良好填充能力，采用锗化硅填充所述通孔，所形成的导电柱内部不出现孔洞，因此所形成的硅通孔电性能稳定，可靠性高。
【专利说明】硅通孔及其形成方法
【技术领域】
[0001]本发明涉及半导体工艺领域，特别是涉及一种硅通孔及其形成方法。
【背景技术】
[0002]随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于引线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于娃通孔(Through Silicon Via, TSV)的三维堆叠。
[0003]基于硅通孔的三维堆叠技术具有以下三个优点:(I)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。
[0004]硅通孔形成过程通常包括在硅衬底中形成通孔，在所述通孔表面形成绝缘层，用铜或钨填充满表面被所述绝缘层覆盖的所述通孔以形成导电柱。然而，随着半导体集成程度的提高，所述通孔的直径越来越小，用铜或钨填充所述通孔时，所形成的导电柱内部会出现孔洞(void)。
[0005]如图1所示，在半导体衬底11中设置硅通孔，硅通孔具有导电柱12，导电柱12内部具有孔洞13。一旦导电柱12内部出现孔洞13，就会导致硅通孔电阻增大，导电性能下降，电连接性能不良，甚至出现电迁移和应力迁移，进而导致硅通孔可靠性下降。
[0006]虽然业已提出通过在硅通孔形成过程中，增大通孔开口的方法，以利于铜或钨的填充，但是其效果差强人意，并且增大所述通孔开口还会导致芯片的表面面积减小。
[0007]为此，需要一种新的硅通孔技术，以避免硅通孔中导电柱内部出现孔洞的问题。
【发明内容】
[0008]本发明解决的问题是提供一种硅通孔及其形成方法，以避免硅通孔中导电柱内部出现孔洞的问题。
[0009]为解决上述问题，本发明提供一种硅通孔的形成方法，包括:
[0010]提供半导体衬底，所述半导体衬底具有通孔，所述通孔的表面具有绝缘层；
[0011]在所述通孔中填充满锗化硅。
[0012]可选的，采用低压化学气相沉积法在所述通孔中填充满所述锗化硅。
[0013]可选的，所述低压化学气相沉积法所采用的气体包括硅烷和锗烷。
[0014]可选的，所述低压化学气相沉积法所采用的气体还包括三氯化硼、五氯化磷和五氯化砷的至少一种。
[0015]可选的，所述低压化学气相沉积法所采用的温度范围包括370°C?450°C，压强范围包括180mTorr?220mTorr，反应时间范围包括125min?375min。
[0016]可选的，在所述通孔中填充所述满锗化硅之后，采用化学机械平坦化或者无图案刻蚀对所述锗化硅进行平坦化。
[0017]可选的，所述通孔的深度大于或者等于30 μ m,所述通孔的深宽比小于或者等于1:10。
[0018]为解决上述问题，本发明还提供一种硅通孔，包括位于半导体衬底中的绝缘层和位于所述绝缘层中的导电柱，所述导电柱的材料包括锗化硅。
[0019]可选的，所述导电柱的材料还包括硼离子、磷离子和砷离子的至少一种。
[0020]可选的,所述导电柱的导电率范围包括7ohm/sq?13ohm/sq。
[0021]与现有技术相比，本发明的技术方案具有以下优点:
[0022]本技术方案中使用锗化硅填充通孔以形成硅通孔。由锗化硅具有良好的填充能力，其在通孔侧面和通孔底部的填充速度几乎相等，因此，采用锗化硅填充所述通孔时，所形成的导电柱内部不出现孔洞，因此所形成的硅通孔电性能稳定，可靠性高。
[0023]进一步，采用低压化学气相沉积法在所述通孔中填充满所述锗化硅，相比于电镀铜和金属有机化合物化学气相沉积法而言，节约了工艺成本。
[0024]进一步，低压化学气相沉积所采用的温度范围包括350°C?440°C，减少能耗，节省成本，并且可以与多种类型的后续工艺兼容。
【专利附图】
【附图说明】
[0025]图1为现有技术形成的硅通孔示意图；
[0026]图2至图5为本发明硅通孔形成方法实施例的示意图。
【具体实施方式】
[0027]现有方法在形成硅通孔的过程中，通常采用铜或者钨进行填充。
[0028]采用铜填充时，通常采取电镀铜的方式。随着硅通孔中通孔宽度的减小和通孔深度的增大，通孔的底面积减小，并且通孔的底部呈尖凹状，导致通孔底部的电阻增大，甚至出现通孔底部电阻大于通孔侧面电阻的情况，因此，在电镀铜过程中，会出现通孔侧面铜沉积速度大于通孔底部铜沉积速度的情况，导致形成的铜柱内部易出现孔洞。
[0029]采用钨填充时，通常采取金属有机化合物化学气相沉积的方式，所述方式在通孔底部的沉积速度通常为在通孔侧面沉积速度的60%，因此，所述方法同样容易导致形成的钨柱内部易出现孔洞。并且金属有机化合物化学气相沉积工艺成本高。
[0030]为此，本发明在形成硅通孔的过程中，采用锗化硅进行填充。锗化硅具有良好的填充能力，其在通孔侧面和通孔底部的填充速度几乎相等，因此，采用锗化硅进行填充时，在所形成的导电柱内部不出现孔洞，因此所形成的硅通孔电性能稳定，可靠性高。
[0031]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0032]请参考图2，提供半导体衬底I ;在所述半导体衬底I中形成多个通孔2 ;在所述半导体衬底I的表面及通孔2的侧壁和底部形成绝缘层3。
[0033]本实施例中，半导体衬底I可以是体硅(Bulk Silicon)、锗化硅或绝缘体上硅(Silicon On Insulator, SOI),并且可以掺杂有其它兀素。在半导体衬底I中还可以形成有各类有源半导体器件和各类无源半导体器件，并可以形成有相应的隔离结构、介质层和导电互连结构。
[0034]本实施例中，在半导体衬底I中形成通孔2的工艺可以为深反应性离子刻蚀工艺，所述深反应性离子刻蚀工艺可以是Bosch深反应性离子刻蚀(Bosch Deep Reactive 1nEtching, Bosch DRIE)工艺或低温型深反应性离子蚀刻(Cryogenic Deep Reactive 1nEtching, DRIE)。而采用Bosch深反应性离子刻蚀工艺形成通孔的方法具体包括:首先在半导体衬底上I形成图案化的光刻胶层(未示出);以光刻胶层为掩膜，交替地引入刻蚀性气体和保护性气体，从而交替地对半导体衬底进行蚀刻，以及对蚀刻后形成的侧壁进行保护，直至形成预定尺寸的通孔2 ;去除所述光刻胶层。
[0035]本实施例中，通孔2的深度大于或者等于30 μ m,通孔2的深宽比(深度与宽度的比值)小于或者等于1:10 (由于绝缘层3厚度较小，因此可忽略其对通孔2尺寸的影响)。并且，进一步的，选取通孔2的深度与宽度的比值在1:15至1:10之间。当通孔2的深度和深宽比在上述范围时，如果采用现有方法填充通孔2，则所形成的导电柱内通常具有孔洞。
[0036]本实施例中，绝缘层3的材料可以为氮化物(例如氮化硅)或者氧化物。绝缘层3可用于电性隔绝硅衬底和后续的填充于通孔中的导电柱。形成绝缘层3的方法可以为常压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposit1n,APCVD)法、电衆辅助化学气相沉积(Plasma Enhance Chemical Vapor Deposit1n, PECVD)法或低压化学气相沉积(Low Pressure Chemical Vapor Deposit1n, LPCVD)法。
[0037]需要说明的是，图2中虽未显示，但是在通孔2表面形成绝缘层3之后，还可以继续在通孔2表面形成扩散层(未示出)，此时扩散层覆盖在绝缘层3表面，扩散层可用于防止后续填充于通孔中的导电柱发生扩散。
[0038]请参考图3,在通孔2中填充满锗化娃4a。
[0039]本实施例中，采用低压化学气相沉积法在通孔2中填充满锗化硅4a。所述低压化学气相沉积法采用的气体可以包括硅烷和锗烷，所述硅烷可以是甲硅烷(SiH4)和乙硅烷(Si2H6)的至少一种，所述锗烷可以是甲锗烷(GeH4)15
[0040]本实施例中，所述低压化学气相沉积法所采用的气体还可以包括三氯化硼(BC13)、五氯化磷(PCl5)或者五氯化砷(AsCl5)等其它气体。在沉积过程中引入BC13、PCl5和AsCl5等气体，从而在沉积形成的锗化硅4a中引入硼离子、磷离子或者砷离子等杂质离子，降低锗化硅4a的电阻率，使锗化硅4a达到硅通孔所需的导电性能。
[0041]本实施例具体采用SiH4、GeH4和BCl3进行反应，以形成具有硼离子的锗化硅4a。其中SiH4的流量范围控制在15sccm?45sccm, GeH4的流量范围控制在5sccm?15sccm,BCl3的流量范围控制在25sccm?75sccm。由于BCl3的沸点(12.5°C )低，因此采用BCl3可以减少能耗并节省成本。本实施例具体的一个低压化学气相沉积工艺中，包括以下五个过程:
[0042]半导体衬底I进入反应腔的过程:将半导体衬底I送入反应腔中，反应腔温度控制在350°C?450°C，此阶段的时间控制在1min?20min，并且通入5L?20L的氮气。
[0043]反应腔温度稳定过程:控制温度保持在370°C?450°C，可根据工艺需要在该温度范围内调整具体的温度值，例如370°C、380°C、400°C、41 (TC、420°C、430°C或者450°C，此阶段时间控制在5?lOmin，并且通入5L?10L氮气，同时调整反应腔内的气压至O?100pa0
[0044]恒温反应过程:使温度恒定在370°C?450°C，控制气压在180mTorr?220mTorr，通入反应气体进行反应。本实施例中，SiH4的浓度范围可以为40%?60%，GeH4的浓度范围可以为20%?40%，BCl3的浓度范围可以为5%?30%，反应时间控制在200min?300min，可根据通孔2的尺寸调整相应的反应时间。在反应过程中，由于锗化硅具有优良的填充能力，其在通孔2侧壁和底部的生长速度基本相等，因此整个填充过程中，锗化硅内部不出现孔洞。
[0045]反应停止过程:继续控制温度在350°C?450°C，在1min?20min通入5L?20L氮气，控制气压在O?lOOOpa。
[0046]半导体衬底I退出反应腔的过程:继续控制温度在350°C?450°C，时间10?20min，氮气5L?20L，控制气压回到常压。
[0047]从以上过程的描述可知，本实施例中，整个工艺过程温度范围始终控制在350°C?450°C，既减少能耗，又不影响半导体衬底I中的其它结构，并且由于沉积工艺的温度低，因此本实施例所提供的硅通孔的形成方法可以与多种类型的后续工艺兼容。
[0048]通过上述工艺所形成的锗化娃4a的表面电阻率范围包括7ohm/sq?13ohm/sq,相对于其它工艺而言，本实施例以较低的掺杂浓度得到较低电阻率的锗化硅4a。
[0049]请参考图4，采用化学机械平坦化对图3所示锗化硅4a进行平坦化处理至露出绝缘层3，形成导电柱4b。采用化学机械平坦化可以使导电柱4b的表面平坦度达到较高水平，进一步提闻娃通孔的可罪性。
[0050]除了采用化学机械平坦化的方式外,也可以采用无图案刻蚀(blanket etch)对图3所示锗化硅4a进行平坦化，形成导电柱4c，如图5所示。
[0051]本实施例采用低压化学气相沉积法形成锗化硅4a以填充通孔2，在填充过程中，锗化硅4a在通孔2侧壁和底部的生长速度基本相等，因此，可以防止所形成的锗化硅4a内部存在孔洞，因此最终形成的硅通孔电学性能优良，可靠性高。并且本实施例所采用的工艺方法相对于电镀铜工艺和金属有机化合物化学气相沉积工艺而言，成本降低。
[0052]本发明实施例还提供了一种硅通孔，所述硅通孔包括位于半导体衬底中的绝缘层和位于所述绝缘层中的导电柱，所述导电柱的材料包括锗化硅，并且主要包括的是锗化硅。所述导电柱还包括硼离子等杂质离子，硼离子可以提高所述导电柱的导电性能。所述导电柱的表面导电率范围包括7ohm/sq?13ohm/sq。
[0053]需要说明的是，在本发明的其它实施例中，所述导电柱可以包括有磷离子或者砷离子等其它杂质离子。并且所述杂质离子可以采取掺杂或者离子注入的方式掺入所述导电柱中。
[0054]本发明实施例所提供的硅通孔中，由于导电柱的材料包括锗化硅，锗化硅具有良好的填充能力，因此所述导电柱内部不出现孔洞，使得所述硅通孔电性能稳定，可靠性高。
[0055]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种硅通孔的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底具有通孔，所述通孔的表面具有绝缘层； 在所述通孔中填充满锗化硅。
2.如权利要求1所述的硅通孔的形成方法，其特征在于，采用低压化学气相沉积法在所述通孔中填充满所述锗化硅。
3.如权利要求2所述的硅通孔的形成方法，其特征在于，所述低压化学气相沉积法所采用的气体包括硅烷和锗烷。
4.如权利要求3所述的硅通孔的形成方法，其特征在于，所述低压化学气相沉积法所采用的气体还包括三氯化硼、五氯化磷和五氯化砷的至少一种。
5.如权利要求2所述的硅通孔的形成方法，其特征在于，所述低压化学气相沉积法所采用的温度范围包括370°C?450°C，压强范围包括180mTorr?220mTorr，反应时间范围包括 125min ?375min。
6.如权利要求1所述的硅通孔的形成方法，其特征在于，在所述通孔中填充所述满锗化硅之后，采用化学机械平坦化或者无图案刻蚀对所述锗化硅进行平坦化。
7.如权利要求1所述的硅通孔的形成方法，其特征在于，所述通孔的深度大于或者等于30 μ m，所述通孔的深宽比小于或者等于1:10。
8.—种硅通孔，其特征在于，包括位于半导体衬底中的绝缘层和位于所述绝缘层中的导电柱，所述导电柱的材料包括锗化硅。
9.如权利要求8所述的硅通孔，其特征在于，所述导电柱的材料还包括硼离子、磷离子和砷离子的至少一种。
10.如权利要求8所述的硅通孔，其特征在于，所述导电柱的导电率范围包括7ohm/sq ?13ohm/sq。
【文档编号】H01L21/768GK104425449SQ201310365827
【公开日】2015年3月18日 申请日期:2013年8月20日 优先权日:2013年8月20日
【发明者】郭亮良, 黄河, 骆凯玲 申请人:中芯国际集成电路制造(上海)有限公司