半导体器件及其形成方法、静态随机存储器及其形成方法
【专利摘要】一种半导体器件及其形成方法和静态随机存储器及其形成方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括有源区和两行以上隔离沟槽，所述有源区位于相邻所述隔离沟槽之间；隔离结构，所述隔离结构包括位于所述隔离沟槽底部和侧壁上的第一隔离层、位于所述第一隔离层上的阻挡层和位于所述阻挡层上的第二隔离层；栅极结构，所述栅极结构包括横跨所述有源区和所述有源区两侧至少部分第一隔离层的第一介质层、位于所述第一介质层上的第二介质层和位于所述第二介质层上的金属栅极；侧墙，所述侧墙位于所述隔离结构上且覆盖所述栅极结构的侧壁，所述侧墙至少覆盖部分所述阻挡层。本发明所形成半导体器件的性能好、成品率高。
【专利说明】半导体器件及其形成方法、静态随机存储器及其形成方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，尤其涉及一种半导体器件及其形成方法和静态随机存储器及其形成方法。
【背景技术】
[0002]随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值每年以30%的速度发展。静态随机存储器是集成电路中一种重要部件，其尺寸小，密度高。在半导体存储器件中，静态随机存储器(SRAM)与动态随机存储器(DRAM)相比，具有更低的功耗和更快的工作速度等优点。因此，静态随机存储器及其形成方法受到越来越多的关注。
[0003]静态随机存储器的单元可以分为电阻负载静态随机存储器单元和互补金属氧化物半导体静态随机存储器单元。电阻负载静态随机存储器单元采用高电阻值的电阻作为负载器件，而互补金属氧化物半导体静态随机存储器单元采用PMOS晶体管作为负载器件。
[0004]互补金属氧化物半导体静态随机存储器包含多个NMOS晶体管和PMOS晶体管。参考图1，现有工艺在形成互补金属氧化物半导体静态随机存储器时包括以下步骤:
[0005]提供半导体衬底100，并在所述半导体衬底100中形成隔离结构102，相邻两个隔离结构102之间的半导体衬底100用于形成静态随机存储器中NMOS晶体管或者PMOS晶体管的有源区；
[0006]形成横跨有源区和有源区两侧部分隔离结构102的栅极结构，所述栅极结构包括位于有源区和有源区两侧部分隔离结构102上的第一介质层104、位于第一介质层104上的第二介质层106和位于第二介质层106上的金属栅极108 ；
[0007]在所述隔离结构102上形成覆盖所述栅极结构侧壁的侧墙110。
[0008]其中，所述隔离结构102的材料为氧化硅；所述第一介质层104的材料为高k的金属氧化物，所述第二介质层106的材料为氮化钛，所述金属栅极108的材料为铜或者钨；所述侧墙110的材料为氮化硅。
[0009]在形成图1中半导体器件之后，还包括进行清洗工艺。例如，在进行侧墙110时，通常先在半导体衬底100和隔离结构102上以及栅极结构的顶部和侧壁上均形成氮化硅层，然后对氮化硅层进行各向异性干法刻蚀，至剩余位于栅极结构侧壁上的侧墙110。在通过干法刻蚀工艺形成图1中侧墙110之后，通常还需进行清洗工艺，以去除刻蚀过程中残留的杂质。在进行清洗工艺时，常用的清洗溶液包括氢氟酸、磷酸或者硫酸中的一种或者几种。
[0010]参考图2，在对图1中半导体器件进行清洗工艺之后发现，上述清洗溶液还与位于侧墙I1下方的隔离结构102发生反应，导致位于金属栅极108下方的第一介质层104和第二介质层106因与清洗溶液发生反应而被部分或者完全去除，进而导致所形成的NMOS晶体管或者PMOS晶体管失效，所形成静态随机存储器的性能差、成品率低。
【发明内容】
[0011]本发明解决的问题是提供一种半导体器件及其形成方法和静态随机存储器及其形成方法，避免半导体器件中第一介质层和第二介质层在后续清洗工艺中被去除，提高所形成半导体器件的性能和成品率，进而提高包括半导体器件的静态随机存储器的性能和成品率。
[0012]为解决上述问题，本发明提供一种半导体器件，包括:
[0013]半导体衬底，所述半导体衬底包括有源区和两行以上隔离沟槽，所述有源区位于相邻所述隔离沟槽之间；
[0014]隔离结构，所述隔离结构包括位于所述隔离沟槽底部和侧壁上的第一隔离层、位于所述第一隔离层上的阻挡层和位于所述阻挡层上的第二隔离层；
[0015]栅极结构，所述栅极结构包括横跨所述有源区和所述有源区两侧至少部分第一隔离层的第一介质层、位于所述第一介质层上的第二介质层和位于所述第二介质层上的金属栅极；
[0016]侧墙，所述侧墙位于所述隔离结构上且覆盖所述栅极结构的侧壁，所述侧墙至少覆盖部分所述阻挡层。
[0017]可选的，所述侧墙的材料为氮化硅，所述第一隔离层和所述第二隔离层的材料为氧化硅；所述第一介质层的材料为高k的金属氧化物，所述第二介质层的材料为氮化钛。
[0018]可选的，所述阻挡层的材料为S1N、SiCN和SiCON中的一种或者几种。
[0019]为解决上述问题，本发明还提供了一种静态随机存储器，包括任一项上述半导体器件。
[0020]为解决上述问题，本发明还提供了了一种半导体器件的形成方法，包括:
[0021]提供半导体衬底，所述半导体衬底包括有源区和两行以上隔离沟槽，所述有源区位于相邻所述隔离沟槽之间；
[0022]在所述隔离沟槽内形成隔离结构，所述隔离结构包括位于所述隔离沟槽底部和侧壁上的第一隔离层，位于所述第一隔离层上的阻挡层以及位于所述阻挡上的第二隔离层；
[0023]在所述有源区和所述有源区两侧的至少部分第一隔离层上形成栅极结构，所述栅极结构包括横跨所述有源区和所述有源区两侧至少部分第一隔离层的第一介质层、位于所述第一介质层上的第二介质层和位于所述第二介质层上的金属栅极；
[0024]在所述隔离结构上形成覆盖所述栅极结构的侧壁的侧墙，所述侧墙至少覆盖部分所述阻挡层。
[0025]可选的，所述侧墙的材料为氮化硅，所述第一隔离层和所述第二隔离层的材料为氧化硅；所述第一介质层的材料为高k的金属氧化物，所述第二介质层的材料为氮化钛。
[0026]可选的，所述阻挡层的材料为S1N、SiCN和SiCON中的一种或者几种。
[0027]可选的，形成所述阻挡层的方法为原子层沉积或者扩散沉积。
[0028]可选的，在所述隔离沟槽内形成隔离结构包括:
[0029]在所述隔离沟槽的底部和侧壁上形成第一隔离层；
[0030]在所述第一隔离层上形成阻挡层；
[0031]在所述阻挡层上形成第二隔离层。
[0032]为解决上述问题，本发明还提供了一种静态随机存储器的形成方法，所述静态随机存储器包括半导体器件，所述半导体器件采用任一项上述半导体器件的形成方法形成。
[0033]与现有技术相比，本发明的技术方案具有以下优点:
[0034]在半导体衬底中形成隔离沟槽之后，在隔离沟槽内形成包括位于所述隔离沟槽底部和侧壁上的第一隔离层、位于所述第一隔离层上的阻挡层以及位于所述阻挡上的第二隔离层的隔离结构；然后，在有源区和有源区两侧至少部分第一隔离层上形成栅极结构，该栅极结构包括位于有源区和有源区两侧至少部分第一隔离层上的第一介质层、位于第一介质层上的第二介质层和位于第二介质层上的金属栅极；最后，在隔离结构上形成覆盖栅极结构的侧壁的侧墙，侧墙至少覆盖部分所述阻挡层。后续进行清洗工艺中，当清洗工艺中清洗溶液对第二隔离层的刻蚀速率较大时，侧墙和位于侧墙下方的阻挡层能够有效阻止清洗溶液进一步对第一隔离层进行刻蚀，避免栅极结构中第一介质层和第二介质层因与清洗溶液发生反应而被去除，使所形成半导体器件的性能较佳、成品率较高，进而使包括半导体器件的静态随机存储器的性能佳、成品率高。
【专利附图】
【附图说明】
[0035]图1和图2为现有工艺所形成静态随机存储器的示意图；
[0036]图3至图9是本发明半导体器件的形成方法一个实施例的示意图；
[0037]图10为本发明静态随机存储器的形成方法一个实施例的示意图。
【具体实施方式】
[0038]正如背景部分所述，现有工艺在形成静态随机存储器时，易将位于金属栅极下方的第一介质层和第二介质层去除，所形成静态随机存储器的性能差、成品率低。
[0039]为此，本发明在形成半导体器件过程中，在半导体衬底中形成隔离沟槽之后，于隔离沟槽内形成包括位于隔离沟槽底部和侧壁上的第一隔离层、位于第一隔离层上的阻挡层和位于阻挡层上的第三隔离层的隔离结构，然后形成半导体器件的栅极结构以及位于栅极结构侧壁上的侧墙，并使侧墙至少覆盖部分所述阻挡层。在后续进行清洗工艺时，若清洗溶液对第二隔离层的刻蚀速率较大，侧墙和位于侧墙下方的阻挡层可有效阻止清洗溶液进一步对第一隔离层进行刻蚀，进而避免栅极结构中第一介质层和第二介质层因与清洗溶液发生反应而被去除，提高了所形成半导体器件的性能和成品率。
[0040]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0041]第一实施例
[0042]本实施例对半导体器件的形成工艺进行说明。
[0043]参考图3，提供半导体衬底，所述半导体衬底包括有源区200和两行隔离沟槽206，所述有源区200位于相邻所述隔离沟槽206之间。
[0044]具体的,所述半导体衬底的材料为娃、锗娃或者绝缘体上娃。本实施例中，所述半导体衬底的材料为硅。
[0045]本实施例中，形成包括有源区200和两行隔离沟槽206的半导体衬底包括如下步骤:
[0046]在半导体衬底上形成掩膜层202a，所述掩膜层202a中形成有两行开口 204 ；
[0047]沿开口 204刻蚀所述半导体衬底，以在所述半导体衬底中形成两行隔离沟槽206。
[0048]其中，所述掩膜层202a的材料可为光刻胶。所述掩膜层202a可通过先形成光刻胶层，再对光刻胶层进行曝光和显影工艺形成。
[0049]参考图4，在图3中所述隔离沟槽206的底部和侧壁上以及隔离沟槽206周围掩膜层202a上形成第一隔离材料层208a，在所述第一隔离材料层208a上形成阻挡材料层210a,以及在所述阻挡材料层210a上形成第二隔离材料层212a。
[0050]本实施例中，所述第一隔离材料层208a的材料可为氧化硅；所述第二隔离材料层212a的材料可为氧化硅。形成所述第一隔离材料层208a和第二隔离材料层212a的方法可为化学气相沉积工艺。所述阻挡材料层210a的材料可为所述阻挡层的材料为S1N、SiCN和SiCON中的一种或者几种。所述阻挡材料层210a的厚度范围为40埃?60埃。形成所述阻挡材料层210a的方法可为原子层沉积或者扩散沉积。图3中所述隔离沟槽206被图4中第一隔离材料层208a、阻挡材料层210a和第二隔离材料层212a填满。
[0051]参考图5，对图4中第一隔离材料层208a、阻挡材料层210a、第二隔离材料层212a和掩膜层202a进行化学机械研磨，至半导体衬底上剩余预定厚度的掩膜层202b。
[0052]本实施例中，预定厚度的掩膜层202b的厚度范围为30埃?100埃。
[0053]参考图6，对图5中掩膜层202b进行湿法刻蚀，以完全去除剩余的掩膜层202b。
[0054]本实施例中，所述湿法刻蚀的溶液可为磷酸溶液，但本发明不限于此。
[0055]需要说明的是，在通过湿法刻蚀去除剩余的掩膜层202b的过程中，湿法刻蚀溶液还会对图5中剩余的第一隔离材料层208b、阻挡材料层210b和第二隔离材料层210b进行刻蚀。在将掩膜层202b完全去除时，于图3中隔离沟槽206内形成了包括第一隔离层208c、阻挡层210c和第二隔离层212c的隔离结构。由于湿法刻蚀去除第一隔离材料层208b、阻挡材料层210b和第二隔离材料层210b的厚度较小，剩余的第一隔离层208c、阻挡层210c和第二隔离层212c仍能够发挥隔离相邻有源区的作用，湿法刻蚀对后续形成半导体器件的性能不会造成影响。
[0056]本实施例中，先通过化学机械研磨去除大部分的掩膜层202a，再通过湿法刻蚀去除剩余的掩膜层202b。通过进行化学机械研磨，保证了掩膜层202a的去除速率；而通过进行湿法刻蚀，能够避免化学机械研磨对半导体衬底的表面造成损伤，使所形成半导体器件的性能较佳。
[0057]图7为图6中半导体器件的俯视图，图7沿AA方向的剖视图如图6所示。
[0058]参考图8，在图6中所述有源区200和所述有源区200两侧的至少部分第一隔离层208c上形成栅极结构，所述栅极结构包括横跨所述有源区200和所述有源区200两侧至少部分第一隔离层208c的第一介质层214、位于所述第一介质层214上的第二介质层216和位于所述第二介质层216上的金属栅极218。
[0059]本实施例中，所述第一介质层214的材料可为高k的金属氧化物，如二氧化铪、氧化铪娃、氧化镧、氧化镧招、氧化错、氧化错娃、氧化钽、氧化钛、氧化钡银钛、氧化钡钛、氧化银钛、氧化钇、氧化招、氧化铅钪钽或银酸铅锌等高k金属氧化物的一种或多种。
[0060]所述第二介质层216的材料可为氮化钛。
[0061]所述金属栅极218 的材料可为 Al、Cu、Ag、Au、Pt、N1、T1、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi等金属材料的一种或多种。
[0062]形成所述第一介质层214、第二介质层216和金属栅极218的工艺为本领域技术人员所熟知，在此不做详述。
[0063]本实施例中，第一介质层214位于有源区200两侧部分第一隔离层208c上。
[0064]在其他实施例中，所述第一介质层214还可覆盖位于有源区200两侧全部第一隔离层208c，或者还可覆盖位于有源区200两侧全部第一隔离层208c和部分阻挡层210c。
[0065]但需要说明的是，需要保证有源区200两侧的第二隔离层210c不被所述第一介质层214覆盖。
[0066]继续参考图8，在所述隔离结构上形成覆盖所述栅极结构的侧壁的侧墙220，所述侧墙220至少覆盖部分所述阻挡层210c。
[0067]本实施例中，所述侧墙220的材料可为氮化硅。形成所述侧墙220的方法为本领域技术人员所熟知，在此不做赘述。
[0068]图8中半导体器件的俯视图如图9所示，图8为图9沿BB方向的剖视图。
[0069]在后续以氢氟酸溶液、硫酸溶液或磷酸溶液为清洗溶液进行清洗工艺时，由于上述清洗溶液对S1N、SiCN和SiCON的去除速率远小于对于氮化硅、氧化硅、高k的金属氧化物和氮化钛的去除速率，所述阻挡层210c能够避免清洗溶液在去除部分第二隔离层212c之后继续对位于第一介质层下方的第一隔离层208c进行刻蚀，避免第一介质层214和第二介质层216因与清洗溶液发生反应而被去除，避免后续清洗工艺对所形成半导体器件的性能造成影响，提高所形成半导体器件的性能和成品率。另外，由于S1N、SiCN和SiCON的绝缘性能好，所述阻挡层210c不会影响隔离结构的隔离效果。
[0070]本实施例中，所述半导体器件中包括两行隔离结构。在其他实施例中，所述半导体器件还可包括三行或三行以上隔离结构。
[0071]本实施例中，通过在隔离结构中形成阻挡层210c，在后续清洗工艺时，可有效避免栅极结构中的第一介质层214和第二介质层216被清洗溶液去除，避免清洗工艺对半导体器件的性能造成影响，提高了所形成半导体器件的性能和成品率。
[0072]参考图8和图9，本发明还提供了一种半导体器件，包括:
[0073]半导体衬底，所述半导体衬底包括有源区200和两行以上隔离沟槽，所述有源区200位于相邻所述隔离沟槽之间；
[0074]隔离结构，所述隔离结构包括位于所述隔离沟槽底部和侧壁上的第一隔离层208c、位于所述第一隔离层208c上的阻挡层210c和位于所述阻挡层210c上的第二隔离层212c ；
[0075]栅极结构，所述栅极结构包括横跨所述有源区200和所述有源区200两侧至少部分第一隔离层208c的第一介质层214、位于所述第一介质层214上的第二介质层216和位于所述第二介质层216上的金属栅极218 ；
[0076]侧墙220，所述侧墙220位于所述隔离结构上且覆盖所述栅极结构的侧壁，所述侧墙220至少覆盖部分所述阻挡层210c。
[0077]所述第一隔离层208c、阻挡层210c、第二隔离层212c、第一介质层214、第二介质层216和侧墙220的材料请参考第一实施例，在此不再赘述。所述阻挡层210c的厚度范围为40埃?60埃，如所述阻挡层210c的厚度为40埃、45埃、52埃、57埃或60埃等。
[0078]在后续进行清洗工艺时，阻挡层210c的厚度足以在清洗过程中起到阻挡清洗溶液去除第一隔离层208c，同时，阻挡层210c对隔离结构的应力影响不大。而当阻挡层210c的厚度小于40埃时，阻挡层210c可能在清洗工艺完成之前被去除，达不到阻挡清洗溶液去除第一隔离层208c的作用。而当阻挡层210c的厚度大于60埃时，所述阻挡层210c会对隔离结构中的应力产生较大的影响，进而对所形成半导体器件的性能造成影响。
[0079]需要说明的是，半导体器件中阻挡层的材料并不限于S1N、SiCN和SiCON中的一种或几种。在确定侧墙、第二隔离层、第一介质层和第二介质层的材料、以及后续清洗工艺所使用的清洗溶液之后，再相应的选择阻挡层的材料。所选择阻挡层的材料满足绝缘的以及清洗溶液对阻挡层的刻蚀速率远小于清洗溶液对侧墙、第二隔离层、第一介质层和第二介质层的刻蚀速率的要求即可。
[0080]在对本实施例中半导体器件进行清洗工艺时，当清洗工艺中清洗溶液对第二隔离层的刻蚀速率较大，侧墙和位于侧墙下方的阻挡层能够有效阻止清洗溶液对第一隔离层进行刻蚀，避免半导体器件中第一介质层和第二介质层在后续清洗工艺中被去除，本实施例所形成半导体器件的性能较佳、成品率较高。
[0081]第二实施例
[0082]参考图10，为本实施例所形成的静态随机存储器的俯视图，其包括第一实施例中所形成的半导体器件。
[0083]本实施例提供的静态随机存储器的形成方法，在形成图9中半导体器件之后，还包括:对图9中栅极结构两侧的有源区200进行离子注入，形成源极222和漏极224。所述源极222和漏极224的导电类型可为N型也可为P型，形成源极222和漏极224的方法为本领域技术人员所熟知，在此不做详述。
[0084]相应的，参考图10，本实施例还提供了一种静态随机存储器，其除包括图9中半导体器件外，还包括源极222和漏极224。
[0085]本实施例中静态随机存储器包括第一实施例中半导体器件，由于第一实施例中半导体器件的性能好，成品率高，相应的，本实施例中静态随机存储器的性能好、成品率高。
[0086]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种半导体器件，其特征在于，包括: 半导体衬底，所述半导体衬底包括有源区和两行以上隔离沟槽，所述有源区位于相邻所述隔离沟槽之间； 隔离结构，所述隔离结构包括位于所述隔离沟槽底部和侧壁上的第一隔离层、位于所述第一隔离层上的阻挡层和位于所述阻挡层上的第二隔离层； 栅极结构，所述栅极结构包括横跨所述有源区和所述有源区两侧至少部分第一隔离层的第一介质层、位于所述第一介质层上的第二介质层和位于所述第二介质层上的金属栅极； 侧墙，所述侧墙位于所述隔离结构上且覆盖所述栅极结构的侧壁，所述侧墙至少覆盖部分所述阻挡层。
2.如权利要求1所述的半导体器件，其特征在于，所述侧墙的材料为氮化硅，所述第一隔离层和所述第二隔离层的材料为氧化硅；所述第一介质层的材料为高k的金属氧化物，所述第二介质层的材料为氮化钛。
3.如权利要求1或2所述的半导体器件，其特征在于，所述阻挡层的材料为S1N、SiCN和SiCON中的一种或者几种。
4.如权利要求3所述的半导体器件，其特征在于，所述阻挡层的厚度范围为40埃?60埃。
5.一种静态随机存储器，其特征在于，包括权利要求1至4任一项所述半导体器件。
6.一种半导体器件的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底包括有源区和两行以上隔离沟槽，所述有源区位于相邻所述隔离沟槽之间； 在所述隔离沟槽内形成隔离结构，所述隔离结构包括位于所述隔离沟槽底部和侧壁上的第一隔离层，位于所述第一隔离层上的阻挡层以及位于所述阻挡上的第二隔离层； 在所述有源区和所述有源区两侧的至少部分第一隔离层上形成栅极结构，所述栅极结构包括横跨所述有源区和所述有源区两侧至少部分第一隔离层的第一介质层、位于所述第一介质层上的第二介质层和位于所述第二介质层上的金属栅极； 在所述隔离结构上形成覆盖所述栅极结构的侧壁的侧墙，所述侧墙至少覆盖部分所述阻挡层。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述侧墙的材料为氮化硅，所述第一隔离层和所述第二隔离层的材料为氧化硅；所述第一介质层的材料为高k的金属氧化物，所述第二介质层的材料为氮化钛。
8.如权利要求6或7所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料为S1N, SiCN和SiCON中的一种或者几种。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述阻挡层的厚度范围为40埃?60埃。
10.如权利要求6所述的半导体器件的形成方法，其特征在于，形成所述阻挡层的方法为原子层沉积或者扩散沉积。
11.如权利要求6所述的半导体器件的形成方法，其特征在于，在所述隔离沟槽内形成隔离结构包括: 在所述隔离沟槽的底部和侧壁上形成第一隔离层； 在所述第一隔离层上形成阻挡层； 在所述阻挡层上形成第二隔离层。
12.一种静态随机存储器的形成方法，其特征在于，所述静态随机存储器包括半导体器件，所述半导体器件采用权利要求6至11中任一项半导体器件的形成方法形成。
【文档编号】H01L27/11GK104425592SQ201310365829
【公开日】2015年3月18日 申请日期:2013年8月20日 优先权日:2013年8月20日
【发明者】隋运奇 申请人:中芯国际集成电路制造(上海)有限公司