半导体装置的制造方法及半导体装置制造方法
【专利摘要】本发明提供能够抑制在贯通电极的内部产生孔隙的半导体装置的制造方法以及半导体装置。在实施方式涉及的半导体装置的制造方法中，形成贯通在背面设置有导电性膜的基板的正面背面并到达导电性膜的贯通孔。在贯通孔的内壁面、导电性膜的从贯通孔露出的面及基板的正面形成含铜的籽膜。通过电镀法使含铜的第1金属层从贯通孔的一个端面朝向另一个端面自下而上生长，填埋贯通孔直到从另一个端面起残留小于等于贯通孔半径的深度为止。通过电镀法从直到中途部为止被填埋了的贯通孔的内周面开始使含镍的第2金属层共形生长而从另一个端面突出。在第2金属层的顶面形成第3金属层，并以第3金属层为掩模对籽膜进行蚀刻，使第3金属层热熔融而成形。
【专利说明】半导体装置的制造方法及半导体装置
[0001] 本申请要求以日本专利申请2013-56586号（申请日：2013年3月19日）为在先申 请的优先权。本申请通过参照该在先申请而包括在先申请的全部内容。
【技术领域】
[0002] 本发明的实施方式涉及半导体装置的制造方法及半导体装置。
【背景技术】
[0003] 以往，有通过在基板多层地叠层形成有半导体元件和/或集成电路的芯片，以减 少半导体装置的专有面积的技术。被叠层的各芯片彼此间通过贯通基板的贯通电极而连 接。贯通电极例如通过在贯通基板的正面背面的贯通孔中通过电镀埋入金属而形成。
[0004] 在通过电镀在贯通孔内埋入金属而形成贯通电极的工序中，有时会在贯通电极的 内部产生被称为孔隙（void)的空隙。如此的孔隙成为使贯通电极的接通特性下降的原因 之一。
【发明内容】
[0005] 本发明的一个实施方式目的在于提供能够对在贯通电极的内部产生孔隙进行抑 制的半导体装置的制造方法及半导体装置。
[0006] 根据本发明的一个实施方式，提供半导体装置的制造方法。在半导体装置的制造 方法中，在基板的背面形成导电性膜。形成贯通所述基板的正面背面并到达所述导电性膜 的贯通孔。在所述贯通孔的内壁面、所述导电性膜的从所述贯通孔露出的面及所述基板的 正面形成含铜的籽膜（seed film)。采用电镀法，使含铜的第1金属层从贯通所述基板的 正面背面的贯通孔的一个端面朝向另一个端面自下而上生长，填埋所述贯通孔直到从所述 另一个端面起残留小于等于所述贯通孔半径的深度为止。采用电镀法，使含镍的第2金属 层从所述贯通孔的内周面开始共形（conformal)生长，使所述第2金属层的顶面从所述另 一个端面突出，其中所述贯通孔由所述第1金属层从所述一个端面开始填埋直到中途部为 止。在所述第2金属层的顶面形成第3金属层。以所述第3金属层为掩模对所述籽膜进行 蚀刻。使所述第3金属层热熔融而成形。
【专利附图】
【附图说明】
[0007] 图1是表示实施方式涉及的半导体装置的说明图。
[0008] 图2是表示实施方式涉及的半导体装置的制造工序的说明图。
[0009] 图3是表示实施方式涉及的半导体装置的制造工序的说明图。
[0010] 图4是表示实施方式涉及的半导体装置的制造工序的说明图。
[0011] 图5是表示实施方式涉及的半导体装置的制造工序的说明图。
[0012] 附图标记说明
[0013] 1贯通电极，2基板，3通孔，4第1金属层，5第2金属层，6a第3金属层，6凸 起（bump)，7电极，8绝缘膜，9铜膜，10抗蚀剂
【具体实施方式】
[0014] 下面参照附图，对实施方式涉及的半导体装置的制造方法及半导体装置详细地进 行说明。还有，本发明并不由该实施方式限定。图1是表示实施方式涉及的半导体装置的 说明图。还有，在图1中示意性地表示半导体装置中的贯通基板2的正面背面的贯通电极 1的部分截面。
[0015] 如示于图1地，实施方式涉及的半导体装置具备贯通基板2的正面背面的贯通电 极1。具体地，贯通电极1具备第1金属层4,该第1金属层4从贯通例如硅晶片等基板2 的正面背面的贯通孔（以下，记载为"通孔3")的一个端面(在此，底面)向另一个端面(在此， 顶面）填埋直到中途部为止。
[0016] 而且，贯通电极1具备第2金属层5和凸起6,其中，第2金属层5从通孔3的中途 部开始填埋直到通孔3的上部端面为止，并且顶面从通孔3的上部端面突出；凸起6设置于 第2金属层5的顶面，具有通过热熔融成形的第3金属层。还有，在通孔3的内周面与贯通 电极1之间，设置绝缘膜8及铜膜9,在贯通电极1的底面设置电极7。
[0017] 如此的贯通电极1中的第1金属层4例如通过使铜从通孔3的底面朝向上方析出 而形成。由此，能够防止在第1金属层4的内部产生孔隙。
[0018] 另一方面，第2金属层5例如通过使镍从由第1金属层4填埋直到中途部的通孔 3的底面及周面析出而形成。由此，能够对第2金属层5的内部的孔隙的产生进行抑制，并 且能够高精度地控制第2金属层5中的顶面的高度。
[0019] 以下，关于形成如此的贯通电极1的制造工序的一例，参照图2?图5具体地进行 说明。图2?图5是表示实施方式涉及的半导体制造装置的制造方法的说明图。还有，在 图2?图5,选择性地表示形成贯通电极1的区域的示意性截面，关于其他部分省略图示。
[0020] 如示于图2 (a)地，在实施方式涉及的半导体装置的制造方法中，预备形成有例如 半导体存储器等半导体元件的硅晶片等基板2。然后，在基板2中的一个主面(在此，底面） 的预定位置设置使例如金等导电性膜图形化而形成的电极7。
[0021] 接下来，如示于图2 (b)地，形成通孔3,该通孔3从基板2的另一个主面(在此，顶 面)朝向一个主面贯通基板2的正面背面，使电极7的顶面露出。然后，如示于图2 (c)地， 在通孔3的内周面及基板2的顶面，通过例如溅射法形成氧化硅膜等绝缘膜8。
[0022] 此后，在通过去除形成于电极7顶面的绝缘膜8使电极7顶面再次露出之后，在绝 缘膜8的表面，通过例如溅射法形成成为电镀的籽膜的铜膜9。还有，铜膜9为籽膜的一例， 只要是形成于贯通孔3的内壁面、电极7的从通孔3露出的面及基板2正面的含铜的薄膜 即可，也可以为铜膜9以外的薄膜。
[0023] 接下来，如示于图3 (a)地，在基板2顶面形成抗蚀剂10之后，选择性地去除通孔 3的形成位置上的抗蚀剂10。此时，在基板2的顶面残留抗蚀剂10,该抗蚀剂10在通孔3 的形成位置具有比通孔3的直径大的直径的孔部。
[0024] 接下来，在由铜膜9覆盖内周面的通孔3的内部，通过电镀埋入金属。在此，在向 通孔3中埋入金属的电镀中，有称为自下而上（bottom up)电镀和共形(保形，conformal) 电镀这2种电镀法。
[0025] 自下而上电镀为使金属层从通孔3的成为底面的一个端面朝向成为上部开口的 另一个端面依次生长而向通孔3中埋入金属的电镀法。在自下而上电镀法中，通过向在电 镀中使用的电解液中添加含对金属附着于通孔3内侧面进行抑制的表面活性剂的添加剂， 使金属层从通孔3的底面侧生长。
[0026] 根据如此的自下而上电镀，能够对贯通电极1内部的孔隙的产生进行抑制。可是， 在通过自下而上电镀填埋整个通孔3的情况下，在图3 (a)中如一点划线所示，金属层从通 孔3的上部开口朝向上方隆起为穹顶状，形成过量负担（overburden) 11。
[0027] 在通过自下而上电镀一下子填埋多个通孔3的情况下，形成于各通孔3的上部开 口的过量负担11的高度Η根据通孔3而不同。并且，进行控制使得过量负担11的高度Η 变得均匀，这非常困难。
[0028] 因此，在通过自下而上电镀一下子填埋多个通孔3的情况下，形成于填埋了通孔3 的金属层上的各凸起6 (参照图1)的高度变得不均匀，恐会在之后叠层的芯片与凸起6之 间产生连接不良。并且，自下而上电镀相比于共形电镀，也有通过金属层填埋通孔3花费时 间这样的问题。
[0029] 另一方面，共形电镀为使金属层从通孔3的含底面的整个内周面生长而向通孔3 内填埋金属的电镀法。根据共形电镀，能够以比自下而上电镀短的时间，完成金属层向通孔 3的填埋。
[0030] 在如此的共形电镀中，因为电场集中于通孔3的上部开口的角部，所以金属层在 上部开口的部分比在通孔3的内侧面成长得快。因此，在通过共形电镀填埋所有通孔3的 情况下，在通孔3的内部被金属层填埋之前，通孔3的上部开口被金属层堵塞，在图3 (a) 如两点划线所示，有时会在通孔3内部产生孔隙12。
[0031] 因此，在本实施方式中，如示于图3 (a)地，首先，通过自下而上电镀，使第1金属 层4的自下而上生长从通孔3的底面开始。在此，第1金属层4通过使例如含铜的金属层生 长而形成。此后，从通孔3的底面到中途部为止由第1金属层4填埋，结束自下而上电镀。
[0032] 具体地，如示于图3 (b)地，从通孔3的上部开口端面起残留小于等于通孔3半径 R的深度D，由第1金属层从通孔3的底面填埋到中途部为止，结束自下而上电镀。
[0033] 接下来，如示于图4 (a)地，开始共形电镀，使第2金属层5从由第1金属层4填 埋到中途部为止的通孔3的内周面共形生长。在此，第2金属层5通过使例如含镍的金属 层生长而形成。
[0034] 此时，由共形电镀填埋的通孔3的深度D如所述地，小于等于通孔3的半径R。因 此，即使第2金属层5在通孔3的上部开口的角部比在通孔3的内侧面共形成长得快，也会 在由第2金属层5堵塞通孔3的上部开口以前，填埋通孔3,所以能够对孔隙的产生进行抑 制。还有，通过共形电镀填埋的通孔3的深度D只要是能够抑制第2金属层5中产生孔隙 的深度即可，也可以比通孔3的半径R更深。
[0035] 并且，如此一来，因为通过共形电镀来填埋通过自下而上电镀填埋到中途部为止 的通孔3的剩余部分，所以相比于通过自下而上电镀填埋整个通孔3的情况，能够在短时间 内完成通孔3的填埋。
[0036] 此后，继续进行共形电镀，如示于图4 (b)地，使第2金属层5的顶面从通孔3的 上部开口端面突出直到预定的高度为止，结束共形电镀。如此地，因为通过共形电镀，使第 2金属层5的顶面从通孔3的上部开口端面突出，所以相比于自下而上电镀，能够高精度地 控制第2金属层5顶面的高度。
[0037] 接下来，如示于图5 (a)地，在第2金属层5上形成第3金属层6a。在此，第3金 属层6a为能够通过热熔融成形的金属层，例如由锡形成。
[0038] 此后，如示于图5 (b)地，在去除抗蚀剂10之后，通过进行以从通孔3的上部开口 端面突出的第2金属层5及第3金属层6a为掩模的湿蚀刻，去除形成于基板2上的铜膜9。
[0039] 在此的湿蚀刻中，采用能够熔融铜且不熔融镍的药液。由此，能够防止成为第3金 属层6a的底座（POST)的第2金属层5被蚀刻。从而，能够防止由于第2金属层5的直径 变小引起的接通特性和/或机械强度的下降。
[0040] 最后，实施反流（preflow)处理，通过使第3金属层6a烙融而成形为大致半球形 状，形成凸起6 (参照图1)。由此，制造示于图1的半导体装置。
[0041] 如所述地，在本实施方式中，从贯通基板的正面背面的贯通孔的底面通过基于自 下而上电镀所形成的第1金属层填埋直到中途部为止。由此，能够防止在填埋直到贯通孔 的中途部为止的第1金属层内部产生孔隙。
[0042] 并且，在本实施方式中，由通过基于共形电镀所形成的第2金属层填埋由第1金属 层从底面直到中途部为止填埋了的贯通孔，而且，使第2金属层的顶面从贯通孔突出。由 此，能够抑制在第2金属层内部产生孔隙，并且能够高精度地控制第2金属层的顶面的高 度。
[0043] 并且，在本实施方式中，在第2金属层的顶面，形成使第3金属层热熔融而成形的 凸起。由此，仅通过对将实施方式涉及的半导体装置进行叠层并加热，就能够容易地连接叠 层的半导体彼此。
[0044] 并且，通过作为贯通电极的材料采用以往一般使用的铜而形成第1金属层，不用 大幅度地改变以往的制造工序，就能够形成第1金属层。并且，通过作为第2金属层的材料 采用镍，在通过湿蚀刻去除残留于基板正面的铜膜的工序中，能够防止第2金属膜的侧面 被蚀刻。从而，能够防止第2金属层的接通特性和/或机械强度的下降。
[0045] 并且，在形成第1金属层的工序中，从贯通孔的上部开口端面残留小于等于贯通 孔半径的深度，由第1金属层从贯通孔的底面起填埋直到中途部为止。由此，在由基于共形 电镀所形成的第2金属层填埋由第1金属层填埋直到中途部的贯通孔的情况下，能够进一 步可靠地抑制在第2金属层内部产生孔隙。
[0046] 还有，虽然在本实施方式中，将电镀的籽膜设为包括铜膜9的单层结构，但是也可 以在覆盖通孔3内周面的绝缘膜8的表面依次形成例如钛膜和铜膜而成为多层结构。并 且，关于覆盖通孔3内周面的绝缘膜8,也可以依次形成例如氮化硅膜和氧化硅膜而成为多 层结构。并且，虽然在本实施方式中，在形成电极7之后形成贯通电极1，但是也可以在形成 贯通电极1之后，形成电极7。
[〇〇47] 虽然对本发明的几个实施方式进行了说明，但是这些实施方式提示为例子，并非 意图对发明的范围进行限定。这些新实施方式能够在其他各种方式下实施，能够在不脱离 发明的要旨的范围内进行各种省略、替换、变更。这些实施方式和/或其变形包括于发明的 范围和/或要旨，并且包括于技术方案中所记载的发明及其等同的范围。
【权利要求】
1. 一种半导体装置的制造方法，其特征在于，包括： 在基板的背面形成导电性膜的工序； 形成贯通所述基板的正面背面而到达所述导电性膜的贯通孔的工序； 在所述贯通孔的内壁面、所述导电性膜的从所述贯通孔露出的面及所述基板的正面形 成含铜的籽膜的工序； 采用电镀法，使含铜的第1金属层从贯通所述基板的正面背面的所述贯通孔的一个端 面朝向另一个端面自下而上生长，填埋所述贯通孔直到从所述另一个端面起残留小于等于 所述贯通孔半径的深度为止的工序； 采用电镀法，使含镍的第2金属层从所述贯通孔的内周面开始进行共形生长，使所述 第2金属层的顶面从所述另一个端面突出的工序，其中，所述贯通孔由所述第1金属层从所 述一个端面填埋直到中途部为止； 在所述第2金属层的顶面形成第3金属层的工序； 以所述第3金属层为掩模对所述籽膜进行蚀刻的工序；和 使所述第3金属层热熔融而成形的工序。
2. -种半导体装置，其特征在于，具备： 第1金属层，其从贯通基板的正面背面的贯通孔的一个端面向另一个端面填充到中途 部为止； 第2金属层，其从所述贯通孔的所述中途部填埋到所述另一个端面为止，并且顶面从 所述贯通孔中的所述另一个端面突出；和 第3金属层，其设置于所述第2金属层的顶面，通过热熔融而成形。
3. 根据权利要求2所述的半导体装置，其特征在于： 所述第1金属层为铜； 所述第2金属层为镍。
4. 根据权利要求2或3所述的半导体装置，其特征在于： 所述第1金属层与所述第2金属层的边界面位于距所述贯通孔的所述另一个端面深度 小于等于该贯通孔半径的位置。
5. 根据权利要求2或3所述的半导体装置，其特征在于： 所述第1金属层通过自下而上生长而形成，该自下而上生长从所述基板中的所述一个 端面朝向所述另一个端面； 所述第2金属层通过从所述贯通孔的内周面开始的共形生长而形成，所述贯通孔由所 述第1金属层从所述一个端面填埋直到中途部为止。
【文档编号】H01L21/28GK104064513SQ201310365786
【公开日】2014年9月24日 申请日期:2013年8月21日 优先权日:2013年3月19日
【发明者】小木曾浩二, 山下创一, 村上和博 申请人:株式会社 东芝