背沟道蚀刻金属氧化物薄膜晶体管和工艺的制作方法
【专利摘要】本公开涉及背沟道蚀刻金属氧化物薄膜晶体管和工艺。提供一种制造有机发光二极管OLED显示器的方法。该方法包括形成包括第一和第二金属层的薄膜晶体管TFT基板。该方法还包括在第二金属层上沉淀第一钝化层和在沟道区域和存储电容器区域上形成第三金属层。第三金属层构造为连接到第二金属层的第一部分，第二金属层的第一部分构造为在穿过栅极绝缘体和第一钝化层的第一通孔中连接到第一金属层。该方法还包括在第三金属层上沉积第二钝化层和在第二钝化层上形成阳极层。阳极构造为连接到第三金属层的第二部分，第三金属层的第二部分构造为在第一钝化层和第二钝化层的第二通孔中连接到第二金属层。
【专利说明】背沟道蚀刻金属氧化物薄膜晶体管和工艺
[0001]相关申请的交叉引用
[0002]本申请要求2012年6月15 日提交的题为“Back Channel Etch Metal-Oxide ThinFilm Transistor and Process”的美国临时专利申请N0.61/660626的权益,其整体内容通过引用合并于此。
【技术领域】
[0003]这里论述的实施例总体上涉及薄膜晶体管电路和薄膜晶体管工艺。
【背景技术】
[0004]使用薄膜晶体管的电子设备的速度和性能可能取决于设备中的电容器的充放电时间。在一些情况下，这些内部电容器出现在不同层中延伸的金属线或布线交迭的区域中。两个金属层和位于金属层之间的电介质或其他材料可产生电容器，其在金属线连接到的晶体管开关时充放电。因此，至少为了提高速度和性能，需要减少薄膜晶体管电子设备中的内部电容。
【发明内容】
[0005]在各种实施例中，本公开涉及一种制造金属氧化物薄膜晶体管的方法，包括:形成包括晶体管栅极和栅极线的第一金属层，栅极线延伸穿过交迭区域并连接到晶体管栅极；在交迭区域中而不在与晶体管对应的区域中，在第一金属层上形成钝化层；以及在钝化层以上形成第二金属层，第二金属层包括晶体管电极和数据线，数据线延伸穿过交迭区域并连接到晶体管电极；其中钝化层在交迭区域内将栅极线和数据线分隔开。
[0006]在一些实施例中，形成第一金属层的操作包括施加金属层到暴露基板；以及根据第一掩模去除金属的不需要部分。
[0007]—些实施例还包括通过将栅极绝缘材料层施加到根据第一掩模去除金属的不需要部分之后的暴露表面来形成栅极绝缘层。
[0008]一些实施例还包括将金属氧化物层应用到根据第一掩模去除金属的不需要部分之后的暴露表面；以及根据第二掩模去除金属氧化物层的不需要部分。
[0009]在一些实施例中，形成钝化层的操作进一步包括施加钝化材料层到根据第二掩模去除金属氧化物层的不需要部分之后的暴露表面；根据第三掩模去除钝化材料的不需要部分。
[0010]在一些实施例中，形成第二金属层的操作进一步包括施加金属层到根据第三掩模去除钝化材料的不需要部分之后的暴露表面；以及根据第四掩模去除金属的不需要部分。
[0011]一些实施例还施加钝化材料和有机材料到根据第四掩模去除金属的不需要部分之后的暴露表面；以及根据第五掩模去除钝化材料和有机材料的不需要部分。
[0012]一些实施例还包括施加阳极材料到根据第五掩模去除钝化材料的不需要部分之后的暴露表面；以及根据第六掩模去除阳极材料的不需要部分。[0013]一些实施例还包括施加堤材料到根据第六掩模去除阳极材料的不需要部分之后的暴露表面；以及根据第七掩模去除堤材料的不需要部分。
[0014]在各种实施例中，本公开涉及一种制造金属氧化物薄膜晶体管的方法，包括:形成第一金属层，其包括晶体管栅极和栅极线，栅极线延伸穿过交迭区域且连接到晶体管栅极；在第一金属层上形成金属氧化物层；在交迭区域中而不在与晶体管对应的区域中，在金属氧化物层上形成钝化层；以及在金属氧化物层和钝化层上形成第二金属层，其包括晶体管电极和数据线，数据线延伸穿过交迭区域并连接到晶体管电极；其中金属氧化物层和钝化层在交迭区域内将栅极线和数据线分隔开。
[0015]在一些实施例中，形成第一金属层的操作包括施加金属层到暴露基板，以及根据第一掩模移除金属的不需要部分。
[0016]一些实施例还包括通过施加栅极绝缘材料层到根据第一掩模移除金属的不需要部分之后的暴露表面来形成栅极绝缘层。
[0017]在一些实施例中，形成钝化层的操作进一步包括:施加金属氧化物层到栅极绝缘层的暴露表面；施加钝化材料层到金属氧化物层的暴露表面；根据第二掩模移除钝化材料的不需要部分。
[0018]在一些实施例中，形成第二金属层的操作还包括施加金属层到根据第二掩模移除钝化材料的不需要部分之后的暴露表面；以及根据第三掩模移除金属的不需要部分。
[0019]在一些实施例中，根据第三掩模移除金属的不需要部分的操作还移除了在形成钝化层的操作中施加的金属氧化物的不需要部分。
[0020]在一些实施例中，第三掩模是半色调掩模，其施加光致抗蚀剂到暴露表面的第一部分而不施加到暴露表面的第二部分，光致抗蚀剂在第一区域中以具有全厚度区域和半厚度区域的图案施加；全厚度区域位于没有移除金属和金属氧化物的区域；半厚度区域位于移除了金属而没有移除金属氧化物的区域；没有施加光致抗蚀剂的暴露表面的第二部分位于金属和金属氧化物均将被移除的区域。
[0021]在一些实施例中，交迭区域包含在全厚度区域中，使得金属层、钝化层和金属氧化物层在形成第二金属层的操作中没有被移除。
[0022]在一些实施例中，对应于晶体管的区域包括全厚度区域中的区域，使得金属和金属氧化物层在形成第二金属层的操作中没有被移除，从而形成晶体管的电极；且对应于晶体管的区域包括半厚度区域中的区域，使得在形成第二金属层的操作中金属层被移除而金属氧化物层没有被移除，从而形成晶体管的沟道。
[0023]在一些实施例中，开口区域包括在没有施加光致抗蚀剂的第二部分中，使得金属和金属氧化物层在形成第二金属层的操作中被移除从而在开口区域中暴露下面的栅极绝缘材料。
[0024]一些实施例还包括将钝化材料和有机材料施加到根据第三掩模移除金属的不需要部分之后的暴露表面；以及根据第四掩模移除钝化材料和有机材料的不需要部分。
[0025]一些实施例还包括施加阳极材料到根据第四掩模移除钝化材料的不需要部分之后的暴露表面，以及根据第五掩模移除的阳极材料的不需要部分。
[0026]一些实施例还包括将堤材料施加到根据第五掩模移除阳极材料的不需要部分之后的暴露表面，以及根据第六掩模移除堤材料的不需要部分。[0027]在一些实施例中，提供一种制造有机发光二极管(OLED)显示器的方法。该方法包括形成薄膜晶体管(TFT)基板。TFT具有由第一金属层形成的栅电极、由第二金属层形成的源电极和漏电极，其中第二金属层与第一金属层通过栅极绝缘层分隔开，沟道区域位于源电极和漏电极之间。该方法还包括在第二金属层上沉积第一钝化层，以及在沟道区域和存储电容器区域上形成第三金属层。第三金属层构造为连接到第二金属层的一部分，第二金属层的第一部分构造为在穿过栅极绝缘体和第一钝化层的第一通孔中连接到第一金属层。该方法还包括在第三金属层上沉积第二钝化层和在第二钝化层上形成阳极层。阳极构造为连接到第三金属层的第二部分，第三金属层的第二部分构造为在第一钝化层和第二钝化层的第二通孔中连接到第二金属层。通过第二钝化层将第三金属层的第一部分与第三金属层的第二部分隔开。
【专利附图】
【附图说明】
[0028]图1是根据这里论述的实施例的有源矩阵有机发光二极管面板的示意图；
[0029]图2是图1所示的二极管面板的信号像素的放大视图的示意图；
[0030]图3是图2所示的像素电路的电路图；
[0031]图4是图3所示的像素电路的时序图；
[0032]图5是用现有蚀刻停止型工艺产生的金属氧化物薄膜晶体管和交迭区域的横截面视图；
[0033]图6是用现有的背沟道蚀刻型工艺产生的金属氧化物薄膜晶体管和交迭区域的横截面视图；
[0034]图7是根据第一工艺实施例制造的金属氧化物薄膜晶体管电路实施例的交迭区域的横截面视图；
[0035]图8是根据第二工艺实施例制造的金属氧化物薄膜晶体管电路实施例的交迭区域的横截面视图；
[0036]图9是根据第三工艺实施例制造的金属氧化物薄膜晶体管电路实施例的交迭区域的横截面视图；
[0037]图10是根据第四工艺实施例制造的金属氧化物薄膜晶体管电路实施例的交迭区域的横截面视图；
[0038]图11是根据第五工艺实施例制造的金属氧化物薄膜晶体管电路实施例的交迭区域的横截面视图；
[0039]图12是根据第六工艺实施例制造的金属氧化物薄膜晶体管电路实施例的交迭区域的横截面视图；
[0040]图13A-13E是说明第一工艺实施例的流程的像素电路的连续横截面视图；
[0041]图14A-14H是说明第二工艺实施例的流程的像素电路的连续横截面视图；
[0042]图15A-15E是说明第三工艺实施例的流程的像素电路的连续横截面视图；
[0043]图16A-16E是说明第四工艺实施例的流程的像素电路的连续横截面视图；
[0044]图17A-17E是说明第五工艺实施例的流程的像素电路的连续横截面视图；
[0045]图18A-18E是说明第六工艺实施例的流程的像素电路的连续横截面视图；
[0046]图19A-19F是说明第七工艺实施例的流程的像素电路的连续横截面视图；[0047]图20A-20E是说明第八工艺实施例的流程的像素电路的连续横截面视图；
[0048]图21A-21D是说明第九工艺实施例的流程的像素电路的连续横截面视图；
[0049]图22A-22B是说明第十工艺实施例的流程的像素电路的连续横截面视图；
[0050]图23示出图3的替选实施例中的AMOLED像素电路的示意图；
[0051]图24A示出根据本公开一实施例的图23的像素电路的晶体管和存储电容器的布局;
[0052]图24B示出根据本发明实施例的向图24A增加第三金属层的晶体管和存储电容器布局;
[0053]图24C示出相据本发明实施例的图24B的存储电容器区域的横截面视图；
[0054]图25示出替选实施例中图24B的存储电容器区域的横截面视图；
[0055]图26A示出替选实施例中图23的像素电路的晶体管和存储电容器的布局；
[0056]图26B示出图26A的存储电容器区域和图23的交迭区域的横截面视图；
[0057]图27示出替选实施例中图26B的存储电容器区域的横截面视图。
【具体实施方式】
[0058]这里论述的实施例涉及薄膜晶体管电路和薄膜晶体管工艺。一方面，这里公开的薄膜晶体管电路可用于有源矩阵有机发光二极管(AMOLED)显示面板中以减少像素栅极和数据线上的RC延迟。这里公开的薄膜晶体管工艺减少了背沟道蚀刻中使用的掩模数量，并且减小了对高分辨率AMOLED显示器(诸如适于和计算没备一起使用的显示器)中使用的器件的迁移率要求。
[0059]AMOLED显示面板的概述
[0060]图1是有源矩阵有机发光二极管面板100的样本部分的示意图，其可以采用这里论述的薄膜晶体管工艺实施例制造。面板100包括像素104的阵列，布置成行和列。面板100中的每行可使用栅极线108独立地访问。面板100中的每列可使用数据线112访问。断言像素的栅极线108和像素的数据线112 二者可访问面板中的每个独立像素104。
[0061]图2是信号像素104的示意图。从图2可以看出，像素104面积的一部分由有机发光二极管(OLED) 204占据。像素104的有机发光二极管204的部分是发光元件。有机发光二极管204是电流驱动器件。像素104面积的剩余部分由像素电路208占据，其包括晶体管、电容器和金属线路。像素电路208控制有机发光二极管204并由此向有机发光二极管204提供驱动该器件所需的电流。
[0062]图3是像素电路208的电路图。像素电路208包括驱动晶体管304。驱动晶体管304串联连接到有机发光二极管204以调节通过有机发光二极管204的电流。特别地，驱动晶体管304的源极连接到有机发光二极管204的输入端。驱动晶体管304的漏极连接到VDD0开关晶体管308用于向驱动晶体管304的栅极施加所需电压。特别地，开关晶体管308的源极连接到驱动晶体管304的栅极。开关晶体管308的栅极连接到栅极线108，开关晶体管308的漏极连接到数据线112。有机发光二极管204的阴极与数据线112之间连接有寄生电容器312。驱动晶体管304的栅极和源极之间还连接有存储电容器336。
[0063]如图3所示，像素电路208另外还包括补偿电路316。补偿电路316包括输入/输出信号，例如控制信号322和发射使能信号326，其连接到位于补偿电路316内部的晶体管和电容器。一方面，补偿电路316操作来补偿可能发生在驱动晶体管304中的区域差异。例如，阈值电压可能由于工艺的不一致性而出现区域变化。补偿电路316还补偿可能随时间而发生在驱动晶体管304中的变化。例如，驱动晶体管304在整个帧时间导通并且随时间而受到稳定性劣化。这种劣化本身表现为晶体管阈值电压和迁移率随时间的变化。补偿电路316还补偿有机发光二极管204的导通电压的增大和有机发光二极管204上的IR下降。补偿电路316提供这些补偿以至少确保有机发光二极管204具有合适的电流以使得像素104产生正确的亮度。
[0064]AMOLED面板中的行时间和RC延迟
[0065]图4是图3所示的像素电路208的时序图。时序图400示出操作来使像素104导通的信号序列。时序图400包括栅极信号404和下一个栅极/数据信号408。像素104首先被驱动为低的栅极信号404关断。在与栅极线108相关联的RC延迟412之后，栅极信号404获得其低值。一旦栅极信号404为低，栅极/数据信号408就被驱动为高。在与数据线112相关联的RC延迟412之后，信号404获得其高值。一旦数据信号408为高，数据信号408就维持在高电平，同时像素104被充电。数据线保持为高期间的时段被称为像素充电时间416。在图4中可以看出，像素104的行时间(row time) 420可以分成栅极线108的RC延迟412、数据线112的RC延迟412和像素充电时间416。因此，行时间420计算为如下:
[0066](I)行时间(RT)=像素充电时间+2XRC_延迟
[0067]信号或电力线之间的交迭会对RC延迟412有明显贡献，且因此对行时间420有贡献。例如，交迭可发生在金属I层中延伸的信号或电力线交叉金属2层中延伸的信号或电力线的位置。由于电介质材料设置在金属I和金属2之间，所以会产生寄生电容。从图3可以看出，像素电路208包括信号线交迭的若干点。举例来说，数据线112具有第一交迭区域320，其中数据线112交叉VDD线。由于发生在数据线112与补偿电路316的输入/输出信号之间的第二交迭324，还出现了数据线112上的显著负载。第三交迭区域328存在于栅极线108和数据线112之间。除了这些交迭区域以外，开关晶体管308的栅极-漏极电容器332和寄生电容器312对RC延迟412有贡献，且因而对行时间420有贡献。下面的公式表示了图3所示的像素电路208的数据线负载:
[0068](2)数据线负载=C-交迭I+C-交迭2+C-交迭3+C-gd+C-阴极
[0069]公式(2)的数据线负载是举例说明而并非限制。其他电路实施方式可产生不同的数据线负载特性。例如，阴极层(VSS)可以是数据线112上的电容性负载的附加源。对于大尺寸面板来说，VDD垂直且水平地延伸，该延伸也可给出数据线112上的额外负载。然而，与特定电路拓扑无关，RC延迟412都会对有机发光二极管显示器中的行时间420有显著贡献。实际上，在高分辨率有机发光二极管显示器中，大多数行时间可由RC延迟成分占据。
[0070]AMOLED面板中的薄膜晶体管
[0071]像素电路208中使用的晶体管是薄膜晶体管(TFT)，其可采用不同工艺实现。这里论述的实施例涉及以金属氧化物薄膜晶体管工艺实现的薄膜晶体管，其中有源层由金属氧化物形成。制造金属氧化物薄膜晶体管的选项包括蚀刻停止(ES)型工艺和背沟道蚀刻(BCE)型工艺。
[0072]图5是用现有技术的蚀刻停止型工艺制成的电路500的一部分的横截面视图。电路500包括金属氧化物薄膜晶体管504和交迭区域508。电路500包括被栅极绝缘层520分隔开的金属I层512和金属2层516。金属I形成晶体管504的栅极,而金属2形成晶体管504的源和漏电极。在交迭区域508中，在金属I中延伸的线路交迭在金属2中延伸的线路。电路500由蚀刻停止工艺形成，因此具有设置在栅极绝缘层520和金属2层516之间的蚀刻停止层524。在晶体管504中，蚀刻停止层524出现在形成在晶体管504的沟道中的金属氧化物528上。在交迭区域508中，除了栅极绝缘层520的分隔之外，蚀刻停止层524还提供金属I层512和金属2层516之间的附加分隔。
[0073]图6是用现有技术的背沟道蚀刻型工艺制成的电路600的一部分的横截面视图。电路600包括金属氧化物薄膜晶体管604和交迭区域608。电路600包括被栅极绝缘层620分隔开的金属I层612和金属2层616。金属I形成晶体管604的栅极,而金属2形成晶体管604的源和漏电极。在交迭区域608中，在金属I中延伸的线路与在金属2中延伸的线路交迭。电路600由背沟道蚀刻型工艺制成，因此缺少蚀刻停止层。相应地，背沟道蚀刻电路600缺少蚀刻停止电路500中存在的在金属I和金属2之间的附加分隔。
[0074]与背沟道蚀刻工艺相比，蚀刻停止提供了更容易的制造工艺。尽管如此，背沟道蚀刻型工艺与蚀刻停止型工艺相比具有若干优点。例如，背沟道蚀刻工艺可具有更少的掩模步骤、减小的晶体管负载和/或更大的纵横比(aspect ratio)。这里使用时，纵横比是指晶体管的宽度对其长度的比率，即比率(宽度/长度)。因为背沟道蚀刻型工艺所提供的优点，例如减少的掩模步骤，期望将背沟道蚀刻型工艺用于有源矩阵有机发光二极管显示面板中。
[0075]如上所述，蚀刻停止电路500中的交迭区域508具有在金属I层512和金属2层516之间的栅极绝缘体520上的蚀刻停止层524 ;而背沟道蚀刻电路600中的交迭区域608在金属I层612和金属2层616之间仅有栅极绝缘层620。由于背沟道蚀刻电路600中的更薄电介质，所以在标准背沟道蚀刻工艺中，在金属I和金属2中延伸的线路之间的寄生电容更大。当使用标准背沟道蚀刻工艺来制造具有多个交迭区域的电路(诸如图3所示的像素电路208)时，该更薄电介质的影响将变得明显。参照图3和公式(I)，开关晶体管308由于栅极-漏极电容332而置于数 据线112上的负载与可归因于交迭区域320、324和328的RC延迟相比非常小。对于栅极线108也是如此。即使晶体管负载在背沟道蚀刻型工艺中更小，对于有源矩阵有机发光二极管而言，数据线112和栅极线108上的总负载也更大。表1比较了蚀刻停止工艺和背沟道蚀刻工艺:
[0076]表1
[0077]
【权利要求】
1.一种制造有机发光二极管OLED的方法,该方法包括: 形成薄膜晶体管TFT基板，TFT具有由第一金属层形成的栅电极、由第二金属层形成的源电极和漏电极，其中第二金属层与第一金属层通过栅极绝缘层分隔开，沟道区域位于源电极和漏电极之间； 在第二金属层上沉积第一钝化层； 在沟道区域和存储电容器区域上形成第三金属层，第三金属层构造为连接到第二金属层的第一部分，第二金属层的第一部分构造为在穿过栅极绝缘体和第一钝化层的第一通孔中连接到第一金属层； 在第三金属层上沉积第二钝化层； 在第二钝化层上形成阳极层，阳极构造为连接到第三金属层的第二部分，第三金属层的第二部分构造为在第一钝化层和第二钝化层的第二通孔中连接到第二金属层，第三金属层的第一部分与第三金属层的第二部分通过第二钝化层分隔开。
2.根据权利要求1的方法，其中，在第二钝化层上形成阳极层的步骤进一步包括在第二钝化层上沉积有机绝缘层，以及在有机绝缘层上形成阳极层，阳极构造为连接到第二金属层。
3.根据权利要求2的方法，其中，所述有机绝缘层包括光敏化合物。
4.根据权利要求1的方法，其中，形成薄膜晶体管TFT基板的步骤进一步包括: 在第一金属层上形成栅极绝缘体； 在栅极绝缘体上形成沟道层；` 在栅极绝缘体和沟道层的第一部分上形成源电极和漏电极，漏电极和源电极在沟道层的第二部分上分隔开。
5.要据权利要求3的方法，其中，形成沟道区域的步骤包括在沟道层的第二部分上形成第三金属层以用于遮挡光。
6.根据权利要求1的方法，其中，第三金属层构造为覆盖第一TFT和第二 TFT之间的存储电容器区域，并超出像素的有源区域。
7.根据权利要求1的方法，其中，栅电极和阳极层之间的存储电容器的存储电容是第一金属层和第二金属层之间的第一电容、第二金属层和第三金属层之间的第二电容、以及第三金属层和阳极层之间的第三电容的总和。
8.根据权利要求1的方法，其中，第一和第二钝化层包括Si02。
9.根据权利要求1的方法，其中，阳极包括铟锡氧化物。
10.根据权利要求1的方法，其中，第一金属层、第二金属层和第三金属层中的每个包括铜。
11.根据权利要求1的方法，其中，栅极绝缘体包括SiO2和SiNx。
12.一种制造有机发光二极管OLED显示器的方法，该方法包括: 形成薄膜晶体管TFT基板，TFF具有由第一金属层形成的栅电极、由第二金属层形成的源电极和漏电极，其中第二金属层与第一金属层通过栅极绝缘层分隔开，沟道区域位于源电极和漏电极之间； 在第二金属层上沉积钝化层； 在沟道区域、存储电容器区域和OLED区域上形成第三金属层，第三金属层的第一部分构造为连接到第二金属层，第二金属层构造为在栅极绝缘体和钝化层的第一通孔中连接到第一金属层，第三金属层的第二部分构造为在钝化层的第二通孔中连接到第二金属层； 在第三金属层上形成像素限定层，第三金属层的第一部分与第三金属层的第二部分通过该像素限定层分隔开。
13.根据权利要求12的方法，其中，在钝化层上形成第三金属层的步骤进一步包括在钝化层上沉积有机绝缘层和在有机绝缘层上形成第三金属层，第三金属层的第一部分构造为连接到第一金属层，第三金属层的第二部分构造为连接到第二金属层。
14.根据权利要求12的方法，其中，形成薄膜晶体管TFT基板的步骤进一步包括: 在第一金属层上形成栅极绝缘体； 在栅极绝缘体上形成沟道层； 在栅极绝缘体和沟道层的第一部分上形成源电极和漏电极，漏电极和源电极在沟道层的第二部分上分隔开。
15.根据权利要求14的方法，其中，形成沟道区域的步骤包括在沟道层的第二部分上形成第三金属层以用于遮挡光。
16.根据权利要求12的方法，其中，第三金属层构造为覆盖第一晶体管和第二晶体管之间的存储电容器区域、像素的有源区域、TFT的沟道区域、以及数据线，使得第三金属层用于为沟道遮光，用作像素的阳极，减小寄生电容以及增大存储电容器的存储电容。
17.根据权利要求12的方法，其中，数据线构造为延伸到第三金属层以在第三金属层和第一金属层之间包括栅极绝缘层和钝化层，从而减小数据线和第一金属层之间的寄生电容。
18.根据权利要求12的方法，其中，存储电容器具有栅电极和第三金属层之间的存储电容，其是第一金属层和第二金属层之间的第一电容以及第二金属层和第三金属层之间的第二电容的总和。
19.根据权利要求12的方法，其中，OLED显示器是底部发射显示器，使得光朝向第三金属层发射。
【文档编号】H01L51/56GK103515544SQ201310424346
【公开日】2014年1月15日 申请日期:2013年6月14日 优先权日:2012年6月15日
【发明者】洪铭钦, 张世昌, V·古普塔, 朴英培 申请人:苹果公司